CN116013867A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN116013867A
CN116013867A CN202211295744.1A CN202211295744A CN116013867A CN 116013867 A CN116013867 A CN 116013867A CN 202211295744 A CN202211295744 A CN 202211295744A CN 116013867 A CN116013867 A CN 116013867A
Authority
CN
China
Prior art keywords
semiconductor die
redistribution layer
semiconductor
semiconductor package
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211295744.1A
Other languages
English (en)
Inventor
陈筱芸
黄耀聪
张正佶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN116013867A publication Critical patent/CN116013867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体封装，包括：第一重分布层；第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；模塑材料，围绕该第一半导体晶粒和该第二通孔；第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及第二重分布层，设置在该第二半导体晶粒上方。本发明的半导体封装结构包括堆叠的多个半导体晶粒而不是一个大的半导体晶粒，可以降低制造成本和难度，并且可以提高良率和性能。此外，由于避免了热耦合，因此可以增强散热效率。

Description

半导体封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
半导体封装结构不仅可以为半导体晶粒提供免受环境污染的保护，而且它还可以提供封装在其中的半导体晶粒与诸如印刷电路板(printed circuit board，PCB)的基板之间的电连接。
尽管现有的半导体封装结构通常已经足够，但它们在各个方面都不是令人满意的。例如，随着半导体晶粒包含越来越多的功能，制造半导体封装结构的成本和难度也会增加。因此，需要进一步改进半导体封装结构。
发明内容
有鉴于此，本发明提供一种半导体封装结构，以解决上述问题。
根据本发明的第一方面，公开一种半导体封装结构，包括：
第一重分布层；
第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；
第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；
模塑材料，围绕该第一半导体晶粒和该第二通孔；
第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及
第二重分布层，设置在该第二半导体晶粒上方。
根据本发明的第二方面，公开一种形成半导体封装结构，包括：
第一重分布层；
第一半导体晶粒，设置在该第一重分布层上方并且包括第一通孔；
第二通孔，与该第一半导体晶粒相邻；
第二半导体晶粒，设置在该第一半导体晶粒的第一部分之上并且电耦接到该第一通孔和该第二通孔；
第三通孔，设置在该第一半导体晶粒的第二部分上方；以及
第二重分布层，设置在该第二半导体晶粒上方并电耦接到该第三通孔。
根据本发明的第三方面，公开一种形成半导体封装结构，包括：
第一重分布层；
中介层，设置在第一重分布层上并且包括通孔和深沟槽电容器；
半导体晶粒，设置在该中介层上方并电耦接到该通孔和该深沟槽电容器；以及
第二重分布层，设置在该第二半导体晶粒上方。
本发明的半导体封装结构由于包括：第一重分布层；第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；模塑材料，围绕该第一半导体晶粒和该第二通孔；第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及第二重分布层，设置在该第二半导体晶粒上方。本发明的半导体封装结构包括堆叠的多个半导体晶粒(第一半导体晶粒和第二半导体晶粒)而不是一个大的半导体晶粒，可以降低制造成本和难度，并且可以提高良率和性能。此外，由于避免了热耦合，因此可以增强散热效率。
附图说明
图1是根据一些实施例的示例性半导体封装结构的截面图；
图2是根据一些实施例的示例性半导体封装结构的截面图；
图3是根据一些实施例的示例性半导体封装结构的截面图；
图4是根据一些实施例的示例性半导体封装结构的截面图；
图5是根据一些实施例的示例性半导体封装结构的截面图；
图6是根据一些实施例的示例性半导体封装结构的一部分的截面图；
图7是根据一些实施例的示例性半导体封装结构的截面图；
图8是根据一些实施例的示例性半导体封装结构的截面图；
图9是根据一些实施例的示例性半导体封装结构的截面图；
图10是根据一些实施例的示例性半导体封装结构的截面图；以及
图11是根据一些实施例的示例性半导体封装结构的截面图。
具体实施方式
在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
术语“大约”、“大致”和“约”通常表示规定值的±20％、或所述规定值的±10％、或所述规定值的±5％、或所述规定值的±3％、或规定值的±2％、或规定值的±1％、或规定值的±0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
根据本发明的一些实施例描述了一种半导体封装结构。半导体封装结构包括半导体晶粒分区(partition)。特别地，本发明的半导体封装结构以两个或多个半导体晶粒代替大的半导体晶粒，可以降低制造成本和难度，提高良率和性能。
图1是根据本发明的一些实施例的半导体封装结构100的截面图。可以将附加特征添加到半导体封装结构100。对于不同的实施例，可以替换或消除下面描述的一些特征。为了简化图示，仅示出了半导体封装结构100的一部分。
如图1所示，根据一些实施例，半导体封装结构100包括在正面的第一重分布层102和在与正面相对的背面的第二重分布层124。因此，第一重分布层102也可以称为正面重分布层，第二重分布层124也可以称为背面重分布层。
第一重分布层102和第二重分布层124可以各自包括设置在一个或多个钝化层中的一个或多个导电层。导电层可由导电材料形成，包括铜、铝、钨等、其合金或其组合。钝化层可以包括聚合物层，该聚合物层可以由聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)、环氧树脂等或其组合形成。或者，钝化层可包括介电层，介电层可由氧化硅、氮化硅、氮氧化硅等或其组合形成。
如图1所示，根据一些实施例，第一重分布层102包括比第二重分布层124更多的导电层和钝化层。第一重分布层102可以比第二重分布层124厚，但本发明不限于此。例如，第二重分布层124的厚度可以厚于或基本等于第一重分布层102。本实施例中，第一重分布层102和第二重分布层124厚度的导电层和钝化层的数量可以分别相同或者不同，因此第一重分布层102和第二重分布层124厚度可以相同或者不同，其中，本实施例中第二重分布层124可以用于与其他的芯片或晶粒等进行通讯，因此第二重分布层124的厚度可以较薄(厚度小于第一重分布层102)。当然在其他实施例中，第二重分布层124的厚度也可以大于第一重分布层102的厚度。此外，第一重分布层102与第二重分布层124的厚度都可以制造的较薄，以降低半导体封装的厚度。本实施例中第一重分布层102和第二重分布层124厚度的导电层和钝化层的数量可以根据根据设计的需求自由设计，以满足不同的布线需求，并且保证电源、信号和/或接地需求的完整性。
如图1所示，根据一些实施例，半导体封装结构100包括设置在第一重分布层102下方并电耦接到第一重分布层102的多个凸块结构104。凸块结构104可包括微凸块(microbump)、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块、焊球、球栅数组(ball grid array，BGA)球等或它们的组合。凸块结构104可由导电材料形成，包括铜、铝、钨等、其合金或其组合。
如图1所示，根据一些实施例，半导体封装结构100包括设置在第一重分布层102下方并电耦接到第一重分布层102的电容器106。电容器106可以是集成(或整合)无源器件(integrated passive device，IPD)以增强电特性。电容器106可以设置在导电端子104之间。
如图1所示，根据一些实施例，半导体封装结构100包括设置在第一重分布层102上方的第一半导体晶粒108和设置在第一半导体晶粒108上方的第二半导体晶粒120。第一半导体晶粒108也可以称为底部半导体晶粒，并且第二半导体晶粒120也可以称为顶部半导体晶粒。
在一些实施例中，第一半导体晶粒108和第二半导体晶粒120各自独立地包括系统单芯片(SoC)晶粒、逻辑器件(或装置)、存储器器件(或装置)、射频(radio frequency，RF)器件等，或其组合。例如，第一半导体晶粒108和第二半导体晶粒120可以各自独立地包括微控制单元(micro control unit，MCU)晶粒、微处理器单元(microprocessor unit，MPU)晶粒、电源管理集成电路(power management integrated circuit，PMIC)晶粒、全球定位系统(global positioning system，GPS)设备、加速处理单元(accelerated processingunit，APU)晶粒、中央处理单元(central processing unit，CPU)晶粒、图形处理单元(graphics processing unit，GPU)晶粒、输入输出(input-output，IO)晶粒、动态随机存取存储器(dynamic random access memory，DRAM)控制器、静态随机存取存储器(staticrandom-access memory，SRAM)、高带宽存储器(high bandwidth memory，HBM)等或其组合。
第二半导体晶粒120的尺寸可以大于第一半导体晶粒108的尺寸。本发明实施例中，第二半导体晶粒120尺寸较大可以方便制造，当然第一半导体晶粒108与第二半导体晶粒120的尺寸也可以是其他关系，例如第一半导体晶粒108的尺寸大于或等于第二半导体晶粒120的尺寸。第一半导体晶粒108和第二半导体晶粒120可以包括半导体晶粒制造商在不同的节点上绘制(或制造)。在本发明的一个实施例中，例如可以在第二重分布层124上制造第二半导体晶粒120，然后在第二半导体晶粒120制造第一半导体晶粒108以及模塑材料118等结构，之后第一半导体晶粒108等上形成第一重分布层102等等。当然，上述过程仅仅是一个示例，半导体封装结构的制造顺序可以根据实际需求自由设计，并不限于上述制造顺序。例如，第一半导体晶粒108可以包括在成熟节点处制造的SRAM，并且第二半导体晶粒120可以包括在先进节点处制造的SoC。成熟节点例如包括28nm、32nm等的工艺，先进节点例如包括10nm、7nm等的工艺。此外，本发明实施例中的制造过程以及所形成的半导体封装结构(例如半导体封装结构100等)，是基于晶圆(wafer)制造的(是以晶圆形成(wafer form)的进行)。具体来说，本发明实施例的半导体封装结构是在与晶粒的制造过程相同的工艺过程中形成的结构(而不是在晶粒制造完成并切割之后的封装所形成的结构或者将芯片(chip)进行堆叠的结构)，因此本发明实施例中的结构也不同于封装上封装(或封装堆叠、堆叠封装)。此外，本发明实施例基于晶圆制造过程中，是在晶圆厂中对含硅材料进行的制造，不同于对晶粒进行封装的制造过程。并且，本发明实施例中半导体封装结构(例如半导体封装结构100等)将会例如进行封装成为芯片(chip)，例如基于半导体封装结构100之上形成布线基板，扇出基板等等，然后形成芯片。总而言之，本发明实施例中的制造过程和所形成的结构，是基于晶圆形式的封装结构；制造过程中包括对含硅材料的制造(例如对第一半导体晶粒108和第二半导体晶粒120或它们周围的硅材料的制造)，而封装时并不会对这些含硅材料进行加工和制造。
与一个半导体晶粒包含所有需要的功能相比，本发明采用半导体晶粒分区(包括第一半导体晶粒108和第二半导体晶粒120)，它们中的每一个都包括一些所需的功能。因此，可以降低制造成本和难度，并且可以提高产量和性能。本发明实施例中，将晶粒与晶粒进行堆叠，因此可以减少晶粒所占的平面面积，并且相比制造一个平面面积较大的晶粒，本发明实施例的这种方式可以显著的降低制造的难度和制造的成本，并且还可以有利于半导体封装的小型化。此外，由于避免了热耦合(thermal coupling)，因此可以增强热性能；也即晶粒堆叠的方式可以增加晶粒的散热路径，提高散热的效率。
在一些实施例中，半导体封装结构100还包括与第一半导体晶粒108或/和第二半导体晶粒120相邻的一个或多个无源组件(未示出)，例如电阻器、电容器、电感器等，或它们的组合。
如图1所示，根据一些实施例，第一半导体晶粒108具有一个或多个嵌入其中并且将第二半导体晶粒120电耦接到第一重分布层102的通孔110。通孔110可由导电材料形成，包括铜、铝、钨等、其合金或其组合。通孔110可以从第一半导体晶粒108的第一表面延伸到与第一半导体晶粒108的第一表面相对的第二表面。
如图1所示，根据本发明的一些实施例，半导体封装结构100包括设置在第一半导体晶粒108和第二半导体晶粒120之间的多个凸块结构112。凸块结构112可以将通孔110电耦接到第二半导体晶粒120。
凸块结构112可以包括微凸块、受控塌陷芯片连接(C4)凸块、焊球、球栅数组(BGA)球等或其组合。凸块结构112可由导电材料形成，包括铜、铝、钨等、它们的合金或它们的组合。第一半导体晶粒108可以通过任何合适的接合技术接合到第二半导体晶粒120上，例如微凸块接合、直接混合接合等技术。本实施例中第一半导体晶粒108和第二半导体晶粒120之间直接使用凸块结构112电性连接，可以使第一半导体晶粒108和第二半导体晶粒120的电性连接路径更短，传输和通讯效率更高。至少部分凸块结构112可以连接第一半导体晶粒108的输入/输出焊盘和第二半导体晶粒120的输入/输出焊盘，因此第一半导体晶粒108和第二半导体晶粒120也是不同于芯片的结构。
如图1所示，根据本发明的一些实施例，半导体封装结构100包括围绕凸块结构112以提供结构支撑的底部填充材料114。底部填充材料114可以由诸如环氧树脂的聚合物形成。底部填充材料114可以用毛细力(capillary force)分配(dispense)，然后通过任何合适的固化工艺固化。
如图1所示，根据一些实施例，半导体封装结构100包括设置在第一重分布层102上方并与第一半导体晶粒108相邻的一个或多个通孔116。通孔116可以电耦接到第一重分布层102。通孔116可以由导电材料形成，包括铜、铝、钨等、它们的合金或它们的组合。第二半导体晶粒120可以通过凸块结构112、通孔110、通孔116和第一重分布层102电耦接到电容器106。
在一些实施例中，通孔116的宽度大于通孔110的宽度。通孔116为穿过模塑材料的通孔，通孔110为穿过硅的通孔，两者的尺寸差异例如可以是由于工艺上的不同造成的。在一个实施例中，通孔116的尺寸(宽度或直径)较大可以提供更好的IR压降和电源/接地连接。通孔110例如可以主要用于信号的传输。在另一个实施例中，通孔116也可以用于(或至少部分用于)信号的传输，等等；通孔116和110的作用和用途可以根据设计需求自由的进行配置，本发明上述仅为举例说明，并不是对本发明的限制。通孔110和通孔116的宽度可以在基本上平行于第一再分布层102的顶表面的方向上测量，例如宽度是指沿如图1中横向的方向通孔的尺寸，或者从图1中的上方向下俯视的方向通孔的尺寸。在一些实施例中，通孔110的宽度可以为2μm至18μm，而通孔116的宽度可以为40μm至80μm。
如图1所示，根据一些实施例，半导体封装结构100包括设置在第一重分布层102上方的模塑材料(molding material)118。模塑材料118可由非导电材料形成，例如可模制聚合物、环氧树脂、树脂等或它们的组合。如图1所示，模塑材料118的侧壁可以与第一重分布层102和第二重分布层124的侧壁基本共面。
模塑材料118可以围绕第一半导体晶粒108和通孔116，并且可以邻接第一半导体晶粒108的侧壁。模塑材料118可以保护第一半导体晶粒108和通孔116免受环境影响，从而防止这些部件由于例如应力、化学品和/或湿气而损坏。
图2是根据本发明的一些实施例的半导体封装结构200的截面图。值得一提的是，半导体封装结构200可包括与图1所示的半导体封装结构100相同或相似的元件或部件，为简单起见，不再详述这些元件或部件。在以下实施例中，重分布层连接半导体晶粒。相较于使用凸块连接上下两个晶粒(例如图1中使用凸块结构112电性连接第一半导体晶粒108与第二半导体晶粒120)，本发明实施例中使用第三重分布层126电性连接上下两个晶粒，可以具有更加灵活的布线设计，以及对晶粒上焊盘的位置的要求更加低，可以将焊盘扇出到所需的位置，因此可以增加设计弹性。此外，使用凸块结构电性连接上下晶粒可以具有更短的连接路径，以提高信号传输效率，并且制造更加简便。当然本发明实施例中也可以同时使用重分布层和凸块结构电性连接上下晶粒，这样可以具有更加灵活的布线设计，可以适用于具有不同的焊盘结构的晶粒。
如图2所示，根据一些实施例，半导体封装结构200包括设置在第一半导体晶粒108和第二半导体晶粒120之间的第三重分布层126。第三重分布层126的侧壁可以与模塑材料118的侧壁基本共面。第三重分布层126可以与第一重分布层102或第二重分布层124类似，在此不再赘述。第二半导体晶粒120可以通过第三重分布层126、通孔110、通孔116和第一重分布层102电耦接到电容器106。
图3是根据本发明的一些实施例的半导体封装结构300的截面图。值得一提的是，半导体封装结构300可包括与图1所示的半导体封装结构100相同或相似的组件，为简单起见，这些组件将不再详述。在以下实施例中，半导体封装结构300包括附加的(或额外的)半导体晶粒。本实施例中使用更多的晶粒进行堆叠，可以整合更多的功能。此外本发明实施例中还可以在高度上堆叠更多的晶粒，例如三个，四个晶粒或更多的晶粒依次迭高。
如图3所示，根据一些实施例，半导体封装结构300包括设置在第一重分布层102和第二半导体晶粒120之间并且与通孔116相邻的第三半导体晶粒202。第三半导体晶粒202可以被模塑材料118包围。第三半导体晶粒202可以与第一半导体晶粒108相似，不再赘述。
如图3所示，第一半导体晶粒108和第三半导体晶粒202设置在通孔116的相对侧(如图显示为第一半导体晶粒108和第三半导体晶粒202分别设置在通孔116的左右两侧)，但本发明不限于此。本发明实施例中半导体晶粒的数量和配置仅用于说明目的。例如，第一半导体晶粒108和第三半导体晶粒202可以设置在通孔116的同一侧。在一些实施例中，第一半导体晶粒108和第三半导体晶粒202可以垂直堆叠在第二半导体晶粒120和第一重分布层102之间。或者，在一些其他实施例中，半导体封装结构100在第二半导体晶粒120和第一重分布层102之间包括多于两个的半导体晶粒。
如图3所示，根据一些实施例，第三半导体晶粒202具有一个或多个嵌入其中并且将第二半导体晶粒120电耦接到第一重分布层102的通孔204。通孔204可由导电材料形成，包括铜、铝、钨等、它们的合金或它们的组合。通孔204可以从第三半导体晶粒202的第一表面延伸到与第三半导体晶粒202的第一表面相对的第二表面。
在一些实施例中，通孔204的宽度小于通孔116的宽度。通孔204的宽度可以大于、小于或基本等于位于第一半导体晶粒108中的通孔110的宽度。通孔204的宽度可以在基本上平行于第一重分布层102的顶表面的方向上测量。在一些实施例中，通孔204的宽度可以为2μm至18μm。
如图3所示，第一半导体晶粒108和第三半导体晶粒202均包括通孔，但本发明不限于此。本发明实施例中通孔的数量和配置仅用于说明目的。例如，第一半导体晶粒108可以包括通孔110，而第三半导体晶粒202可以不包括通孔204。
如图3所示，根据本发明一些实施例，半导体封装结构300包括在第二半导体晶粒120和第三半导体晶粒202之间的多个凸块结构206以及围绕凸块结构206的底部填充材料208。凸块结构206可以将通孔204电耦接到第二半导体晶粒120。第二半导体晶粒120可以通过凸块结构112、通孔110、凸块结构206、通孔204、通孔116和第一再分布层102电耦合到电容器106。凸块结构206可以类似于凸块结构112，底部填充材料208可以类似于底部填充材料114，在此不再赘述。使用凸块结构电性连接上下晶粒可以具有更短的连接路径，以提高信号传输效率，并且制造更加简便。
图4是根据本发明的一些实施例的半导体封装结构400的截面图。值得一提的是，半导体封装结构400可包括与图3所示的半导体封装结构300相同或相似的组件(或元件、部件)，为简单起见，不再详述这些组件(或元件、部件)。在以下实施例中，重分布层连接半导体晶粒。本发明实施例中使用第三重分布层126电性连接上下多个晶粒，可以具有更加灵活的布线设计，以及对晶粒上焊盘的位置的要求更加低，可以将焊盘扇出到所需的位置，因此可以增加设计弹性，因此使用重分布层连接半导体晶粒的方式更加适用于电性连接上下多个晶粒的场景。当然本发明实施例中也可以同时使用重分布层和凸块结构电性连接上下晶粒。
如图4所示，根据一些实施例，半导体封装结构400包括设置在第一半导体晶粒108和第二半导体晶粒120之间的第三重分布层126。第三重分布层126可以与第一重分布层102或第二重分布层124类似，在此不再赘述。第二半导体晶粒120可以通过第三重分布层126、通孔110、通孔204、通孔116和第一重分布层102电耦接到电容器106。
图5是根据本发明的一些实施例的半导体封装结构500的截面图。值得一提的是，半导体封装结构500可包括与图1所示的半导体封装结构100相同或相似的元件或部件，为简单起见，不再详述这些元件或部件。在以下实施例中，半导体封装结构500包括其中具有深沟槽电容器(deep trench capacitor)的中介层(interposer)。
如图5所示，根据一些实施例，半导体封装结构500包括设置在第一重分布层102和第二半导体晶粒120之间并且与第一半导体晶粒108和第三半导体晶粒202相邻的中介层302。中介层302可以被(由)模塑材料118包围(围绕)。由于中介层302的材料比模塑材料118的材料具有更大的导热率，因此用中介层302代替部分模塑材料118可以提高半导体封装结构500的散热效率。
如图5所示，根据一些实施例，中介层302包括电耦接到第一重分布层102的一个或多个通孔304。通孔304可由导电材料形成，包括铜、铝、钨等、它们的合金或它们的组合。通孔304可以从中介层302的第一表面延伸到与中介层302的第一表面相对的第二表面。
在一些实施例中，通孔304的宽度大于第一半导体晶粒108中的通孔110的宽度并且大于第三半导体晶粒202中的通孔204的宽度。通孔304的宽度可以在基本平行于第一重分布层102的顶面的方向上测量。在一些实施例中，通孔304的宽度可以是40μm至80μm。
如图5所示，根据一些实施例，中介层302包括深沟槽电容器600。深沟槽电容器600可以设置在中介层302的正面或背面。与设置在第一重分布层102下方的电容器(例如图1所示的电容器106)相比，深沟槽电容器600可以更靠近第二半导体晶粒120。因此，可以进一步提高电特性。此外，可以设置更多的凸块结构104用于电耦接。将参照图6描述深沟槽电容器600。
图6是根据本发明的一些实施例的半导体封装结构的一部分的截面图。图6所示的部分元件可能与图5所示的半导体封装结构500的部分元件相似，为简单起见，不再详细讨论这些元件。
如图6所示，根据本发明的一些实施例，深沟槽电容器600包括半导体基板602。半导体基板602可由半导体材料形成，包括硅、锗、III-V半导体材料等或其组合。半导体基板602为含硅基板，因此本发明实施例中深沟槽电容器600是在对含硅材料的工艺中形成的，这不同于在布线基板等结构中形成的电容器。半导体基板602可以被掺杂(例如，使用p型或n型掺杂剂)并且可以具有第一导电类型。
根据本发明的一些实施例，深沟槽电容器600包括半导体基板602中的导电区604。导电区604可以是重掺杂的(例如，使用p型或n型掺杂剂)并且可以具有不同于第一导电类型的第二导电类型。例如，第一导电类型可以是n型，第二导电类型可以是p型。
如图6所示，根据本发明的一些实施例，深沟槽电容器600在导电区604中包括交替的介电层606、608和导电层610、612。介电层606和608可以各自独立地由诸如氧化铝的高k介电材料形成。导电层610和612可以各自独立地由诸如多晶硅的导电材料形成。
如图6所示，根据本发明的一些实施例，深沟槽电容器600包括布置在导电区604上方的互连结构614。互连结构614可以电耦接到导电区域604以及导电层610和612。互连结构614可以由导电材料形成，包括铜、铝、钨等、它们的合金、或它们的组合.
返回参考图5，根据本发明的一些实施例，半导体封装结构500包括设置在中介层302和第二半导体晶粒120之间的多个凸块结构306以及围绕凸块结构306的底部填充材料308。凸块结构306可以将通孔304和深沟槽电容器600电耦接到第二半导体晶粒120。凸块结构306可以类似于凸块结构112，底部填充材料308可以类似于底部填充材料114，并且不再重复描述。
尽管在图5中示出了第二半导体晶粒120下方的两个半导体晶粒(第一半导体晶粒108和第三半导体晶粒202)，但是本发明不限于此。例如，在一些实施例中，半导体封装结构500可以不包括第三半导体晶粒202。或者，在一些其他实施例中，第三半导体晶粒202可以用一个或多个通孔(例如图1所示的通孔116)代替。
图7是根据本发明的一些实施例的半导体封装结构700的截面图。需要说明的是，半导体封装结构700可以包括与图5所示的半导体封装结构500相同或相似的元件，为简单起见，不再详细讨论这些元件。在以下实施例中，重分布层连接半导体晶粒和深沟槽电容器。
如图7所示，根据一些实施例，半导体封装结构700包括设置在中介层302和第二半导体晶粒120之间的第三重分布层126。第三重分布层126可以与第一重分布层102或第二重分布层124类似，在此不再赘述。第二半导体晶粒120可以通过第三重分布层126电耦接到深沟槽电容器600。
图8是根据本发明的一些实施例的半导体封装结构800的截面图。需要说明的是，半导体封装结构800可以包括相同或相似的这些元件与图1所示的半导体封装结构100的元件相同，为了简单起见，不再详细讨论这些元件。在以下实施例中，一个或多个通孔设置在底部半导体晶粒和背面重分布层之间。
如图8所示，根据一些实施例，半导体封装结构800包括一个或多个直接设置在第一半导体晶粒108上方的通孔130。通孔130可以将第一半导体晶粒108电耦合到第二再分布层124并且增强第一半导体晶粒108的通信。通孔130可以由包括铜、铝、钨等的导电材料形成，它们的合金，或它们的组合。
第一半导体晶粒108的尺寸可以小于、大于或基本上等于第二半导体晶粒120的尺寸。第二半导体晶粒120可以设置在第一半导体晶粒108的第一部分之上，并且通孔130可以设置在第一半导体晶粒108的第二部分上方。具体地，第一半导体晶粒108和第二半导体晶粒120可以部分重叠(即，两者之间具有移位或错位)，因此可以避免热耦合。第一半导体晶粒108和第二半导体晶粒120部分重叠时，可以增加散热的路径，提高散热效率。本发明实施例中可以调整第一半导体晶粒108和第二半导体晶粒120之间重叠的面积，以达到更佳的散热效率。
在一些实施例中，通孔130的宽度大于第一半导体晶粒108中通孔110的宽度。通孔130的宽度可以大于、小于或基本等于通孔116的宽度。通孔130的宽度可以在基本上平行于第一重分布层102的顶表面(或顶面)的方向上测量。在一些实施例中，通孔130的宽度可以是40μm至80μm。
第一半导体晶粒108中的通孔110可以直接设置在第二半导体晶粒120下方。在一些实施例中，通孔110可以设置在第一半导体晶粒108的第一部分中，并且可以不设置在第一半导体晶粒108的第二部分中，如图8所示。在一些其他实施例中，通孔110可以设置在第一半导体晶粒108的第一部分和第二部分两者中。
如图8所示，根据一些实施例，半导体封装结构800包括设置在第一重分布层102和第二重分布层124之间的模塑材料118。模塑材料118可由非导电材料形成，例如可模制聚合物、环氧树脂、树脂等或它们的组合。模塑材料118可以围绕第一半导体晶粒108、通孔116、第二半导体晶粒120和通孔130，以防止这些部件由于例如应力、化学品和/或湿气而损坏。
图9是根据本发明的一些实施例的半导体封装结构900的截面图。值得一提的是，半导体封装结构900可包括与图8所示的半导体封装结构800相同或相似的组件(或元件、部件)，为简单起见，这些组件(或元件、部件)将不再详述。在以下实施例中，重分布层连接半导体晶粒和通孔。使用第三重分布层126连接上方的晶粒和通孔(例如第二半导体晶粒120和通孔130)与下方的晶粒和通孔(例如第一半导体晶粒108和通孔110/116)，可以具有更加灵活的连接方式，方便将上下的部件或元件之间的进行连接，无需特别考虑上下部件或元件之间的位置，增加设计弹性。
如图9所示，根据一些实施例，半导体封装结构900包括设置在第二半导体晶粒120和通孔116之间以及第一半导体晶粒108和通孔130之间的第三重分布层126。第三重分布层126可以与第一重分布层102或第二重分布层124类似，在此不再赘述。
如图9所示，根据一些实施例，半导体封装结构900包括设置在第一重分布层102和第二重分布层124之间的模塑材料118。第三重分布层126可以将模塑材料118分成两部分。模塑材料118的一部分可以围绕第一半导体晶粒108和通孔116，而模塑材料118的另一部分可以围绕第二半导体晶粒120和通孔130。其中，围绕第一半导体晶粒108和通孔116的一部分模塑料118可以在一个工艺中形成，而围绕第二半导体晶粒120和通孔130的另一部分模塑料118可以在另一个工艺中形成。因此两部分模塑料118的材料可以是相同的，而两部分模塑料118的工艺顺序可以是不同的。
图10是根据本发明的一些实施例的半导体封装结构1000的截面图。值得注意的是，半导体封装结构1000可包括与图1所示的半导体封装结构100相同或相似的元件，为简单起见，这些元件将不再详细说明。在以下实施例中，一个或多个通孔(例如通孔130)设置在通孔(例如通孔116)和背面重分布层(例如第二重分布层124)之间。
如图10所示，根据一些实施例，半导体封装结构1000包括直接设置在通孔116上方的一个或多个通孔130。通孔130可以将通孔116电耦接到第二重分布层124并且增强第一半导体晶粒108的连通性(或通讯)。并且本实施例中通孔130与通孔116的连接方式将大大缩短，从而提高了传输和通讯效率，并且通孔130与通孔116的直接连接的方式制造简便，制造效率更高。
在一些实施例中，通孔130的宽度大于第一半导体晶粒108中通孔110的宽度。通孔130的宽度可以大于、小于或基本等于通孔116的宽度。通孔130的宽度可以在基本上平行于第一重分布层102的顶表面的方向上测量。在一些实施例中，通孔130的宽度可以是40μm至80μm。
如图10所示，根据一些实施例，半导体封装结构1000包括设置在第一重分布层102和第二重分布层124之间的模塑材料118。模塑材料118可由非导电材料形成，例如可模制聚合物、环氧树脂、树脂等或它们的组合。模塑材料118可以围绕第一半导体晶粒108、通孔116、第二半导体晶粒120和通孔130，以防止这些部件由于例如应力、化学品和/或湿气而损坏。
图11是根据本发明的一些实施例的半导体封装结构1100的截面图。值得一提的是，半导体封装结构1100可以包括与图10所示的半导体封装结构1000相同或相似的组件，为简单起见，这些组件将不再详述。在以下实施例中，重分布层连接半导体晶粒和通孔。
如图11所示，根据一些实施例，半导体封装结构1000包括设置在第一半导体晶粒108和第二半导体晶粒120之间以及通孔116和通孔130之间的第三重分布层126。第三重分布层126可以与第一重分布层102或第二重分布层124类似，在此不再赘述。
如图11所示，根据一些实施例，半导体封装结构1100包括设置在第一重分布层102和第二重分布层124之间的模塑材料118。第三重分布层126可以将模塑材料118分成两部分。模塑材料118的一部分可以围绕第一半导体晶粒108、第三半导体晶粒202(如果存在)和通孔116，并且模塑材料118的另一部分可以围绕第二半导体晶粒120和通孔130。
综上所述，半导体封装结构包括半导体晶粒分区(包括垂直堆叠的多个半导体晶粒)而不是一个大的半导体晶粒，可以降低制造成本和难度，并且可以提高良率和性能。此外，由于避免了热耦合，因此可以增强热行为(增强散热效率)。
在一些实施例中，半导体封装结构包括设置在顶部半导体晶粒和正面重分布层之间的深沟槽电容器。与设置在正面重分布层下方的电容器相比，深沟槽电容器更靠近顶部半导体晶粒。因此，可以进一步提高电性能。此外，可在正面重分布层下方设置更多凸块结构以进行电耦接。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该设备和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (20)

1.一种半导体封装结构，其特征在于，包括：
第一重分布层；
第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；
第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；
模塑材料，围绕该第一半导体晶粒和该第二通孔；
第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及
第二重分布层，设置在该第二半导体晶粒上方。
2.如权利要求1所述的半导体封装结构，其特征在于，该第一宽度为2微米至18微米，该第二宽度为40微米至80微米。
3.如权利要求1所述的半导体封装结构，其特征在于，还包括凸块结构，该凸块结构连接该第一半导体晶粒与该第二半导体晶粒。
4.如权利要求3所述的半导体封装结构，其特征在于，还包括第三半导体晶粒，该第三半导体晶粒由该模塑材料所包围，其中该第三半导体晶粒包括具有第三宽度的第三通孔，该第三宽度小于该第二宽度。
5.如权利要求1所述的半导体封装结构，其特征在于，还包括第三重分布层，设置在该第一半导体晶粒和该第二半导体晶粒之间并且将该第二半导体晶粒电耦接到该第一通孔和该第二通孔。
6.如权利要求5所述的半导体封装结构，其特征在于，还包括由该模塑材料围绕的第三半导体晶粒，其中该第三半导体晶粒包括第三通孔，该第三通孔具有小于该第二宽度的第三宽度。
7.如权利要求1所述的半导体封装结构，其特征在于，还包括中介层，设置于该第一重分布层与该第二半导体晶粒之间，该中介层包括深沟槽电容器。
8.如权利要求7所述的半导体封装结构，其特征在于，该中介层包括该第二通孔。
9.如权利要求7所述的半导体封装结构，其特征在于，还包括第三重分布层，设置于该中介层与该第二半导体晶粒之间，并将该第二半导体晶粒电耦接至该深沟槽电容器。
10.如权利要求1所述的半导体封装结构，其特征在于，还包括第三通孔，直接设置于该第二通孔上方且具有大于该第一宽度的第三宽度。
11.如权利要求10所述的半导体封装结构，其特征在于，还包括第三重分布层，设置在该第一半导体晶粒和该第二半导体晶粒之间并且电耦接到该第二半导体晶粒、该第一通孔、该第二通孔、该第三通孔和该第三重分布层。
12.如权利要求1所述的半导体封装结构，其特征在于，还包括第三通孔，直接设置在该第一半导体晶粒上方并且具有大于该第一宽度的第三宽度。
13.如权利要求12所述的半导体封装结构，其特征在于，还包括第三重分布层，设置于该第二半导体晶粒与该第二通孔之间以及该第一半导体晶粒与该第三通孔之间。
14.一种半导体封装结构，其特征在于，包括：
第一重分布层；
第一半导体晶粒，设置在该第一重分布层上方并且包括第一通孔；
第二通孔，与该第一半导体晶粒相邻；
第二半导体晶粒，设置在该第一半导体晶粒的第一部分之上并且电耦接到该第一通孔和该第二通孔；
第三通孔，设置在该第一半导体晶粒的第二部分上方；以及
第二重分布层，设置在该第二半导体晶粒上方并电耦接到该第三通孔。
15.如权利要求14所述的半导体封装结构，其特征在于，该第一通孔设置在该第一半导体晶粒的该第一部分中。
16.如权利要求14所述的半导体封装结构，其特征在于，还包括模塑材料，围绕该第一半导体晶粒、该第二半导体晶粒、该第二通孔以及该第三通孔。
17.如权利要求14所述的半导体封装结构，其特征在于，还包括：
第三重分布层，设置在该第一半导体晶粒和该第二半导体晶粒之间；
第一模塑材料，围绕该第一半导体晶粒和该第二通孔；以及
第二模塑材料，围绕该第二半导体晶粒和该第三通孔。
18.如权利要求17所述的半导体封装结构，其特征在于，该第三通孔电性耦接该第三重分布层与该第二重分布层。
19.一种半导体封装结构，其特征在于，包括：
第一重分布层；
中介层，设置在第一重分布层上并且包括通孔和深沟槽电容器；
半导体晶粒，设置在该中介层上方并电耦接到该通孔和该深沟槽电容器；以及
第二重分布层，设置在该第二半导体晶粒上方。
20.如权利要求19所述的半导体封装结构，其特征在于，还包括第三重分布层，设置在该中介层和该第二半导体晶粒之间，并且将该第二半导体晶粒电耦接到该深沟槽电容器。
CN202211295744.1A 2021-10-22 2022-10-21 半导体封装结构 Pending CN116013867A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163270605P 2021-10-22 2021-10-22
US63/270,605 2021-10-22
US17/934,233 US20230125239A1 (en) 2021-10-22 2022-09-22 Semiconductor package structure
US17/934,233 2022-09-22

Publications (1)

Publication Number Publication Date
CN116013867A true CN116013867A (zh) 2023-04-25

Family

ID=85796049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211295744.1A Pending CN116013867A (zh) 2021-10-22 2022-10-21 半导体封装结构

Country Status (4)

Country Link
US (1) US20230125239A1 (zh)
CN (1) CN116013867A (zh)
DE (1) DE102022127096A1 (zh)
TW (1) TW202320263A (zh)

Also Published As

Publication number Publication date
US20230125239A1 (en) 2023-04-27
TW202320263A (zh) 2023-05-16
DE102022127096A1 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
US10971486B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US20160049385A1 (en) Packages and methods of manufacture thereof
US11488894B2 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
US20170330826A1 (en) Method for fabricating electronic package
US11211351B2 (en) Apparatuses including redistribution layers and related microelectronic devices
TWI806297B (zh) 半導體封裝結構
US20220336416A1 (en) Package structure and method of fabricating the same
CN111146192A (zh) 使用集成接口和硅中介层的图形处理单元与高带宽存储器集成
TW201830607A (zh) 半導體晶片封裝
CN115547981A (zh) 半导体封装结构
US20230290711A1 (en) Semiconductor package and method of manufacturing the same
EP4135032A1 (en) Semiconductor package with reduced connection length
US20220367406A1 (en) Die-group package having a deep trench device
EP4092733A2 (en) Semiconductor package structure comprising capacitor
US11676943B2 (en) Semiconductor structure and manufacturing method thereof
TWI806048B (zh) 半導體封裝體及其製造方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN116013867A (zh) 半导体封装结构
US20220068867A1 (en) Electronic package and manufacturing method thereof
US11908767B2 (en) Semiconductor package structure
US20240063078A1 (en) Semiconductor package structure
US20240014143A1 (en) Semiconductor package structure
CN118116884A (zh) 半导体封装结构
US11854928B2 (en) Semiconductor package and manufacturing method thereof
US20230260866A1 (en) Semiconductor package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination