CN116013848A - 硅通孔的形成方法、半导体元件的形成方法及半导体元件 - Google Patents

Abstract

本发明提出一种硅通孔的形成方法、半导体元件的形成方法及半导体元件，在基底中形成第一阻挡层、第二阻挡层、第三阻挡层，并去除第二阻挡层形成气隙间。本申请提供的硅通孔的形成方法，其具有气隙间，该方法一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。气隙间环绕导电层设置，以使气隙间内的低介电常数的空气分布在导电层周围，因此形成较低寄生电容硅通孔。

Description

硅通孔的形成方法、半导体元件的形成方法及半导体元件

技术领域

本发明属于半导体制作方法技术领域，尤其涉及一种硅通孔的形成方法、半导体元件的形成方法及半导体元件。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(Critical Dimension)则越小。

硅通孔(TSV:through silicon via)工艺可将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进的三维堆叠，这样组件封装更为紧凑，芯片引线距离更短，从而可以极大地提高电路的频率特性和功率特性。现有的硅通孔工艺，包括:利用等离子刻蚀在晶圆表面刻蚀通孔；采用化学气相沉积方法在通孔表面形成绝缘层；金属化硅通孔，采取铜电镀方法填充通孔，并采用化学机械研磨移除多余的铜电镀层；进行晶圆背面磨削，暴露出铜导体层，完成硅通孔结构。

硅通孔结构决定了其具有较高的寄生电容，高寄生电容的硅通孔可能会让高频讯号变差，让数位讯号的上升/下降的时间变差，增加另一个硅通孔上的讯号之间的串讯，或是增加杂讯干扰。再者，硅通孔中的电容变化还可能导致装置效能发生变化，不论该电容变化是发生在单IC芯片或中介片(Silicon Interposer)上的硅通孔之间或是发生在不同部件上的硅通孔之间。

发明内容

为克服现有技术其中一缺陷，本发明提供一种硅通孔的形成方法、半导体元件的形成方法及半导体元件。

本发明采用的技术方案为：

一种硅通孔的形成方法，包括：

提供一基底；

在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间。

在本申请其中一些实施例中，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层的厚度为

在本申请其中一些实施例中，所述第二阻挡层采用湿法刻蚀去除。

在本申请其中一些实施例中，所述的硅通孔的形成方法还包括：在所述基底上形成一保护层。

本申请还提供一种半导体元件的形成方法，包括：

提供一基底；

在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间；

在所述基底上所述孔洞以外区域形成一钝化层；

在所述钝化层中形成一金属互连层。

在本申请其中一些实施例中，所述的半导体元件的形成方法还包括：在所述基底上形成一保护层；

在形成所述导电层后，进行平坦化工艺，直至暴露所述保护层。

在本申请其中一些实施例中，所述的半导体元件的形成方法还包括：在所述介质层形成之后，进行平坦化工艺，直至去除所述保护层上的所述介质层。

本申请还提供一种半导体元件的形成方法，包括：

提供一上基底和一下基底；

将所述上基底和所述下基底的层间介电层接合起来形成堆叠键合；

在所述上基底中形成孔洞，以暴露位于所述层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间；

在所述基底上所述孔洞以外区域形成一钝化层；

在所述钝化层中形成一金属互连层。

本申请还提供一种半导体元件，包括：

基底，其具有第一侧和与所述第一侧相对的第二侧；

层间介电层，其位于所述基底的第二侧；

孔洞，其位于所述基底中并从所述第一侧延伸至所述层间介电层；

所述孔洞中由内到外依次为：

导电层；

中间层，其围绕所述导电层设置，并且沿所述孔洞的侧壁延伸，所述中间层中具有气隙间。

在本申请其中一些实施例中，所述的半导体元件还包括：

保护层，其位于所述基底的第一侧；

所述孔洞从所述保护层延伸至所述层间介电层；

所述气隙间亦延伸至所述保护层中。

在本申请其中一些实施例中，所述的半导体元件还包括：

钝化层，其覆盖在所述基底第一侧上所述孔洞以外区域；

金属互连层，其覆盖在所述钝化层上，并覆盖所述孔洞。

与现有技术相比，本发明的优点和积极效果在于：本申请提供的硅通孔的形成方法，其具有气隙间，该方法一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。气隙间环绕导电层设置，以使气隙间内的低介电常数的空气分布在导电层周围，因此形成较低寄生电容硅通孔。

附图说明

图1为本发明一实施例中半导体元件的形成方法的步骤剖面示意图；

图2为本发明一实施例中半导体元件的形成方法的步骤剖面示意图；

图3为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中基底上形成保护层；

图4为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中基底中形成孔洞；

图5为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中空洞中形成阻挡层；

图6为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中位于孔洞底部的阻挡层被去除；

图7为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中导电层形成在第三阻挡层中；

图8为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中平坦化制作工艺已完成；

图9为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中第二阻挡层被去除；

图10为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中气隙间已形成；

图11为本发明一实施例中半导体元件的形成方法的步骤剖面示意图，其中钝化层和金属互连层形成；

图12为本发明一实施例中半导体元件的形成方法的步骤流程示意图；

图中：

100、基底；101、孔洞；102、保护层；103、开口；104、气隙间；110、第一阻挡层；120、第二阻挡层；130、第三阻挡层；140、导电层；150、介质层；160、钝化层；170、金属互连层；200、层间介电层；300、金属连接层。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种硅通孔的形成方法，包括：

提供一基底；

在基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于孔洞底部的阻挡层以暴露；

在第三阻挡层中沉积与金属连接层连接的导电层；

去除第二阻挡层，以形成开口；

形成一介质层，以密封开口形成气隙间。

本申请提供的硅通孔的形成方法，其具有气隙间，该方法一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。气隙间环绕导电层设置，以使气隙间内的低介电常数的空气分布在导电层周围，因此形成较低寄生电容硅通孔。

图1至图10为本发明第一实施例中形成硅通孔的形成方法示意图。首先，如图1所示，提供一基底100。基底100可以是硅基底、含硅基底或硅覆绝缘基底等半导体基底。形成在半导体基底上的电子电路可以是适合具体应用的任何类型的电路，例如GBT、MEMS、Sensor、BCD、PMIC、CIS、Logic、Memory等各类芯片的电路。在实施例中，该电路包括形成在该基底上的电子器件，具有一个或多个覆盖电子器件的电介质层。金属连接层可以形成在电介质层之间，以连通电子器件之间的电子信号。电子器件还可以形成在一个或多个电介质层中。在基底100可以形成有各类有源半导体器件和各类无源半导体器件，并可以形成有相应的隔离结构、电介质层和金属连接层，本发明对此不作限定。

图1中还示出了层间介电层200。该层间介电层200，例如，可以通过任何本领域已知合适的方法，如旋涂、化学汽相沉积(CVD)和等离子体增强CVD(PECVD)，由低-K电介质材料形成，例如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、碳化硅、氮化硅、氮化铝、氧化铝材料等。还应该注意，层间介电层200可以包括多个电介质层。图1中还示出了金属连接层140，金属连接层300由金属材料或金属化合物材料形成，例如铜(Cu)、钴(Co)、铝(Al)、钨(W)、钛(Ti)、氮化钛(TiN)、铊(Ta)、氮化铊(TaN)等。

本实施例中，可以采用深反应性离子刻蚀工艺在基底100中形成孔洞101。深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀(Bosch Deep Reactive IonEtching，Bosch DRIE)工艺，或者是低温型深反应性离子蚀刻(Cryogenic Deep ReactiveIonEtching，DRIE)。

本实施例中，具体的，采用Bosch深反应性离子刻蚀工艺形成孔洞101，其步骤包括：首先在基底100上形成图案化的硬掩模层，然后以硬掩模层为掩模，交替地引入刻蚀性气体和保护性气体，交替地对基底100进行蚀刻和对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的孔洞101，如图4所示。孔洞101的俯视形状为圆形。孔洞101的俯视形状可以是其它形状，例如四边形或者六边形等。

本实施例中，孔洞101的直径范围为0.5μm～10μm，孔洞101容易密封，又保证形成的硅通孔具有良好的导电能力。需要说明的是，在本申请的其它实施例中，孔洞101的直径和深度可以为其它值，本发明对此不作限定。

请参考图5，在基底100、孔洞101表面形成第一阻挡层110。本实施例中，在孔洞101表面形成第一阻挡层110之后，在第一阻挡层110上形成第二阻挡层120。本实施例中，在孔洞101表面形成第二阻挡层120之后，在第二阻挡层120上形成第三阻挡层130。本实施例中，第二阻挡层120的材料可以包括氮化钽和钽。本实施例中，形成第一阻挡层110和第二阻挡层120的方法可以为等离子体辅助化学气相沉积(P l asma Enhance Chemi ca l VaporDepos it i on，PECVD)法或低压化学气相沉积(Low Pressure Chemi ca l Vapor Deposit i on，LPCVD)法。本实施例中，第一阻挡层110形成在孔洞101的表面，孔洞101的表面既包括孔洞101底部表面，又包括孔洞101内侧壁表面。

本实施例中，第一阻挡层110、第二阻挡层120、第三阻挡层130的厚度为

控制第一阻挡层110、第二阻挡层120、第三阻挡层130的厚度在

既保证了导电层的直径，又确保阻挡层作用的发挥。

第一阻挡层110的材料可以为氧化硅、氮化硅。第一阻挡层110可用于电性隔绝硅衬底和后续的填充于孔洞101中的导电层。第二阻挡层120材质为氮化硅、氧化硅。第三阻挡层130可用于防止后续填充于孔洞101中的导电层发生扩散。第三阻挡层130的材料可以为氧化硅、氮化硅。另外，第二阻挡层120选用不同于第一阻挡层110、第三阻挡层130的材质，以便后续去除第二阻挡层120时，第一阻挡层110和第三阻挡层130不受影响。例如，若采用湿法刻蚀去除第二阻挡层120，则可利用湿法刻蚀的不同选择比，选择性的去除中间的第二阻挡层120。

请参考图6，移除位于孔洞101底部的阻挡层110、120、130以暴露金属连接层。具体地，对基底100进行湿法刻蚀，改善基底100表面均匀性和粗糙度的同时，对基底进行进一步减薄，直至孔洞底部的层间介电层被暴露出来，从而暴露金属连接层，便于金属连接层与后续形成的硅通孔电性连接。湿法刻蚀的刻蚀液可以选用，例如，KOH、HF和硝酸的混合液，TMAH溶剂。

在其中一些实施例中，在基底表面形成一保护层，以保护其覆盖的基底在后续工艺中不再被刻蚀。例如，如图3所示，可以先在基底100表面沉积一保护层102，接着在基底100上形成图案化的硬掩模层，然后以硬掩模层为掩模，对基底100表面进行刻蚀以去除后续用于形成孔洞101部分的保护层102，然后交替地引入刻蚀性气体和保护性气体，交替地对基底100进行蚀刻和对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的孔洞101，如图4所示。或者，在孔洞101形成之后，在基底100表面除孔洞101以外的部分沉积一层保护层102。保护层102的材料可以是Si C、Si N、Si CN或者它们的混合物。

请参考图7，在孔洞101中填充满导电层140。本实施例中，导电层的材料为铜。导电层140可以采用物理气相沉积法和化学气相沉积法，也可以采用电镀法。需要说明的是，在本申请的其它实施例中，导电层的材料可以为其它金属或金属化合物，例如钴(Co)、铝(Al)、钨(W)、钛(T i)、氮化钛(T i N)、铊(Ta)、氮化铊(TaN)等，也可以为注入有导电离子的高分子化合物等。

接着，对导电层140、第三阻挡层130、第二阻挡层120和第一阻挡层110进行平坦化直至暴露基底100表面。本实施例中，可以采用化学机械平坦化对导电层140、第三阻挡层130、第二阻挡层120和第一阻挡层110进行平坦化，化学机械平坦化能够精确和均匀地将相应结构平坦至所需厚度和平坦度。请继续参考图8，覆盖有保护层102的基底100，对导电层140、第三阻挡层130、第二阻挡层120和第一阻挡层110进行平坦化直至暴露保护层102。

请参考图9，去除第二阻挡层120形成开口103。本实施例中，可利用湿法刻蚀工艺蚀刻去除第二阻挡层120。湿法刻蚀的刻蚀液可以选用，例如，KOH、磷酸、HF和硝酸的混合液，TMAH溶剂。

然后，形成一介质层150，以密封开口103形成气隙间104。气隙间104中封入了空气，由于空气的介电常数低，因此可以大大降低形成的硅通孔的寄生电容。第二阻挡层120厚度为

其被去除之后形成的开口103尺寸被控制在

因此沉积介质层150时，开口103的顶部会被介质层材料覆盖，而开口103的内部不至于被介质层材料填满，从而形成内部为空气的气隙间104。请参考图10，覆盖有保护层102的基底100，其内部形成的气隙间104可一直延伸到保护层102中。介质层150的材料可以是例如SiN、氧化物、SiC、SiON、聚合体等，并且可以由例如旋涂、化学气相沉积(CVD)工艺等形成。

本申请第二种实施例提供一种半导体元件的形成方法，包括：

提供一基底；

在基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于孔洞底部的阻挡层以暴露；

在第三阻挡层中沉积与金属连接层连接的导电层；

去除第二阻挡层，以形成开口；

形成一介质层，以密封开口形成气隙间；

在基底上孔洞以外区域形成一钝化层；

在钝化层中形成一金属互连层。

参考图11，在气隙间104形成之后，在基底100表面孔洞101以外区域形成一钝化层160。具体地，可通过以下步骤形成：在基底100上形成图案化的掩模层，然后以掩模层为掩模，在基底100表面沉积一层钝化层160。钝化层160的材料可以是氧化硅、硅碳氮。

请参考图11，在钝化层160形成之后，在钝化层中沉积一金属互连层170。由于钝化层160未覆盖孔洞101，因此钝化层160在基底101表面形成凹槽，继续在钝化层160上沉积金属互连层170。金属互连层170材质可以是Al。

硅通孔制作工艺也可以在两片晶圆完成接合前的制程工艺之后进行。例如，在两片晶圆完成接合前的制程工艺后，顶部晶圆的层间介电层和底部晶圆的层间介电层相对，然后两者接合起来形成堆叠键合，然后在晶圆的基底中制作硅通孔。具体地，参考图1至图11，半导体元件的形成方法，包括：

提供一上基底100和一下基底100；

将上基底100下方的层间介电层200和下基底100上方的层间介电层200接合起来形成堆叠键合；

在上基底100中形成孔洞101，以暴露位于层间介电层200中的金属连接层300；

沿着孔洞101的侧壁依次形成一第一阻挡层110、第二阻挡层120、第三阻挡层130；

移除位于孔洞101底部的阻挡层110、120、130以暴露金属连接层300；

在第三阻挡层130中沉积与金属连接层300连接的导电层140；

去除第二阻挡层120，以形成开口103；

形成一介质层150，以密封开口103形成气隙间104；

在基底100上孔洞101以外区域形成一钝化层160；

在钝化层160中形成一金属互连层170。

如图10和图11所示，本申请第三种实施例提供一种半导体元件，包括：

基底100，其具有第一侧和与第一侧相对的第二侧；

层间介电层200，其位于基底100的第二侧；

孔洞101，其位于基底101中并从第一侧延伸至层间介电层200；

孔洞101中由内到外依次为：

导电层140；

中间层，其围绕导电层140设置，并且沿孔洞101的侧壁延伸，中间层中具有气隙间104。

在其中一些实施例中，半导体元件还包括：

保护层102，其位于基底100的第一侧；

孔洞101从保护层102延伸至层间介电层200；

气隙间104延伸至保护层102中。

在其中一些实施例中，半导体元件还包括：

钝化层160，其覆盖在基底100第一侧上孔洞101以外区域；

金属互连层170，其覆盖在钝化层160上，并覆盖孔洞101。

如图1至图12所示，为本申请其中一实施例的半导体元件的形成方法，在两片晶圆完成接合前的制程工艺后，制作硅通孔；该方法具体包括：

提供一上基底100和一下基底100；

将上基底和下基底的层间介电层200接合起来形成堆叠键合；

将上基底100的第一侧减薄之后，在所述上基底100第一侧上形成一保护层102，上基底100减薄至厚度约为3μm～50μm，其中，保护层102厚度约为

在上基底100中形成孔洞101，以暴露位于层间介电层200中的金属连接层300，其中，孔洞101的直径约为0.5～10μm；

沿着孔洞101的侧壁依次形成一第一阻挡层110、第二阻挡层120、第三阻挡层130，各个阻挡层110、120、130的厚度约为

利用刻蚀的方法，移除位于孔洞101底部的阻挡层110、120、130以暴露金属连接层300；

在第三阻挡层130中沉积与金属连接层300连接的导电层140，其中，导电层140厚度约为3000A～5μm；

在形成导电层140后，利用化学机械研磨进行平坦化工艺，将上基底100第一侧的导电层140和阻挡层110、120、130去除，直至暴露保护层102；

去除第二阻挡层120，以形成开口103；

形成一介质层150，以密封开口103形成气隙间104；

利用化学机械研磨进行平坦化工艺，将保护层102表面的介质层150材料去除；

在基底100上孔洞101以外区域形成一钝化层160；

在钝化层160中形成一金属互连层170。

综上所述，本发明的半导体元件的形成方法，通过形成三层阻挡层，然后去除中间阻挡层的方法，在硅通孔中形成气隙间，一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。

Claims (11)

1.一种硅通孔的形成方法，其特征在于，包括：

提供一基底；

在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间。

2.如权利要求1所述的硅通孔的形成方法，其特征在于，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层的厚度为

3.如权利要求1所述的硅通孔的形成方法，其特征在于，所述第二阻挡层采用湿法刻蚀去除。

4.如权利要求1所述的硅通孔的形成方法，其特征在于，还包括：

在所述基底上形成一保护层。

5.一种半导体元件的形成方法，其特征在于，包括：

提供一基底；

在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间；

在所述基底上所述孔洞以外区域形成一钝化层；

在所述钝化层中形成一金属互连层。

6.如权利要求5所述的半导体元件的形成方法，其特征在于，在所述基底上形成一保护层；

在形成所述导电层后，进行平坦化工艺，直至暴露所述保护层。

7.如权利要求5所述的半导体元件的形成方法，其特征在于，在所述介质层形成之后，进行平坦化工艺，直至去除所述保护层上的所述介质层。

8.一种半导体元件的形成方法，其特征在于，包括：

提供一上基底和一下基底；

将所述上基底和所述下基底的层间介电层接合起来形成堆叠键合；

在所述上基底中形成孔洞，以暴露位于所述层间介电层中的金属连接层；

沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；

移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；

在所述第三阻挡层中沉积与所述金属连接层连接的导电层；

去除所述第二阻挡层，以形成开口；

形成一介质层，以密封所述开口形成气隙间；

在所述基底上所述孔洞以外区域形成一钝化层；

在所述钝化层中形成一金属互连层。

9.一种半导体元件，其特征在于，包括：

基底，其具有第一侧和与所述第一侧相对的第二侧；

层间介电层，其位于所述基底的第二侧；

孔洞，其位于所述基底中并从所述第一侧延伸至所述层间介电层；

所述孔洞中由内到外依次为：

导电层；

中间层，其围绕所述导电层设置，并且沿所述孔洞的侧壁延伸，所述中间层中具有气隙间。

10.如权利要求9所述的半导体元件，其特征在于，还包括：

保护层，其位于所述基底的第一侧；

所述孔洞从所述保护层延伸至所述层间介电层；

所述气隙间亦延伸至所述保护层中。

11.如权利要求10所述的半导体元件，其特征在于，还包括：

钝化层，其覆盖在所述基底第一侧上所述孔洞以外区域；

金属互连层，其覆盖在所述钝化层上，并覆盖所述孔洞。

Images