CN116013792A - 一种封装体的制作方法及封装体 - Google Patents
一种封装体的制作方法及封装体 Download PDFInfo
- Publication number
- CN116013792A CN116013792A CN202211527000.8A CN202211527000A CN116013792A CN 116013792 A CN116013792 A CN 116013792A CN 202211527000 A CN202211527000 A CN 202211527000A CN 116013792 A CN116013792 A CN 116013792A
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding pad
- carrier plate
- pad
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种封装体的制作方法及封装体。所述封装体的制作方法包括:准备载板;所述载板的第一表面设置有载板焊盘;在所述载板的第一表面贴装第一芯片;所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘;在所述第一芯片的第二表面贴装第二芯片;所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。上述方案,可以实现在同等体积下,提高电子封装性能和密度。
Description
技术领域
本发明涉及器件封装技术领域,特别是涉及一种封装体的制作方法及封装体。
背景技术
随着半导体芯片亚微米技术的突破,单片集成度的迅速增加,超大规模集成电路传输速度的提高和电子整机结构的简化,驱使电子封装向着高性能、高可靠、高密度、小型化、薄型化、低成本和环保型方向发展。传统引线键合工艺由于焊线密度间距的要求,限制了I/O数量,无法实现同等体积下,性能、密度等的突破。
发明内容
本发明主要解决的技术问题是提供一种封装体的制作方法及封装体,以实现在同等体积下,提高电子封装性能和密度。
为解决上述技术问题,本发明采用的一个技术方案是提供一种封装体的制作方法,所述封装体的制作方法包括:准备载板;所述载板的第一表面设置有载板焊盘;在所述载板的第一表面贴装第一芯片;所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘;在所述第一芯片的第二表面贴装第二芯片;所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
其中,所述在所述载板的第一表面贴装第一芯片,包括:将所述载板放入载条中,使所述载板的第一表面背离所述载条一侧设置,通过设备轨道将载有所述载板的载条传输至印刷位置,通过设备影像系统对所述载板的第一表面上的所述载板焊盘进行定位,然后采用电镀钢网对所述载板焊盘进行锡膏印刷;根据所述载板焊盘的位置,将所述第一芯片的第一表面的所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板上。
其中,所述根据所述载板焊盘的位置,将所述第一芯片的第一表面的所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板上,包括:通过所述设备轨道将印刷后的载板传输至真空平台上,通过所述真空平台真空吸附固定所述印刷后的载板;通过所述设备影像系统对所述印刷后的载板上的所述载板焊盘进行识别定位,确定第一贴装坐标;利用吸取装置吸取所述第一芯片的第二表面,通过所述设备影像系统对所述第一芯片的第一表面的所述第一底部焊盘进行识别,然后根据所述第一贴装坐标将所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板焊盘上;将所述载板焊盘与所述第一底部焊盘通过回流炉进行回流焊接。
其中,所述在所述第一芯片的第二表面贴装第二芯片,包括:根据所述第一芯片的第二表面的所述第一顶部焊盘的位置,将所述第二芯片的第一表面的所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一芯片上。
其中,所述根据所述第一芯片的第二表面的所述第一顶部焊盘的位置,将所述第二芯片的第一表面的所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一芯片上,包括:通过设备轨道将已贴装第一芯片的载板传输至真空平台上,通过所述真空平台真空吸附固定所述已贴装第一芯片的载板;通过设备影像系统对所述已贴装第一芯片的载板上的所述第一芯片的所述第一顶部焊盘进行识别定位,确定第二贴装坐标;利用吸取装置吸取所述第二芯片的第二表面,在助焊剂槽中对所述第二芯片的所述第二底部焊盘进行助焊剂蘸取,通过所述设备影像系统对所述第二芯片的第一表面的所述第二底部焊盘进行识别,然后根据所述第二贴装坐标将所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一顶部焊盘上;将所述第一顶部焊盘与所述第二底部焊盘通过回流炉进行回流焊接。
其中,所述第二芯片具有相对的第一表面和第二表面,所述第二芯片的第一表面设置有第二底部焊盘,所述第二芯片的第二表面设置有第二顶部焊盘;所述在所述第一芯片的第二表面贴装第二芯片,包括:在所述第一芯片的第二表面层叠设置至少两个所述第二芯片;与所述第一芯片相邻的所述第二芯片的第二底部焊盘与所述第一芯片的第一顶部焊盘相对接,相邻的两个所述第二芯片中,靠近所述第一芯片的所述第二芯片的第二顶部焊盘与远离所述第一芯片的所述第二芯片的第二底部焊盘相对接。
其中,所述在所述第一芯片的第二表面贴装第二芯片的步骤之后,所述封装体的制作方法还包括:依次在所述载板与所述第一芯片之间的间隙以及在所述第一芯片和所述第二芯片之间的间隙填充保护胶,并对所述保护胶进行固化。
为解决上述技术问题,本发明采用的另一个技术方案是提供一种封装体,所述封装体包括:载板,所述载板的第一表面设置有载板焊盘;贴装在所述载板的第一表面的第一芯片,所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘;贴装在所述第一芯片的第二表面的第二芯片,所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
其中,所述第二芯片的数量为至少两个,所述第二芯片具有相对的第一表面和第二表面,所述第二芯片的第一表面设置有第二底部焊盘,所述第二芯片的第二表面设置有第二顶部焊盘;至少两个所述第二芯片层叠设置在所述第一芯片的第二表面,与所述第一芯片相邻的所述第二芯片的第二底部焊盘与所述第一芯片的第一顶部焊盘相对接,相邻的两个所述第二芯片中,靠近所述第一芯片的所述第二芯片的第二顶部焊盘与远离所述第一芯片的所述第二芯片的第二底部焊盘相对接。
其中,所述封装体还包括保护胶,所述保护胶填充在所述载板与所述第一芯片之间的间隙以及所述第一芯片和所述第二芯片之间的间隙。
本发明的有益效果是:区别于现有技术的情况,本发明的封装体的制作方法中,在载板的第一表面贴装第一芯片,第一芯片具有相对的第一表面和第二表面,第一芯片的第一表面设置有第一底部焊盘,第一底部焊盘与载板的第一表面的载板焊盘相对接,第一芯片的第二表面设置有第一顶部焊盘,在第一芯片的第二表面贴装第二芯片,第二芯片的第一表面设置有第二底部焊盘,第二底部焊盘与第一底部焊盘相对接,通过将第一芯片贴装在载板上,将第二芯片贴装在第一芯片上,第一芯片和载板之间通过第一芯片的第一表面上的第一底部焊盘与载板的第一表面的载板焊盘实现对接,第一芯片和第二芯片之间通过第一芯片的第二表面上的第一顶部焊盘与第二芯片的第一表面的第二底部焊盘实现对接,采用倒装芯片与倒装芯片的叠层封装,实现在同等体积下,电子封装性能、密度和成本的突破,解决现有传统引线键合封装的瓶颈问题,驱使电子封装向着高性能、高可靠、高密度、小型化、薄型化、低成本和环保型方向发展。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请封装体的制作方法的第一实施例的流程示意图;
图2是图1中步骤S12一实施例的流程示意图;
图3是图2中步骤S122一实施例的流程示意图;
图4是图1中步骤S13一实施例的流程示意图;
图5为本申请封装体的制作方法的第二实施例的流程示意图;
图6为本申请封装体的一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1为本申请封装体的制作方法的第一实施例的流程示意图;本实施例中的封装体的制作方法包括以下步骤:
步骤S11:准备载板;所述载板的第一表面设置有载板焊盘。
可以理解的是,本申请实施例的载板可以包括PCB(印刷电路板)、封装基板或者QFN类框架等,在载板的至少一侧的表面设置载板焊盘,用于贴装芯片。
步骤S12:在所述载板的第一表面贴装第一芯片。所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘。
本申请实施例的第一芯片具体可以为倒装芯片,第一芯片的第一表面设计有适当整列数量的第一底部焊盘,第一芯片的第二表面设计有适当整列数量的第一顶部焊盘,第一底部焊盘和第一顶部焊盘可以为锡球或者铜柱。
请结合图2,图2是图1中步骤S12一实施例的流程示意图。在一实施例中,上述步骤S12具体可以包括:
步骤S121:将所述载板放入载条中,使所述载板的第一表面背离所述载条一侧设置,通过设备轨道将载有所述载板的载条传输至印刷位置,通过设备影像系统对所述载板的第一表面上的所述载板焊盘进行定位,然后采用电镀钢网对所述载板焊盘进行锡膏印刷。
具体地,准备一载板,把载板放入载条中,通过设备轨道传输至印刷位置,然后设备影像系统可以对载板上的识别点进行定位,之后可以采用电镀钢网进行锡膏印刷。通过使用电镀钢网在载板焊盘表面印刷锡膏的工艺,实现载板与第一芯片的稳定焊接,区别因芯片尺寸大、锡球尺寸小、锡球间距小、锡球数量多所限制而采用的手动涂覆或者锡球蘸取助焊剂的工艺,解决了虚焊、芯片偏移、芯片拾取困难等问题。
步骤S122:根据所述载板焊盘的位置,将所述第一芯片的第一表面的所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板上。
在一实施例中,第一底部焊盘可以为锡球,第一顶部焊盘可以为铜柱,可以通过将第一芯片的锡球与载板上的载板焊盘对接,实现将第一芯片贴装在载板上。
请结合图3,图3是图2中步骤S122一实施例的流程示意图。在一实施例中,上述步骤S122具体可以包括:
步骤S1221:通过所述设备轨道将印刷后的载板传输至真空平台上,通过所述真空平台真空吸附固定所述印刷后的载板。
步骤S1222:通过所述设备影像系统对所述印刷后的载板上的所述载板焊盘进行识别定位,确定第一贴装坐标。
具体地,把已印刷的载板通过设备轨道传输至真空平台上,通过真空吸附固定住载板,在芯片贴装时,设备影像系统会通过对载板上的识别点对载板焊盘进行坐标定位,确定出第一贴装坐标。
步骤S1223:利用吸取装置吸取所述第一芯片的第二表面,通过所述设备影像系统对所述第一芯片的第一表面的所述第一底部焊盘进行识别,然后根据所述第一贴装坐标将所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板焊盘上。
具体地,利用吸取装置的吸嘴吸取第一芯片的第二表面(即第一芯片的顶部),设备影像系统对第一芯片的第一表面(即第一芯片的底部)的第一底部焊盘进行识别,然后根据载条上已识别的第一贴装坐标把第一芯片贴装在载板的载板焊盘上,第一芯片的第一底部焊盘朝下,第一芯片的第一顶部焊盘朝上。
步骤S1224:将所述载板焊盘与所述第一底部焊盘通过回流炉进行回流焊接。
可以理解的是,载板焊盘与第一底部焊盘对接后,将载板与第一芯片整体通过回流炉进行回流焊接,可将第一芯片焊接在载板上。
步骤S13:在所述第一芯片的第二表面贴装第二芯片。所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
本申请实施例的第二芯片具体可以为倒装芯片,第二芯片的第一表面设计有适当整列数量的第二底部焊盘,第二底部焊盘可以为锡球或者铜柱。通过在第一芯片两面制作锡球或铜柱,可以将第二芯片贴装在第一芯片上,实现倒装芯片的叠层加工封装结构的突破。
在一实施例中,上述步骤S13具体可以包括:根据所述第一芯片的第二表面的所述第一顶部焊盘的位置,将所述第二芯片的第一表面的所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一芯片上。
具体地,第一芯片的第一顶部焊盘可以为铜柱,第二芯片的第二底部焊盘可以为锡球,可以通过将第二芯片的锡球与第一芯片上的铜柱对接,实现将第二芯片贴装在第一芯片上。
请结合图4,图4是图1中步骤S13一实施例的流程示意图。在一实施例中,上述步骤S13具体可以包括:
步骤S131:通过设备轨道将已贴装第一芯片的载板传输至真空平台上,通过所述真空平台真空吸附固定所述已贴装第一芯片的载板。
步骤S132:通过设备影像系统对所述已贴装第一芯片的载板上的所述第一芯片的所述第一顶部焊盘进行识别定位,确定第二贴装坐标。
具体地,把已贴装第一芯片的载板放入载条中,通过设备轨道传输至真空平台上,通过真空吸附固定载板,在芯片贴装时,设备影像系统会对第一芯片的第一顶部焊盘进行识别定位,确定出第二贴装坐标。
步骤S133:利用吸取装置吸取所述第二芯片的第二表面,在助焊剂槽中对所述第二芯片的所述第二底部焊盘进行助焊剂蘸取,通过所述设备影像系统对所述第二芯片的第一表面的所述第二底部焊盘进行识别,然后根据所述第二贴装坐标将所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一顶部焊盘上。
具体地,利用吸取装置的吸嘴吸取第二芯片的第二表面(即第二芯片的顶部),在助焊剂槽中对第二芯片的底部的焊球进行助焊剂蘸取,设备影像系统对第二芯片的底部的焊球进行识别,然后根据对第一芯片已识别的第二贴装坐标把第二芯片贴装在第一芯片顶部的第一顶部焊盘上,第二芯片的底部的焊球朝下。
步骤S134:将所述第一顶部焊盘与所述第二底部焊盘通过回流炉进行回流焊接。
可以理解的是,第一芯片的第一顶部焊盘与第二芯片的第二底部焊盘对接后,将第一芯片与第二芯片整体通过回流炉进行回流焊接,可将第二芯片焊接在第一芯片上。
上述方案,通过将第一芯片贴装在载板上,将第二芯片贴装在第一芯片上,第一芯片和载板之间通过第一芯片的第一表面上的第一底部焊盘与载板的第一表面的载板焊盘实现对接,第一芯片和第二芯片之间通过第一芯片的第二表面上的第一顶部焊盘与第二芯片的第一表面的第二底部焊盘实现对接,采用倒装芯片与倒装芯片的叠层封装,实现在同等体积下,电子封装性能、密度和成本的突破,解决现有传统引线键合封装的瓶颈问题,驱使电子封装向着高性能、高可靠、高密度、小型化、薄型化、低成本和环保型方向发展。
在一实施例中,所述第二芯片具有相对的第一表面和第二表面,所述第二芯片的第一表面设置有第二底部焊盘,所述第二芯片的第二表面设置有第二顶部焊盘。此时,上述步骤S13具体可以包括:在所述第一芯片的第二表面层叠设置至少两个所述第二芯片;与所述第一芯片相邻的所述第二芯片的第二底部焊盘与所述第一芯片的第一顶部焊盘相对接,相邻的两个所述第二芯片中,靠近所述第一芯片的所述第二芯片的第二顶部焊盘与远离所述第一芯片的所述第二芯片的第二底部焊盘相对接。
本申请实施例的第一芯片和第二芯片具体可以为倒装芯片,第二芯片的第一表面设计有适当整列数量的第二底部焊盘,第二芯片的第二表面设计有适当整列数量的第二顶部焊盘,第二底部焊盘和第二顶部焊盘可以为锡球或者铜柱。通过在第一芯片和第二芯片两面制作锡球或铜柱,可以将第二芯片贴装在第一芯片上,并且可以在第二芯片上继续贴装其他的第二芯片,实现倒装芯片的叠层加工封装结构的突破,可实现多层FC(倒装芯片)叠层。
请参阅图5,图5为本申请封装体的制作方法的第二实施例的流程示意图。本实施例中的封装体的制作方法包括以下步骤:
步骤S51:准备载板;所述载板的第一表面设置有载板焊盘。
步骤S52:在所述载板的第一表面贴装第一芯片。所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘。
步骤S53:在所述第一芯片的第二表面贴装第二芯片。所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
本实施例的步骤S51至S53与上一实施例中的步骤S11至S13基本相同,此处不再赘述。
步骤S54:依次在所述载板与所述第一芯片之间的间隙以及在所述第一芯片和所述第二芯片之间的间隙填充保护胶,并对所述保护胶进行固化。
由于第一芯片和第二芯片的两面制作锡球或铜柱,可以增大第一芯片与载板之间、第一芯片与第二芯片之间以及层叠的第二芯片之间的间隙,更有利于填充保护胶,具体地,先对第一芯片与载板之间的间隙进行底部填充保护胶,然后再对第一芯片与第二芯片的间隙进行底部填充保护胶,填充完成后进行固化,实现对倒装芯片的保护。
本申请还提供了一种封装体60,本申请的封装体60可以通过上述任意一种封装体的制作方法制作得到。请参阅图6,图6为本申请封装体的一实施例的结构示意图。在一实施例中,封装体60包括:载板600,载板600的第一表面设置有载板焊盘6001;贴装在载板600的第一表面的第一芯片601,第一芯片601具有相对的第一表面和第二表面,第一芯片601的第一表面设置有第一底部焊盘6011,第一底部焊盘6011与载板焊盘6001相对接,第一芯片601的第二表面设置有第一顶部焊盘6012;贴装在第一芯片601的第二表面的第二芯片602,第二芯片602的第一表面设置有第二底部焊盘6021,第二底部焊盘6021与第一底部焊盘6011相对接。
在一实施例中,第二芯片602的数量为至少两个,第二芯片602具有相对的第一表面和第二表面,第二芯片602的第一表面设置有第二底部焊盘6021,第二芯片602的第二表面设置有第二顶部焊盘6022;至少两个第二芯片602层叠设置在第一芯片601的第二表面,与第一芯片601相邻的第二芯片602的第二底部焊盘6021与第一芯片601的第一顶部焊盘6012相对接;相邻的两个第二芯片602中,靠近第一芯片601的第二芯片602的第二顶部焊盘6022与远离第一芯片601的第二芯片602的第二底部焊盘6021相对接。
进一步地,封装体60还包括保护胶(未图示),保护胶填充在载板600与第一芯片601之间的间隙以及第一芯片601和第二芯片602之间的间隙。
本申请的封装体及其制作方法,通过将第一芯片贴装在载板上,将第二芯片贴装在第一芯片上,第一芯片和载板之间通过第一芯片的第一表面上的第一底部焊盘与载板的第一表面的载板焊盘实现对接,第一芯片和第二芯片之间通过第一芯片的第二表面上的第一顶部焊盘与第二芯片的第一表面的第二底部焊盘实现对接,采用倒装芯片与倒装芯片的叠层封装,实现在同等体积下,电子封装性能、密度和成本的突破,解决现有传统引线键合封装的瓶颈问题,驱使电子封装向着高性能、高可靠、高密度、小型化、薄型化、低成本和环保型方向发展。
应当说明的是,在本申请中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效原理变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种封装体的制作方法,其特征在于,所述封装体的制作方法包括:
准备载板;所述载板的第一表面设置有载板焊盘;
在所述载板的第一表面贴装第一芯片;所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘;
在所述第一芯片的第二表面贴装第二芯片;所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
2.根据权利要求1所述的封装体的制作方法,其特征在于,所述在所述载板的第一表面贴装第一芯片,包括:
将所述载板放入载条中,使所述载板的第一表面背离所述载条一侧设置,通过设备轨道将载有所述载板的载条传输至印刷位置,通过设备影像系统对所述载板的第一表面上的所述载板焊盘进行定位,然后采用电镀钢网对所述载板焊盘进行锡膏印刷;
根据所述载板焊盘的位置,将所述第一芯片的第一表面的所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板上。
3.根据权利要求2所述的封装体的制作方法,其特征在于,所述根据所述载板焊盘的位置,将所述第一芯片的第一表面的所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板上,包括:
通过所述设备轨道将印刷后的载板传输至真空平台上,通过所述真空平台真空吸附固定所述印刷后的载板;
通过所述设备影像系统对所述印刷后的载板上的所述载板焊盘进行识别定位,确定第一贴装坐标;
利用吸取装置吸取所述第一芯片的第二表面,通过所述设备影像系统对所述第一芯片的第一表面的所述第一底部焊盘进行识别,然后根据所述第一贴装坐标将所述第一底部焊盘与所述载板焊盘对接,使所述第一芯片贴装在所述载板焊盘上;
将所述载板焊盘与所述第一底部焊盘通过回流炉进行回流焊接。
4.根据权利要求1所述的封装体的制作方法,其特征在于,所述在所述第一芯片的第二表面贴装第二芯片,包括:
根据所述第一芯片的第二表面的所述第一顶部焊盘的位置,将所述第二芯片的第一表面的所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一芯片上。
5.根据权利要求4所述的封装体的制作方法,其特征在于,所述根据所述第一芯片的第二表面的所述第一顶部焊盘的位置,将所述第二芯片的第一表面的所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一芯片上,包括:
通过设备轨道将已贴装第一芯片的载板传输至真空平台上,通过所述真空平台真空吸附固定所述已贴装第一芯片的载板;
通过设备影像系统对所述已贴装第一芯片的载板上的所述第一芯片的所述第一顶部焊盘进行识别定位,确定第二贴装坐标;
利用吸取装置吸取所述第二芯片的第二表面,在助焊剂槽中对所述第二芯片的所述第二底部焊盘进行助焊剂蘸取,通过所述设备影像系统对所述第二芯片的第一表面的所述第二底部焊盘进行识别,然后根据所述第二贴装坐标将所述第二底部焊盘与所述第一顶部焊盘对接,使所述第二芯片贴装在所述第一顶部焊盘上;
将所述第一顶部焊盘与所述第二底部焊盘通过回流炉进行回流焊接。
6.根据权利要求1所述的封装体的制作方法,其特征在于,所述第二芯片具有相对的第一表面和第二表面,所述第二芯片的第一表面设置有第二底部焊盘,所述第二芯片的第二表面设置有第二顶部焊盘;
所述在所述第一芯片的第二表面贴装第二芯片,包括:
在所述第一芯片的第二表面层叠设置至少两个所述第二芯片;与所述第一芯片相邻的所述第二芯片的第二底部焊盘与所述第一芯片的第一顶部焊盘相对接,相邻的两个所述第二芯片中,靠近所述第一芯片的所述第二芯片的第二顶部焊盘与远离所述第一芯片的所述第二芯片的第二底部焊盘相对接。
7.根据权利要求1所述的封装体的制作方法,其特征在于,所述在所述第一芯片的第二表面贴装第二芯片的步骤之后,所述封装体的制作方法还包括:
依次在所述载板与所述第一芯片之间的间隙以及在所述第一芯片和所述第二芯片之间的间隙填充保护胶,并对所述保护胶进行固化。
8.一种封装体,其特征在于,所述封装体包括:
载板,所述载板的第一表面设置有载板焊盘;
贴装在所述载板的第一表面的第一芯片,所述第一芯片具有相对的第一表面和第二表面,所述第一芯片的第一表面设置有第一底部焊盘,所述第一底部焊盘与所述载板焊盘相对接,所述第一芯片的第二表面设置有第一顶部焊盘;
贴装在所述第一芯片的第二表面的第二芯片,所述第二芯片的第一表面设置有第二底部焊盘,所述第二底部焊盘与所述第一底部焊盘相对接。
9.根据权利要求8所述的封装体,其特征在于,所述第二芯片的数量为至少两个,所述第二芯片具有相对的第一表面和第二表面,所述第二芯片的第一表面设置有第二底部焊盘,所述第二芯片的第二表面设置有第二顶部焊盘;
至少两个所述第二芯片层叠设置在所述第一芯片的第二表面,与所述第一芯片相邻的所述第二芯片的第二底部焊盘与所述第一芯片的第一顶部焊盘相对接,相邻的两个所述第二芯片中,靠近所述第一芯片的所述第二芯片的第二顶部焊盘与远离所述第一芯片的所述第二芯片的第二底部焊盘相对接。
10.根据权利要求8所述的封装体,其特征在于,所述封装体还包括保护胶,所述保护胶填充在所述载板与所述第一芯片之间的间隙以及所述第一芯片和所述第二芯片之间的间隙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211527000.8A CN116013792A (zh) | 2022-11-30 | 2022-11-30 | 一种封装体的制作方法及封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211527000.8A CN116013792A (zh) | 2022-11-30 | 2022-11-30 | 一种封装体的制作方法及封装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116013792A true CN116013792A (zh) | 2023-04-25 |
Family
ID=86021952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211527000.8A Pending CN116013792A (zh) | 2022-11-30 | 2022-11-30 | 一种封装体的制作方法及封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116013792A (zh) |
-
2022
- 2022-11-30 CN CN202211527000.8A patent/CN116013792A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0680803B1 (en) | Bonding flip chips to a substrate | |
US8749041B2 (en) | Thee-dimensional integrated semiconductor device and method for manufacturing same | |
US20060125096A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US20060131719A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US7281322B2 (en) | Component mounting method | |
US8728864B2 (en) | Method of fabricating a memory card using SIP/SMT hybrid technology | |
JP2001223297A (ja) | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 | |
JP4577228B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7290331B2 (en) | Component mounting apparatus and component mounting method | |
US6849955B2 (en) | High density integrated circuit packages and method for the same | |
US20100190294A1 (en) | Methods for controlling wafer and package warpage during assembly of very thin die | |
KR101053091B1 (ko) | 실장기판의 제조방법 | |
US20040227236A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing carrier substrate, semiconductor device, and electronic device | |
US20080081455A1 (en) | Methods of forming a single layer substrate for high capacity memory cards | |
KR19980063532A (ko) | 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 | |
JP2006128711A (ja) | 半導体装置及びその製造方法 | |
US20040227223A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device | |
JP2008153536A (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
US20090001132A1 (en) | Micro-ball loading device and loading method | |
US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TW200522229A (en) | Apparatus for manufacturing semiconductor devices, method of manufacturing the semiconductor devices, and semiconductor device manufactured by the apparatus and method | |
CN110444528B (zh) | 包含虚设下拉式引线键合体的半导体装置 | |
CN116013792A (zh) | 一种封装体的制作方法及封装体 | |
US20060208352A1 (en) | Strain silicon wafer with a crystal orientation (100) in flip chip BGA package | |
Loher et al. | Highly integrated flexible electronic circuits and modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |