CN116009781A - 一种图像像素存储方法、系统及设备 - Google Patents
一种图像像素存储方法、系统及设备 Download PDFInfo
- Publication number
- CN116009781A CN116009781A CN202211704356.4A CN202211704356A CN116009781A CN 116009781 A CN116009781 A CN 116009781A CN 202211704356 A CN202211704356 A CN 202211704356A CN 116009781 A CN116009781 A CN 116009781A
- Authority
- CN
- China
- Prior art keywords
- storage area
- pixels
- pixel
- stored
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Input (AREA)
Abstract
本申请公开了公开一种图像像素存储方法,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,存储方法包括:将图像像素存储区域划分为第一存储区域和第二存储区域,其中,第一存储区域用于存储像素的低8bit,第二存储区域用于存储像素的高Nbit;根据待存储图像像素的位宽,将待存储图像像素存储至第一存储区域和第二存储区域。本申请通过将存储区域划分为用于存储像素的低8bit存储区域和用于存储像素的高Nbit存储区域,使得在不增加逻辑复杂度且不增加存储资源的情况下,能够有效的对图像像素进行存储。
Description
技术领域
本申请涉及图像处理技术领域,尤其涉及一种图像像素存储方法、系统及设备。
背景技术
随着人们对高清、超高清视频的需求,图像像素由传统8bit位宽往更高位宽扩展,其中,8bit和10bit位宽应用较为广泛。目前,8bit位宽图像YUV4:2:0semi-planar格式在DDR(Double Data Rate Synchronous Dynamic Random Access Memory,双倍速率同步动态随机存储器)中存储格式如下图1所示,Y(亮度)是顺序存放,UV(色度分量)是交替存放。对于10bit位宽的图像存储,如果按一个像素占2个DDR地址,如图2所示;这种存储方式读取和存入均较为方便,但是会造成存储资源浪费。如果按照图3所示的拼位存储方法进行存储,存储资源上未造成浪费,但是在缓存读取和存入时,逻辑处理较复杂,会增加大量逻辑资源。
因此,在不增加逻辑复杂度且不增加存储资源的情况下,如何有效的对图像像素进行存储,是一项亟待解决的问题。
发明内容
有鉴于此,本申请提供了一种图像像素存储方法,能够在不增加逻辑复杂度且不增加存储资源的情况下,有效的对图像像素进行存储。
本申请提供了一种图像像素存储方法,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述存储方法包括:
将图像像素存储区域划分为第一存储区域和第二存储区域,其中,所述第一存储区域用于存储像素的低8bit,所述第二存储区域用于存储像素的高Nbit;
根据所述待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域。
优选地,所述根据待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域包括:
在所述第一存储区域中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储;
在所述第二存储区域中,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,其中,所述M为8除以N的商。
优选地,所述以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,包括:
当8除以N为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储;
当8除以N不为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数。
优选地,所述在所述第一存储区域中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储包括:
在所述第一存储区域中,以每个像素亮度的低8bit占用一个DDR地址的方式对像素的亮度进行存储;
在所述第一存储区域中,以每个像素色度的低8bit占用一个DDR地址的方式对像素的色度进行存储。
优选地,所述当8除以N为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储包括:
当8除以N为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储;
当8除以N为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储。
优选地,所述当8除以N不为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,并对所述DDR地址的剩余位数进行补零处理包括:
当8除以N不为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数;
当8除以N不为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数。
优选地,所述待存储图像像素的位宽还包括8bit,所述存储方法还包括:
在所述第一存储区域和所述第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储。
一种图像像素存储系统,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述系统包括:
存储区域划分模块,用于将图像像素存储区域划分为第一存储区域和第二存储区域,其中,所述第一存储区域用于存储像素的低8bit,所述第二存储区域用于存储像素的高Nbit;
存储模块,用于根据所述待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域。
优选地,所述待存储图像像素的位宽还包括8bit,所述存储模块还用于:
在所述第一存储区域和所述第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储。
一种图像像素存储设备,包括至少一个处理器以及通过总线与所述处理器通信连接的至少一个存储器,其中:
所述处理器用于调用所述存储器中的程序指令,以执行如上述任一项所述的图像像素存储方法。
综上所述,本申请公开了一种图像像素存储方法,当待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,且需要对待存储图像像素进行存储时,首先将图像像素存储区域划分为第一存储区域和第二存储区域,其中,第一存储区域用于存储像素的低8bit,第二存储区域用于存储像素的高Nbit;然后根据待存储图像像素的位宽,将待存储图像像素存储至第一存储区域和第二存储区域。本申请通过将存储区域划分为用于存储像素的低8bit存储区域和用于存储像素的高Nbit存储区域,使得在不增加逻辑复杂度且不增加存储资源的情况下,能够有效的对图像像素进行存储。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术公开的8bit位宽YUV semi-planar存储示意图;
图2为现有技术公开的10bit位宽YUV semi-planar存储示意图;
图3为现有技术公开的10bit位宽YUV semi-planar拼位存储示意图;
图4为本申请公开的一种图像像素存储方法实施例1的流程图;
图5为本申请公开的10bit位宽YUV semi-planar亮度存储格式示意图;
图6为本申请公开10bit位宽YUV semi-planar色度存储格式示意图;
图7为本申请公开的一种图像像素存储系统的结构示意图;
图8为本申请公开的一种图像像素存储设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图4所示,为本申请公开的一种图像像素存储方法实施例1的流程图,其中,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述方法可以包括以下步骤:
S101、将图像像素存储区域划分为第一存储区域和第二存储区域,其中,第一存储区域用于存储像素的低8bit,第二存储区域用于存储像素的高Nbit;
当需要对图像像素进行存储时,为了不增加逻辑复杂度、不增加存储资源,首先将存储区域拆分为第一存储区域和第二存储区域。其中,第一存储区域用于存储像素的低8bit,第二存储区域用于存储像素的高Nbit。
S102、根据待存储图像像素的位宽,将待存储图像像素存储至第一存储区域和第二存储区域。
在将图像像素存储区域划分为第一存储区域和第二存储区域后,进一步根据待存储图像像素的位宽,将待存储图像像素存储至第一存储区域和第二存储区域。
具体的,在第一存储区域中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储;例如,在第一存储区域中,以每个像素亮度的低8bit占用一个DDR地址的方式对像素的亮度进行存储;在第一存储区域中,以每个像素色度的低8bit占用一个DDR地址的方式对像素的色度进行存储。
具体的,在第二存储区域中,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,其中,M为8除以N的商。
具体的,当8除以N为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储;例如,当8除以N为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储;当8除以N为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储。
具体的,当8除以N不为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,并对DDR地址的剩余位数进行补零处理,其中,剩余位数为8除以N的余数。例如,当8除以N不为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储,并对DDR地址的剩余位数进行补零处理,其中,剩余位数为8除以N的余数。当8除以N不为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储,并对DDR地址的剩余位数进行补零处理,其中,剩余位数为8除以N的余数。
在上述实施例1的基础上,为了更好的兼容8bit位宽像素,当待存储图像像素的位宽还包括8bit时,所述存储方法还包括:在第一存储区域和第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储。例如,在第一存储区域和第二存储区域中,分别以每个像素亮度占用一个DDR地址的方式对像素的亮度进行存储。在第一存储区域和第二存储区域中,分别以每个像素色度占用一个DDR地址的方式对像素的色度进行存储。
下面分别以待存储图像像素的位宽为8bit、9bit、10bit、11bit、12bit、13bit、14bit、15bit和16bit为例进行说明。
具体的,当待存储图像像素的位宽为8bit时,即BIT_DEPTH=8时,DDR中分成第一存储区域和第二存储区域,在第一存储区域和第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度占用一个DDR地址的方式对像素的色度进行存储。
具体的,当待存储图像像素的位宽为10bit时,即BIT_DEPTH=10时,DDR中分成第一存储区域和第二存储区域,第一存储区域用于存储像素的低8bit,即pix[7:0],第二存储区域用于存储像素的高2bit,即pix[9:8];第一存储区域中,每个像素的低8bit占用一个DDR地址;第二存储区域中,4个像素的高2bit共用一个DDR地址,即{pix3[9:8],pix2[9:8],pix1[9:8],pix0[9:8]}占用一个地址。具体的,如图5和图6所示,在第一存储区域(8bit存储区域)中,每个像素亮度和色度的低8bit占用一个DDR地址,如,Y0、Y1、Y2、Y3、Y4、Y5...各自的低8bit分别占用一个DDR地址,U0、V0、U2、V2、U4、V4...各自的低8bit分别占用一个DDR地址。具体的,如图5和图6所示,在第二存储区域(2bit存储区域)中,4个像素亮度和色度的高2bit共用一个DDR地址,如,Y0~Y3的高2bit共用一个DDR地址,Y4~Y7的高2bit共用一个DDR地址,Y8~Y11的高2bit共用一个DDR地址,U0、V0、U2、V2的高2bit共用一个DDR地址,U4、V4、U6、V6的高2bit共用一个DDR地址。
具体的,当待存储图像像素的位宽为9bit时,即BIT_DEPTH=9时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以8个像素的高1bit共用一个DDR地址的方式对像素进行存储。
具体的,当待存储图像像素的位宽为11bit时,即BIT_DEPTH=11时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以2个像素的高3bit共用一个DDR地址的方式对像素进行存储,并对剩余的2bitDDR地址进行补零处理。
具体的,当待存储图像像素的位宽为12bit时,即BIT_DEPTH=12时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以2个像素的高4bit共用一个DDR地址的方式对像素进行存储。
具体的,当待存储图像像素的位宽为13bit时,即BIT_DEPTH=13时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以1个像素的高5bit用一个DDR地址的方式对像素进行存储,并对剩余的3bitDDR地址进行补零处理。
具体的,当待存储图像像素的位宽为14bit时,即BIT_DEPTH=14时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以1个像素的高6bit用一个DDR地址的方式对像素进行存储,并对剩余的2bitDDR地址进行补零处理。
具体的,当待存储图像像素的位宽为15bit时,即BIT_DEPTH=15时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以1个像素的高7bit用一个DDR地址的方式对像素进行存储,并对剩余的1bitDDR地址进行补零处理。
具体的,当待存储图像像素的位宽为16bit时,即BIT_DEPTH=16时,DDR中分成第一存储区域和第二存储区域,在第一存储区域(8bit存储区域)中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储,即,以每个像素亮度低8bit占用一个DDR地址的方式对像素的亮度进行存储,以每个像素色度低8bit占用一个DDR地址的方式对像素的色度进行存储;在第二存储区域中,以1个像素的高8bit用一个DDR地址的方式对像素进行存储。
综上所述,本申请通过将图像像素存储区域划分为用于存储像素的低8bit存储区域和用于存储像素的高Nbit存储区域,在不增加硬件实现复杂度和不增加硬件存储资源的情况下,解决了8bit位宽像素和大于8bit位宽像素存储的兼容问题,且第一存储区域和第二存储区域的相关DMA操作能有效复用,逻辑处理上类似,极大方便了硬件实现。
如图7所示,为本申请公开的一种图像像素存储系统实施例的结构示意图,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述系统包括:
存储区域划分模块201,用于将图像像素存储区域划分为第一存储区域和第二存储区域,其中,第一存储区域用于存储像素的低8bit,第二存储区域用于存储像素的高Nbit;
存储模块202,用于根据待存储图像像素的位宽,将待存储图像像素存储至所述第一存储区域和第二存储区域。
本实施例公开的图像像素存储系统的工作原理与上述图像像素存储方法实施例的工作原理相同,在此不再赘述。
本申请实施例提供了一种存储介质,所述存储介质中存储有计算机可执行指令,所述计算机可执行指令被处理器加载并执行时,实现所述图像像素存储方法。
本申请实施例提供了一种处理器,所述处理器用于运行程序,其中,所述程序运行时执行所述图像像素存储方法。
如图8所示,本发明实施例提供了一种图像像素存储设备30,图像像素存储设备30包括至少一个处理器301、
以及与处理器301连接的至少一个存储器302、总线303;其中,处理器301、存储器302通过总线303完成相互间的通信;处理器301用于调用存储器302中的程序指令,以执行上述的图像像素存储方法。本申请中的图像像素存储设备可以是服务器、PC、PAD、手机等。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种图像像素存储方法,其特征在于,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述存储方法包括:
将图像像素存储区域划分为第一存储区域和第二存储区域,其中,所述第一存储区域用于存储像素的低8bit,所述第二存储区域用于存储像素的高Nbit;
根据所述待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域。
2.根据权利要求1所述的方法,其特征在于,所述根据待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域包括:
在所述第一存储区域中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储;
在所述第二存储区域中,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,其中,所述M为8除以N的商。
3.根据权利要求2所述的方法,其特征在于,所述以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,包括:
当8除以N为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储;
当8除以N不为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数。
4.根据权利要求3所述的方法,其特征在于,所述在所述第一存储区域中,以每个像素的低8bit占用一个DDR地址的方式对像素进行存储包括:
在所述第一存储区域中,以每个像素亮度的低8bit占用一个DDR地址的方式对像素的亮度进行存储;
在所述第一存储区域中,以每个像素色度的低8bit占用一个DDR地址的方式对像素的色度进行存储。
5.根据权利要求3所述的方法,其特征在于,所述当8除以N为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储包括:
当8除以N为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储;
当8除以N为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储。
6.根据权利要求3所述的方法,其特征在于,所述当8除以N不为整除时,以M个像素的高Nbit共用一个DDR地址的方式对像素进行存储,并对所述DDR地址的剩余位数进行补零处理包括:
当8除以N不为整除时,以M个像素亮度的高Nbit共用一个DDR地址的方式对像素的亮度进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数;
当8除以N不为整除时,以M个像素色度的高Nbit共用一个DDR地址的方式对像素的色度进行存储,并对所述DDR地址的剩余位数进行补零处理,其中,所述剩余位数为8除以N的余数。
7.根据权利要求1所述的方法,其特征在于,所述待存储图像像素的位宽还包括8bit,所述存储方法还包括:
在所述第一存储区域和所述第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储。
8.一种图像像素存储系统,其特征在于,待存储图像像素的位宽包括N+8bit,其中1≤N≤8,N为正整数,所述系统包括:
存储区域划分模块,用于将图像像素存储区域划分为第一存储区域和第二存储区域,其中,所述第一存储区域用于存储像素的低8bit,所述第二存储区域用于存储像素的高Nbit;
存储模块,用于根据所述待存储图像像素的位宽,将所述待存储图像像素存储至所述第一存储区域和第二存储区域。
9.根据权利要求8所述的系统,其特征在于,所述待存储图像像素的位宽还包括8bit,所述存储模块还用于:
在所述第一存储区域和所述第二存储区域中,分别以每个像素占用一个DDR地址的方式对像素进行存储。
10.一种图像像素存储设备,其特征在于,包括至少一个处理器以及通过总线与所述处理器通信连接的至少一个存储器,其中:
所述处理器用于调用所述存储器中的程序指令,以执行如权利要求1至7任一项所述的图像像素存储方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211704356.4A CN116009781A (zh) | 2022-12-26 | 2022-12-26 | 一种图像像素存储方法、系统及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211704356.4A CN116009781A (zh) | 2022-12-26 | 2022-12-26 | 一种图像像素存储方法、系统及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116009781A true CN116009781A (zh) | 2023-04-25 |
Family
ID=86018949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211704356.4A Pending CN116009781A (zh) | 2022-12-26 | 2022-12-26 | 一种图像像素存储方法、系统及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116009781A (zh) |
-
2022
- 2022-12-26 CN CN202211704356.4A patent/CN116009781A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3384571B2 (ja) | マルチモードホームターミナルシステム及びビデオ/グラフィックス情報を処理する方法 | |
WO2021248936A1 (zh) | 一种视频存储方法、装置、soc系统、介质 | |
CN1659595A (zh) | 用于编码纹理信息的方法和设备 | |
TWI550557B (zh) | 視訊資料壓縮格式 | |
US9449585B2 (en) | Systems and methods for compositing a display image from display planes using enhanced blending hardware | |
CN114501024B (zh) | 一种视频压缩系统、方法、计算机可读存储介质及服务器 | |
US20100103183A1 (en) | Remote multiple image processing apparatus | |
US20210021378A1 (en) | Data transmission method and device, and computer readable storage medium | |
CN116009781A (zh) | 一种图像像素存储方法、系统及设备 | |
CN104268098A (zh) | 一种用于超高清视频帧率上变换的片上缓存系统 | |
TWI555381B (zh) | 像素資料壓縮裝置 | |
CN107316270A (zh) | 为由多个帧组成的图像数据生成脏信息的方法及图形系统 | |
CN103034975A (zh) | 图像处理方法及装置 | |
CN114697555A (zh) | 一种图像处理方法、装置、设备及存储介质 | |
CN113658049A (zh) | 一种图像转置的方法、设备和计算机可读存储介质 | |
CN201877112U (zh) | 一种对图像信号进行去抖动处理的装置 | |
CN112185312B (zh) | 图像数据的处理方法及装置 | |
CN112188281B (zh) | 图像处理方法、图像处理装置、图像处理系统和发送卡 | |
US6625708B1 (en) | Method and apparatus for dynamically defining line buffer configurations | |
CN113038269B (zh) | 一种图像数据处理系统及方法 | |
US11494869B2 (en) | Image processor having a compressing engine performing operations on each row of M*N data block | |
US8781220B1 (en) | Intensity based pixel quantization | |
CN117011146B (zh) | 图像缩放方法及其装置、电子设备、存储介质 | |
CN110689590B (zh) | 贴图的压缩编码方法、装置以及移动端设备 | |
JP2006141001A (ja) | 電力消耗が減少した画像処理装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |