CN115996031A - 谐振器的制作方法以及谐振器 - Google Patents
谐振器的制作方法以及谐振器 Download PDFInfo
- Publication number
- CN115996031A CN115996031A CN202310297640.2A CN202310297640A CN115996031A CN 115996031 A CN115996031 A CN 115996031A CN 202310297640 A CN202310297640 A CN 202310297640A CN 115996031 A CN115996031 A CN 115996031A
- Authority
- CN
- China
- Prior art keywords
- layer
- piezoelectric layer
- piezoelectric
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 169
- 229910052751 metal Inorganic materials 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 238000005530 etching Methods 0.000 claims abstract description 45
- 238000009826 distribution Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000002360 preparation method Methods 0.000 claims description 58
- 230000007547 defect Effects 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本申请提供了一种谐振器的制作方法以及谐振器，该方法包括：首先，提供层叠的第一衬底以及预备压电层；然后，对预备压电层进行应力检测，得到预备压电层的第一应力值，根据预备压电层的第一应力值的分布情况，对预备压电层进行多次分割，形成多个压电层；之后，在压电层的远离第一衬底的表面上形成多个间隔设置的第一金属层，在各第一金属层的远离压电层的表面上形成层叠的牺牲层以及第一键合层；之后，提供层叠的第二衬底以及第二键合层，并且将第一键合层与第二键合层进行键合；最后，去除第一衬底，在压电层的远离第一金属层的表面上形成多个间隔设置的第二金属层，形成刻蚀孔，并通过刻蚀孔去除牺牲层，以得到空腔。保证了谐振器的性能较好。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种谐振器的制作方法以及谐振器。
背景技术
目前的射频声波器件，比如薄膜体声波谐振器(Film Bulk Acoustic WaveResonator，FBAR)，对压电薄膜的应力有极高的要求，但是，在目前的沉积压电薄膜的过程中，由于压电薄膜和下层薄膜的晶格失配以及热膨胀系数的差距，导致压电薄膜在腔室里沉积完成并降温后会产生内部的残余应力，其中，残余应力包括压应力或者拉应力，应力值范围为-2000MPa-2000MPa。
当压电薄膜的应力过大时，压电薄膜会在沉积完成后直接形成裂痕，除此之外，在后续FBAR器件进行释放工艺后，薄膜下方会悬空且压电薄膜形成凸状或凹状，即由于压电薄膜应力过大导致器件的整体翘曲过大，甚至导致薄膜断裂，进而直接导致FBAR谐振器失效。
因此，亟需一种制备高晶体质量且低应力压电薄膜的方法，来解决由于压电薄膜应力较大以及晶体质量较差导致FBAR器件的性能较差的问题。
发明内容
本申请的主要目的在于提供一种谐振器的制作方法以及谐振器，以解决现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题。
根据本发明实施例的一个方面，提供了一种谐振器的制作方法，所述方法包括：提供第一衬底，并在所述第一衬底的表面上形成预备压电层；对所述预备压电层进行应力检测，得到所述预备压电层的第一应力值，并根据所述预备压电层的所述第一应力值的分布情况，对所述预备压电层进行多次分割，以释放所述预备压电层的内部应力，所述预备压电层形成多个压电层；在所述压电层的远离所述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各所述第一金属层的远离所述压电层的表面上形成层叠的牺牲层以及第一键合层；提供第二衬底，在所述第二衬底的表面上形成第二键合层，将所述第一键合层与所述第二键合层进行键合；去除所述第一衬底，在所述压电层的远离所述第一金属层的表面上形成第二预备金属层并进行图案化处理，得到多个间隔设置的第二金属层，所述第二金属层以及所述第一金属层在所述压电层上的投影部分重合，依次在所述第二金属层、所述压电层以及所述第一金属层中形成刻蚀孔，并通过所述刻蚀孔去除所述牺牲层，得到空腔。
可选地，根据所述预备压电层的所述第一应力值的分布情况，对所述预备压电层进行多次分割，包括：对所述预备压电层进行缺陷测试，并根据所述缺陷测试的结果，确定所述预备压电层中的预定区域，所述预定区域用于表征满足预定条件的区域，所述预定条件包括：所述预定区域中的缺陷数量大于第一阈值，和/或所述预定区域中存在缺陷面积大于第二阈值的缺陷；至少根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，使得分割得到的所述压电层中不包括所述预定区域，且所述压电层的所述第一应力值小于第三阈值。
可选地，至少根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，包括：第一分割步骤，根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，使得所述预备压电层形成多个间隔设置的目标压电层，使得所述目标压电层中不包括所述预定区域，且所述目标压电层的所述第一应力值小于第四阈值，所述第四阈值大于所述第三阈值；第一测试步骤，对各所述目标压电层进行所述应力检测，得到多个第二应力值；第二分割步骤，根据多个所述第二应力值，分割各所述目标压电层，使得各所述目标压电层形成多个间隔设置的新的目标压电层，且各所述新的目标压电层的所述第二应力值小于第五阈值，其中，所述第五阈值小于所述第四阈值，且所述第五阈值大于所述第三阈值；循环步骤，循环执行所述第一测试步骤以及所述第二分割步骤，直到所述新的目标压电层的所述第二应力值小于所述第三阈值，所述新的目标压电层形成所述压电层。
可选地，依次在所述第二金属层、所述压电层以及所述第一金属层中形成刻蚀孔，并通过所述刻蚀孔去除所述牺牲层，得到空腔，包括：依次在所述第二金属层、所述压电层以及所述第一金属层中形成所述刻蚀孔，所述刻蚀孔使得部分所述牺牲层裸露；使用第一预定工艺，通过所述刻蚀孔去除所述牺牲层，所述第一预定工艺包括干法刻蚀或者湿法刻蚀。
可选地，去除所述第一衬底，包括：使用第二预定工艺去除所述第一衬底，所述第二预定工艺至少包括减薄工艺以及刻蚀工艺中之一。
可选地，在所述压电层的远离所述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各所述第一金属层的远离所述压电层的表面上形成层叠的牺牲层以及第一键合层，包括：在所述压电层的远离所述第一衬底的表面上形成所述第一预备金属层，对所述第一预备金属层进行所述图案化处理，得到多个间隔设置的所述第一金属层；在各所述第一金属层的远离所述压电层的部分表面上以及所述压电层的远离所述第一衬底的部分表面上形成所述牺牲层；在所述第一衬底、所述压电层、所述第一金属层以及所述牺牲层的裸露表面上形成所述第一键合层。
可选地，在所述第二衬底的表面上形成第二键合层之后，在将所述第一键合层与所述第二键合层进行键合之前，所述方法还包括：使用CMP工艺处理所述第二键合层。
可选地，所述压电层的厚度范围为50nm-900nm。
可选地，所述压电层的材料包括AlN以及AlScN中至少之一。
根据本发明实施例的另一方面，还提供了一种谐振器，所述谐振器包括第二衬底、第二键合层、第一键合层、多个间隔的压电层、多个第一金属层以及多个第二金属层，其中，所述第二键合层位于所述第二衬底的表面上；所述第一键合层位于所述第二键合层的远离所述第二衬底的表面上；多个间隔的所述压电层位于所述第一键合层中，且所述压电层的远离所述第二衬底的表面与所述第一键合层的远离所述第二衬底的表面齐平；多个所述第一金属层位于各所述压电层的靠近所述第二衬底的部分表面上；多个所述第二金属层位于各所述压电层的远离所述第二衬底的部分表面上，所述第二金属层以及所述第一金属层在所述压电层上的投影部分重合，且所述第二金属层、所述第一金属层以及所述压电层中具有刻蚀孔，所述第一金属层、所述压电层以及所述第一键合层围成空腔。
在本发明实施例中，所述谐振器的制作方法中，首先，提供层叠的第一衬底以及预备压电层；然后，对所述预备压电层进行应力检测，得到所述预备压电层的第一应力值，并根据所述预备压电层的所述第一应力值的分布情况，对所述预备压电层进行多次分割，以释放所述预备压电层的内部应力，使得所述预备压电层形成多个压电层；之后，在所述压电层的远离所述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各所述第一金属层的远离所述压电层的表面上形成层叠的牺牲层以及第一键合层；之后，提供层叠的第二衬底以及第二键合层，并且将所述第一键合层与所述第二键合层进行键合；最后，去除所述第一衬底，并且在所述压电层的远离所述第一金属层的表面上形成第二预备金属层并进行图案化处理，得到多个间隔设置的第二金属层，所述第二金属层以及所述第一金属层在所述压电层上的投影部分重合，依次在所述第二金属层、所述压电层以及所述第一金属层中形成刻蚀孔，并通过所述刻蚀孔去除所述牺牲层，以得到空腔。相比现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，本申请的所述谐振器的制作方法，通过对所述预备压电层进行所述应力检测，并根据应力检测得到的所述第一应力值，对所述预备压电层进行分割，使得可以更好地释放所述预备压电层的内部应力，保证了得到的多个所述压电层中的应力较小，再通过在所述压电层的远离所述第一衬底的表面上形成所述第一金属层，并在所述第一金属层的远离所述压电层的表面上形成层叠的所述牺牲层以及所述第一键合层，再通过提供层叠的第二衬底以及所述第二键合层，并键合所述第一键合层以及所述第二键合层，使得键合后的所述压电层中的应力较小，再通过形成所述第二金属层、刻蚀孔以及空腔，以得到残余应力较小的谐振器，避免了现有技术中由于压电层的残余应力较大导致谐振器的翘曲过大甚至断裂的问题，解决了现有技术中由于压电薄膜应力较大导致FBAR器件的性能较差的问题，保证了所述谐振器的性能较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的谐振器的制作方法流程示意图；
图2示出了根据本申请的实施例的形成预备压电层后得到的结构示意图；
图3示出了根据本申请的实施例的形成第二衬底以及第二键合层后得到的结构示意图；
图4示出了根据本申请的实施例的分割形成压电层后得到的结构示意图；
图5示出了根据本申请的实施例的形成第一金属层后得到的结构示意图；
图6示出了根据本申请的实施例的形成牺牲层后得到的结构示意图；
图7示出了根据本申请的实施例的形成第一键合层后得到的结构示意图；
图8示出了根据本申请的实施例的键合第一键合层以及第二键合层后得到的结构示意图；
图9示出了根据本申请的实施例的去除第一衬底后得到的结构示意图；
图10示出了根据本申请的实施例的形成第二金属层后得到的结构示意图；
图11示出了根据本申请的实施例的形成刻蚀孔后得到的结构示意图；
图12示出了根据本申请的实施例的形成空腔后得到的结构示意图；
图13示出了根据本申请的一种实施例的分割形成压电层后的俯视结构示意图；
图14示出了根据本申请的另一种实施例的分割形成压电层后的俯视结构示意图。
其中，上述附图包括以下附图标记：
10、第一衬底；20、预备压电层；30、压电层；40、第一金属层；50、牺牲层；60、第一键合层；70、第二衬底；80、第二键合层；90、第二金属层；100、刻蚀孔；110、空腔。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种谐振器的制作方法以及谐振器。
根据本申请的实施例，提供了一种谐振器的制作方法。
图1是根据本申请实施例的谐振器的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图2所示，提供第一衬底10，并在上述第一衬底10的表面上形成预备压电层20；
步骤S102，如图2以及图4所示，对上述预备压电层20进行应力检测，得到上述预备压电层20的第一应力值，并根据上述预备压电层20的上述第一应力值的分布情况，对上述预备压电层20进行多次分割，以释放上述预备压电层20的内部应力，上述预备压电层20形成多个压电层30；
步骤S103，如图5所示，在上述压电层30的远离上述第一衬底10的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层40，如图6以及图7所示，且在各上述第一金属层40的远离上述压电层30的表面上形成层叠的牺牲层50以及第一键合层60；
步骤S104，如图3所示，提供第二衬底70，在上述第二衬底70的表面上形成第二键合层80，将上述第一键合层60与上述第二键合层80进行键合，得到如图8所示的结构；
步骤S105，如图8至图9所示，去除上述第一衬底10，如图10所示，在上述压电层30的远离上述第一金属层40的表面上形成第二预备金属层并进行上述图案化处理，得到多个间隔设置的第二金属层90，上述第二金属层90以及上述第一金属层40在上述压电层30上的投影部分重合，如图11所示，依次在上述第二金属层90、上述压电层30以及上述第一金属层40中形成刻蚀孔100，如图11至图12所示，并通过上述刻蚀孔100去除上述牺牲层50，得到空腔110。
上述谐振器的制作方法中，首先，提供层叠的第一衬底以及预备压电层；然后，对上述预备压电层进行应力检测，得到上述预备压电层的第一应力值，并根据上述预备压电层的上述第一应力值的分布情况，对上述预备压电层进行多次分割，以释放上述预备压电层的内部应力，使得上述预备压电层形成多个压电层；之后，在上述压电层的远离上述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各上述第一金属层的远离上述压电层的表面上形成层叠的牺牲层以及第一键合层；之后，提供层叠的第二衬底以及第二键合层，并且将上述第一键合层与上述第二键合层进行键合；最后，去除上述第一衬底，并且在上述压电层的远离上述第一金属层的表面上形成第二预备金属层并进行上述图案化处理，得到多个间隔设置的第二金属层，上述第二金属层以及上述第一金属层在上述压电层上的投影部分重合，依次在上述第二金属层、上述压电层以及上述第一金属层中形成刻蚀孔，并通过上述刻蚀孔去除上述牺牲层，以得到空腔。相比现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，本申请的上述谐振器的制作方法，通过对上述预备压电层进行上述应力检测，并根据应力检测得到的上述第一应力值，对上述预备压电层进行分割，使得可以更好地释放上述预备压电层的内部应力，保证了得到的多个上述压电层中的应力较小，再通过在上述压电层的远离上述第一衬底的表面上形成上述第一金属层，并在上述第一金属层的远离上述压电层的表面上形成层叠的上述牺牲层以及上述第一键合层，再通过提供层叠的第二衬底以及上述第二键合层，并键合上述第一键合层以及上述第二键合层，使得键合后的上述压电层中的应力较小，再通过形成上述第二金属层、刻蚀孔以及空腔，以得到残余应力较小的谐振器，避免了现有技术中由于压电层的残余应力较大导致谐振器的翘曲过大甚至断裂的问题，解决了现有技术中由于压电薄膜应力较大导致FBAR器件的性能较差的问题，保证了上述谐振器的性能较好。
具体地，分割上述预备压电层的过程是一种区域性的图案化刻蚀的过程，通过将整片的上述预备压电层中应力较大的位置进行多次刻蚀分割，使得应力较大的位置可以被去除，从而释放上述预备压电层中的应力，得到应力较小的上述压电层。
现有技术中，由于在衬底上高温沉积的单晶的上述预备压电层薄膜的应力过大，影响后续薄膜的沉积质量，同时，FBAR器件在后续释放空腔后薄膜的整体应力得到释放，会导致压电薄膜形成凸状或者凹状，从而引起谐振器的整体翘曲，甚至导致薄膜发生断裂，影响整体的成品率，而上述的谐振器的制作过程中，通过先提供上述第一衬底以及上述预备压电层，再通过测试得到的第一应力值分割上述预备压电层，使得上述预备压电层中的应力得到较好的释放，保证了得到的多个上述压电层中没有残余应力，再通过形成后续形成上述第一金属层、上述牺牲层以及上述第一键合层，并与包括上述第二衬底以及上述第二键合层的结构进行键合，保证了键合后得到的器件中的上述压电层中的应力已经被释放，避免了现有技术中由于压电层的残余应力较大导致器件翘曲过大甚至断裂的问题，解决了现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，进一步保证了上述谐振器的性能较好。
为了进一步保证上述谐振器的性能较好，根据本申请的一种具体实施例，根据上述预备压电层的上述第一应力值的分布情况，对上述预备压电层进行多次分割，包括：对上述预备压电层进行缺陷测试，并根据上述缺陷测试的结果，确定上述预备压电层中的预定区域，上述预定区域用于表征满足预定条件的区域，上述预定条件包括：上述预定区域中的缺陷数量大于第一阈值，和/或上述预定区域中存在缺陷面积大于第二阈值的缺陷；至少根据上述预备压电层的上述第一应力值的分布情况以及上述预定区域，分割上述预备压电层，使得分割得到的上述压电层中不包括上述预定区域，且上述压电层的上述第一应力值小于第三阈值。通过先对上述预备压电层进行上述缺陷测试，使得可以获取满足上述预定条件的缺陷的上述预定区域，即获取缺陷较为严重的压电层位置，再通过上述预定区域以及上述第一应力值的分布情况分割上述预备压电层，保证了分割得到的上述压电层中不包括缺陷严重的上述预定区域，且保证了分割得到的上述压电层的应力较小，同时保证了上述压电层中的缺陷数量以及缺陷面积均较小，保证了上述目标压电层的生长质量较好，进一步保证了上述谐振器的性能较好。
具体地，在上述预备压电层中的缺陷不满足上述预定条件的情况下，即上述预备压电层中的缺陷较少的情况下，可以按照固定规律分割形成多个上述压电层，而在上述预备压电层中的缺陷较多的情况下，可以加大刻蚀槽的宽度以及刻蚀槽的数量，使得可以去除上述预备压电层中的缺陷较多的位置，即可以根据实际情况确定分割过程中刻蚀槽的宽度和数量。
一种具体的实施例中，上述分割过程中不限制区域，同样不限制刻蚀槽的宽度和条数。
另外，如图13所示的俯视图，上述第一衬底10以及分割形成的多个上述压电层30。形成上述压电层中的刻蚀槽可以将一个个滤波器独立分隔开，即多个上述压电层的情况，从而改善每个上述滤波器中的上述压电层的应力。另外，如图14所示的俯视图，上述第一衬底10以及单个上述压电层30。将若干个滤波器作为整体再独立分割开，从而同时改善若干个滤波器的中的上述目标压电层的应力。
为了进一步保证上述谐振器的性能较好，根据本申请的另一种具体实施例，至少根据上述预备压电层的上述第一应力值的分布情况以及上述预定区域，分割上述预备压电层，包括：第一分割步骤，根据上述预备压电层的上述第一应力值的分布情况以及上述预定区域，分割上述预备压电层，使得上述预备压电层形成多个间隔设置的目标压电层，使得上述目标压电层中不包括上述预定区域，且上述目标压电层的上述第一应力值小于第四阈值，上述第四阈值大于上述第三阈值；第一测试步骤，对各上述目标压电层进行上述应力检测，得到多个第二应力值；第二分割步骤，根据多个上述第二应力值，分割各上述目标压电层，使得各上述目标压电层形成多个间隔设置的新的目标压电层，且各上述新的目标压电层的上述第二应力值小于第五阈值，其中，上述第五阈值小于上述第四阈值，且上述第五阈值大于上述第三阈值；循环步骤，循环执行上述第一测试步骤以及上述第二分割步骤，直到上述新的目标压电层的上述第二应力值小于上述第三阈值，上述新的目标压电层形成上述压电层。通过对上述预备压电层进行上述第一分割步骤，并循环进行上述第一测试步骤以及上述第二分割步骤，使得可以逐步分割上述预备压电层，使得得到的上述目标压电层的应力逐步减小，保证了最终得到的上述压电层的应力符合实际需求，进一步保证了上述谐振器的性能较好。
具体地，在第一次分割上述预备压电层后，再次进行薄膜应力测试，并测试分割得到的上述目标压电层的缺陷数量、缺陷面积以及上述第二应力值，再根据第一次分割的效果评估分割条件是否为最优参数，比如气体、温度以及流速等对上述预备压电层分割的不同效果，以重新制定第二次分割的条件，即通过改变最新一次分割的气体、温度以及流速，以最优切割参数来进行最新一次的分割，使得最终得到的上述压电层的缺陷数量以及缺陷面积最小，同时使得上述压电层的应力值最小。
为了进一步保证上述半导体器件的制作工艺较为简单，根据本申请的又一种具体实施例，依次在上述第二金属层、上述压电层以及上述第一金属层中形成刻蚀孔，并通过上述刻蚀孔去除上述牺牲层，得到空腔，包括：如图11所示，依次在上述第二金属层90、上述压电层30以及上述第一金属层40中形成上述刻蚀孔100，上述刻蚀孔100使得部分上述牺牲层50裸露；如图11至图12所示，使用第一预定工艺，通过上述刻蚀孔100去除上述牺牲层50，上述第一预定工艺包括干法刻蚀或者湿法刻蚀。通过形成上述刻蚀孔，使得上述部分上述牺牲层裸露，再使用上述干法刻蚀或者上述湿法刻蚀，通过上述刻蚀孔去除上述牺牲层，保证了可以较为简单的去除上述牺牲层，进一步保证了上述半导体器件的制作工艺较为简单。
为了进一步保证上述半导体器件的制作工艺较为简单，根据本申请的一种具体实施例，去除上述第一衬底，包括：如图8至图9所示，使用第二预定工艺去除上述第一衬底10，上述第二预定工艺至少包括减薄工艺以及刻蚀工艺中之一。通过上述减薄工艺和/或上述刻蚀工艺去除上述第一衬底，使得可以较为简单的去除上述第一衬底，进一步保证了上述半导体器件的制作工艺较为简单。
根据本申请的另一种具体实施例，在上述压电层的远离上述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各上述第一金属层的远离上述压电层的表面上形成层叠的牺牲层以及第一键合层，包括：如图5所示，在上述压电层30的远离上述第一衬底10的表面上形成上述第一预备金属层，对上述第一预备金属层进行上述图案化处理，得到多个间隔设置的上述第一金属层40；如图6所示，在各上述第一金属层40的远离上述压电层30的部分表面上以及上述压电层30的远离上述第一衬底10的部分表面上形成上述牺牲层50；如图7所示，在上述第一衬底10、上述压电层30、上述第一金属层40以及上述牺牲层50的裸露表面上形成上述第一键合层60。通过在上述压电层的远离上述第一衬底的表面上形成上述第一预备金属层并进行图案化处理，以得到多个间隔设置的上述第一金属层，再通过形成上述牺牲层以及上述第一键合层，上述第一键合层使得后续可以与上述第二键合层完成上述键合的过程，且上述牺牲层位于上述第一金属层的远离上述压电层的部分表面以及上述压电层的部分表面上，使得后续形成的上述空腔可以使得上述第一金属层以及上述压电层的表面裸露，保证了上述谐振器的性能较好，且由于上述压电层中的内部残余应力已经被释放，避免了上述谐振器的断裂，保证了上述谐振器的生长质量较好，进一步保证了上述谐振器的性能较好。
根据本申请的又一种具体实施例，在上述第二衬底的表面上形成第二键合层之后，在将上述第一键合层与上述第二键合层进行键合之前，上述方法还包括：使用CMP工艺处理上述第二键合层。通过上述CMP工艺处理上述第二键合层，使得可以改善上述第二键合层的粗糙度以及均匀性，保证了上述第一键合层与上述第二键合层键合过程中的键合效果较好，进一步保证了上述谐振器的性能较好。
具体地，上述的谐振器的制作过程中，由于是直接在上述第一衬底上形成上述预备压电层，因此，利用材料的差异，可以直接对上述第一衬底进行干法或者湿法工艺，并进行后续的工艺。
根据本申请的一种具体实施例，上述压电层的厚度范围为50nm-900nm。
具体地，上述第一衬底以及上述第二衬底的厚度范围为500μm-1000μm，上述第一金属层以及上述第二金属层的厚度范围为10nm-500nm，上述牺牲层的厚度范围为1.5μm-3μm，上述第一键合层以及上述第二键合层的厚度范围为200nm-3μm。
根据本申请的另一种具体实施例，上述压电层的材料包括AlN以及AlScN中至少之一。
另外，上述第一衬底的材料包括Si（111）、蓝宝石以及碳化硅中之一，上述第二衬底的材料包括Si（100），另外，上述第一金属层以及上述第二金属层的材料包括Mo、Pt、Cr、Al、Cu、Au中之一，上述第一键合层以及上述第二键合层的材料包括二氧化硅，上述牺牲层的材料包括多晶硅。
具体地，上述压电层可以为Sc掺杂的ALN（ALScN），也可以为利用共溅技术制备的不同掺杂浓度的Sc的AlScN，例如Al0.8Sc0.2N和Al0.6Sc0.4N等）。
一种具体的实施例中，上述预备压电层是通过MOCVD（Metal Organic ChemicalVapor Deposition，金属有机化合物化学气相沉积）或者高温PVD（Physical VaporDeposition，物理气相沉积）磁控间隔的工艺沉积形成，上述第一金属层以及上述第二金属层通过PVD磁控溅射工艺沉积形成，上述牺牲层主要是在400℃-600℃的温度条件下，且上述牺牲层是通过LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）方式形成，上述第一键合层以及上述第二键合层同样是在400℃-600℃的温度条件下，且上述第一键合层以及上述第二键合层是通过PECVD（Plasma Enhanced Chemical VaporDeposition，等离子体化学气相沉积）沉积形成。
当然，上述预备压电层并不限于MOCVD或者PVD方法形成，还可以通过MBE（Molecular Beam Epitaxy，分子束外延）、VPE（Vapor Phase Epitaxy，气相外延）以及PECVD中的任一种方式形成，另外，在沉积上述预备压电层的过程中，可以通过调整气体流量以及腔室温度来优化上述预备压电层的晶体质量，也可以通过靶材的溅射功率以及气体的流量比例来实现不同种类以及不同掺杂比例的上述预备压电层，即上述预备压电层的形成方式没有特别限制，根据实际情况调整即可。另外，在形成上述预备压电层的过程中，可以通过调整形成时间以及溅射功率，来调整上述预备压电层的厚度，以达到理想厚度。
根据本申请的实施例，还提供了一种谐振器，如图12所示，上述谐振器包括第二衬底70、第二键合层80、第一键合层60、多个间隔的压电层30、多个第一金属层40以及多个第二金属层90，其中，上述第二键合层80位于上述第二衬底70的表面上；上述第一键合层60位于上述第二键合层80的远离上述第二衬底70的表面上；多个间隔的上述压电层30位于上述第一键合层60中，且上述压电层30的远离上述第二衬底70的表面与上述第一键合层60的远离上述第二衬底70的表面齐平；多个上述第一金属层40位于各上述压电层30的靠近上述第二衬底70的部分表面上；多个上述第二金属层90位于各上述压电层30的远离上述第二衬底70的部分表面上，上述第二金属层90以及上述第一金属层40在上述压电层30上的投影部分重合，且上述第二金属层90、上述第一金属层40以及上述压电层30中具有刻蚀孔100，上述第一金属层40、上述压电层30以及上述第一键合层60围成空腔110。
上述的谐振器，包括第二衬底、第二键合层、第一键合层、多个间隔的压电层、多个第一金属层以及多个第二金属层，其中，上述第二键合层位于上述第二衬底的表面上；上述第一键合层位于上述第二键合层的远离上述第二衬底的表面上；多个间隔的上述压电层位于上述第一键合层中，且上述压电层的远离上述第二衬底的表面与上述第一键合层的远离上述第二衬底的表面齐平；多个上述第一金属层位于各上述压电层的靠近上述第二衬底的部分表面上；多个上述第二金属层位于各上述压电层的远离上述第二衬底的部分表面上，上述第二金属层以及上述第一金属层在上述压电层上的投影部分重合，且上述第二金属层、上述第一金属层以及上述压电层中具有刻蚀孔，上述第一金属层、上述压电层以及上述第一键合层围成空腔。相比现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，本申请的上述谐振器，通过对上述预备压电层进行上述应力检测，并根据应力检测得到的上述第一应力值，对上述预备压电层进行分割，使得可以更好地释放上述预备压电层的内部应力，保证了得到的多个上述压电层中的应力较小，再通过在上述压电层的远离上述第一衬底的表面上形成上述第一金属层，并在上述第一金属层的远离上述压电层的表面上形成层叠的上述牺牲层以及上述第一键合层，再通过提供层叠的第二衬底以及上述第二键合层，并键合上述第一键合层以及上述第二键合层，使得键合后的上述压电层中的应力较小，再通过形成上述第二金属层、刻蚀孔以及空腔，以得到残余应力较小的谐振器，避免了现有技术中由于压电层的残余应力较大导致谐振器的翘曲过大甚至断裂的问题，解决了现有技术中由于压电薄膜应力较大导致FBAR器件的性能较差的问题，保证了上述谐振器的性能较好。
具体地，上述谐振器为使用任一项上述的谐振器的制作方法制作得到的。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请的上述谐振器的制作方法中，首先，提供层叠的第一衬底以及预备压电层；然后，对上述预备压电层进行应力检测，得到上述预备压电层的第一应力值，并根据上述预备压电层的上述第一应力值的分布情况，对上述预备压电层进行多次分割，以释放上述预备压电层的内部应力，使得上述预备压电层形成多个压电层；之后，在上述压电层的远离上述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各上述第一金属层的远离上述压电层的表面上形成层叠的牺牲层以及第一键合层；之后，提供层叠的第二衬底以及第二键合层，并且将上述第一键合层与上述第二键合层进行键合；最后，去除上述第一衬底，并且在上述压电层的远离上述第一金属层的表面上形成第二预备金属层并进行上述图案化处理，得到多个间隔设置的第二金属层，上述第二金属层以及上述第一金属层在上述压电层上的投影部分重合，依次在上述第二金属层、上述压电层以及上述第一金属层中形成刻蚀孔，并通过上述刻蚀孔去除上述牺牲层，以得到空腔。相比现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，本申请的上述谐振器的制作方法，通过对上述预备压电层进行上述应力检测，并根据应力检测得到的上述第一应力值，对上述预备压电层进行分割，使得可以更好地释放上述预备压电层的内部应力，保证了得到的多个上述压电层中的应力较小，再通过在上述压电层的远离上述第一衬底的表面上形成上述第一金属层，并在上述第一金属层的远离上述压电层的表面上形成层叠的上述牺牲层以及上述第一键合层，再通过提供层叠的第二衬底以及上述第二键合层，并键合上述第一键合层以及上述第二键合层，使得键合后的上述压电层中的应力较小，再通过形成上述第二金属层、刻蚀孔以及空腔，以得到残余应力较小的谐振器，避免了现有技术中由于压电层的残余应力较大导致谐振器的翘曲过大甚至断裂的问题，解决了现有技术中由于压电薄膜应力较大导致FBAR器件的性能较差的问题，保证了上述谐振器的性能较好。
2）、本申请上述的谐振器，包括第二衬底、第二键合层、第一键合层、多个间隔的压电层、多个第一金属层以及多个第二金属层，其中，上述第二键合层位于上述第二衬底的表面上；上述第一键合层位于上述第二键合层的远离上述第二衬底的表面上；多个间隔的上述压电层位于上述第一键合层中，且上述压电层的远离上述第二衬底的表面与上述第一键合层的远离上述第二衬底的表面齐平；多个上述第一金属层位于各上述压电层的靠近上述第二衬底的部分表面上；多个上述第二金属层位于各上述压电层的远离上述第二衬底的部分表面上，上述第二金属层以及上述第一金属层在上述压电层上的投影部分重合，且上述第二金属层、上述第一金属层以及上述压电层中具有刻蚀孔，上述第一金属层、上述压电层以及上述第一键合层围成空腔。相比现有技术中的由于压电薄膜应力较大导致FBAR器件的性能较差的问题，本申请的上述谐振器，通过对上述预备压电层进行上述应力检测，并根据应力检测得到的上述第一应力值，对上述预备压电层进行分割，使得可以更好地释放上述预备压电层的内部应力，保证了得到的多个上述压电层中的应力较小，再通过在上述压电层的远离上述第一衬底的表面上形成上述第一金属层，并在上述第一金属层的远离上述压电层的表面上形成层叠的上述牺牲层以及上述第一键合层，再通过提供层叠的第二衬底以及上述第二键合层，并键合上述第一键合层以及上述第二键合层，使得键合后的上述压电层中的应力较小，再通过形成上述第二金属层、刻蚀孔以及空腔，以得到残余应力较小的谐振器，避免了现有技术中由于压电层的残余应力较大导致谐振器的翘曲过大甚至断裂的问题，解决了现有技术中由于压电薄膜应力较大导致FBAR器件的性能较差的问题，保证了上述谐振器的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种谐振器的制作方法，其特征在于，所述方法包括：
提供第一衬底，并在所述第一衬底的表面上形成预备压电层；
对所述预备压电层进行应力检测，得到所述预备压电层的第一应力值，并根据所述预备压电层的所述第一应力值的分布情况，对所述预备压电层进行多次分割，以释放所述预备压电层的内部应力，所述预备压电层形成多个压电层；
在所述压电层的远离所述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各所述第一金属层的远离所述压电层的表面上形成层叠的牺牲层以及第一键合层；
提供第二衬底，在所述第二衬底的表面上形成第二键合层，将所述第一键合层与所述第二键合层进行键合；
去除所述第一衬底，在所述压电层的远离所述第一金属层的表面上形成第二预备金属层并进行图案化处理，得到多个间隔设置的第二金属层，所述第二金属层以及所述第一金属层在所述压电层上的投影部分重合，依次在所述第二金属层、所述压电层以及所述第一金属层中形成刻蚀孔，并通过所述刻蚀孔去除所述牺牲层，得到空腔。
2.根据权利要求1所述的方法，其特征在于，根据所述预备压电层的所述第一应力值的分布情况，对所述预备压电层进行多次分割，包括：
对所述预备压电层进行缺陷测试，并根据所述缺陷测试的结果，确定所述预备压电层中的预定区域，所述预定区域用于表征满足预定条件的区域，所述预定条件包括：所述预定区域中的缺陷数量大于第一阈值，和/或所述预定区域中存在缺陷面积大于第二阈值的缺陷；
至少根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，使得分割得到的所述压电层中不包括所述预定区域，且所述压电层的所述第一应力值小于第三阈值。
3.根据权利要求2所述的方法，其特征在于，至少根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，包括：
第一分割步骤，根据所述预备压电层的所述第一应力值的分布情况以及所述预定区域，分割所述预备压电层，使得所述预备压电层形成多个间隔设置的目标压电层，使得所述目标压电层中不包括所述预定区域，且所述目标压电层的所述第一应力值小于第四阈值，所述第四阈值大于所述第三阈值；
第一测试步骤，对各所述目标压电层进行所述应力检测，得到多个第二应力值；
第二分割步骤，根据多个所述第二应力值，分割各所述目标压电层，使得各所述目标压电层形成多个间隔设置的新的目标压电层，且各所述新的目标压电层的所述第二应力值小于第五阈值，其中，所述第五阈值小于所述第四阈值，且所述第五阈值大于所述第三阈值；
循环步骤，循环执行所述第一测试步骤以及所述第二分割步骤，直到所述新的目标压电层的所述第二应力值小于所述第三阈值，所述新的目标压电层形成所述压电层。
4.根据权利要求1所述的方法，其特征在于，依次在所述第二金属层、所述压电层以及所述第一金属层中形成刻蚀孔，并通过所述刻蚀孔去除所述牺牲层，得到空腔，包括：
依次在所述第二金属层、所述压电层以及所述第一金属层中形成所述刻蚀孔，所述刻蚀孔使得部分所述牺牲层裸露；
使用第一预定工艺，通过所述刻蚀孔去除所述牺牲层，所述第一预定工艺包括干法刻蚀或者湿法刻蚀。
5.根据权利要求1所述的方法，其特征在于，去除所述第一衬底，包括：
使用第二预定工艺去除所述第一衬底，所述第二预定工艺至少包括减薄工艺以及刻蚀工艺中之一。
6.根据权利要求1所述的方法，其特征在于，在所述压电层的远离所述第一衬底的表面上形成第一预备金属层并进行图案化处理，得到多个间隔设置的第一金属层，且在各所述第一金属层的远离所述压电层的表面上形成层叠的牺牲层以及第一键合层，包括：
在所述压电层的远离所述第一衬底的表面上形成所述第一预备金属层，对所述第一预备金属层进行所述图案化处理，得到多个间隔设置的所述第一金属层；
在各所述第一金属层的远离所述压电层的部分表面上以及所述压电层的远离所述第一衬底的部分表面上形成所述牺牲层；
在所述第一衬底、所述压电层、所述第一金属层以及所述牺牲层的裸露表面上形成所述第一键合层。
7.根据权利要求1所述的方法，其特征在于，在所述第二衬底的表面上形成第二键合层之后，在将所述第一键合层与所述第二键合层进行键合之前，所述方法还包括：
使用CMP工艺处理所述第二键合层。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述压电层的厚度范围为50nm-900nm。
9.根据权利要求1至7中任一项所述的方法，其特征在于，所述压电层的材料包括AlN以及AlScN中至少之一。
10.一种谐振器，其特征在于，所述谐振器包括：
第二衬底；
第二键合层，位于所述第二衬底的表面上；
第一键合层，位于所述第二键合层的远离所述第二衬底的表面上；
多个间隔的压电层，位于所述第一键合层中，且所述压电层的远离所述第二衬底的表面与所述第一键合层的远离所述第二衬底的表面齐平；
多个第一金属层，位于各所述压电层的靠近所述第二衬底的部分表面上；
多个第二金属层，位于各所述压电层的远离所述第二衬底的部分表面上，所述第二金属层以及所述第一金属层在所述压电层上的投影部分重合，且所述第二金属层、所述第一金属层以及所述压电层中具有刻蚀孔，所述第一金属层、所述压电层以及所述第一键合层围成空腔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310297640.2A CN115996031B (zh) | 2023-03-24 | 2023-03-24 | 谐振器的制作方法以及谐振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310297640.2A CN115996031B (zh) | 2023-03-24 | 2023-03-24 | 谐振器的制作方法以及谐振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115996031A true CN115996031A (zh) | 2023-04-21 |
| CN115996031B CN115996031B (zh) | 2023-06-13 |
Family
ID=85995484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310297640.2A Active CN115996031B (zh) | 2023-03-24 | 2023-03-24 | 谐振器的制作方法以及谐振器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115996031B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004015727A2 (en) * | 2002-08-13 | 2004-02-19 | Lam Research Corporation | Method for controlling a recess etch process |
| US20120274647A1 (en) * | 2011-04-26 | 2012-11-01 | Qualcomm Mems Technologies, Inc. | Piezoelectric resonators and fabrication processes |
| US20120319534A1 (en) * | 2011-06-16 | 2012-12-20 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising non-piezoelectric layer and bridge |
| US20140189433A1 (en) * | 2012-12-28 | 2014-07-03 | Theodore Z. Schoenborn | Memory subsystem performance based on in-system weak bit detection |
| US20190018313A1 (en) * | 2015-12-31 | 2019-01-17 | Asml Netherlands B.V. | Etch-assist features |
| CN110011631A (zh) * | 2019-03-13 | 2019-07-12 | 电子科技大学 | 具有应力缓冲层的空腔型体声波谐振器及其制备方法 |
| CN110952068A (zh) * | 2019-11-20 | 2020-04-03 | 电子科技大学 | 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器 |
| CN112290901A (zh) * | 2020-09-04 | 2021-01-29 | 浙江大学杭州国际科创中心 | 一种空腔型薄膜体声波谐振器封装结构及其制备方法 |
| CN113328722A (zh) * | 2021-05-25 | 2021-08-31 | 武汉敏声新技术有限公司 | 一种薄膜体声波谐振器及制备方法 |
| CN113489467A (zh) * | 2021-07-02 | 2021-10-08 | 海宁波恩斯坦生物科技有限公司 | 采用改进工艺制备单晶薄膜体声波谐振器及滤波器的方法 |
| CN114070256A (zh) * | 2020-07-31 | 2022-02-18 | 中芯集成电路（宁波）有限公司上海分公司 | 表声波谐振器及其制造方法 |
| CN115001427A (zh) * | 2022-06-30 | 2022-09-02 | 中国科学院上海微系统与信息技术研究所 | 一种空气隙型单晶压电薄膜体声波谐振器及其制备方法 |
| US20220298006A1 (en) * | 2019-09-13 | 2022-09-22 | Ams International Ag | Microstructure and method of producing a microstructure |
-
2023
- 2023-03-24 CN CN202310297640.2A patent/CN115996031B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004015727A2 (en) * | 2002-08-13 | 2004-02-19 | Lam Research Corporation | Method for controlling a recess etch process |
| US20120274647A1 (en) * | 2011-04-26 | 2012-11-01 | Qualcomm Mems Technologies, Inc. | Piezoelectric resonators and fabrication processes |
| US20120319534A1 (en) * | 2011-06-16 | 2012-12-20 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising non-piezoelectric layer and bridge |
| US20140189433A1 (en) * | 2012-12-28 | 2014-07-03 | Theodore Z. Schoenborn | Memory subsystem performance based on in-system weak bit detection |
| US20190018313A1 (en) * | 2015-12-31 | 2019-01-17 | Asml Netherlands B.V. | Etch-assist features |
| CN110011631A (zh) * | 2019-03-13 | 2019-07-12 | 电子科技大学 | 具有应力缓冲层的空腔型体声波谐振器及其制备方法 |
| US20220298006A1 (en) * | 2019-09-13 | 2022-09-22 | Ams International Ag | Microstructure and method of producing a microstructure |
| CN110952068A (zh) * | 2019-11-20 | 2020-04-03 | 电子科技大学 | 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器 |
| CN114070256A (zh) * | 2020-07-31 | 2022-02-18 | 中芯集成电路（宁波）有限公司上海分公司 | 表声波谐振器及其制造方法 |
| CN112290901A (zh) * | 2020-09-04 | 2021-01-29 | 浙江大学杭州国际科创中心 | 一种空腔型薄膜体声波谐振器封装结构及其制备方法 |
| CN113328722A (zh) * | 2021-05-25 | 2021-08-31 | 武汉敏声新技术有限公司 | 一种薄膜体声波谐振器及制备方法 |
| CN113489467A (zh) * | 2021-07-02 | 2021-10-08 | 海宁波恩斯坦生物科技有限公司 | 采用改进工艺制备单晶薄膜体声波谐振器及滤波器的方法 |
| CN115001427A (zh) * | 2022-06-30 | 2022-09-02 | 中国科学院上海微系统与信息技术研究所 | 一种空气隙型单晶压电薄膜体声波谐振器及其制备方法 |
Non-Patent Citations (3)
| Title |
|---|
| YANMEI XUE A, CHANGJIAN ZHOU A B C, XIU YIN ZHANG A C, MANSUN CHAN: "A flexible high quality-factor bulk acoustic resonator enabled with transferred single-crystal piezoelectric thin film for sensing applications", SENSORS AND ACTUATORS A: PHYSICAL * |
| 杨泰: "高功率容量薄膜体声波双工器的研究与设计", 知网 * |
| 钟雯: "服役环境下正交异性钢桥面板疲劳裂纹诊断与评估方法", 知网 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115996031B (zh) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180062617A1 (en) | Single-chip multi-frequency film bulk acoustic-wave resonators | |
| US6617751B2 (en) | Film bulk acoustic resonator and method for fabrication thereof | |
| US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
| US11817839B2 (en) | Single-crystal bulk acoustic wave resonator and method of making thereof | |
| JP2004312657A (ja) | 薄膜バルク音響共振器素子及びその製造方法 | |
| US8091190B2 (en) | Method of manufacturing an acoustic mirror for a piezoelectric resonator | |
| CN114531126A (zh) | 一种宽带薄膜体声波谐振器的制备方法 | |
| US11832521B2 (en) | Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers | |
| CN113193846A (zh) | 一种带混合横向结构特征的薄膜体声波谐振器 | |
| US7658858B2 (en) | Band filter using film bulk acoustic resonator and method of fabricating the same | |
| CN115996031B (zh) | 谐振器的制作方法以及谐振器 | |
| US6657517B2 (en) | Multi-frequency thin film resonators | |
| US8698284B2 (en) | Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same | |
| US11011377B2 (en) | Method for fabricating a semiconductor device | |
| CN115498974A (zh) | 一种采用应力控制获得空腔结构的薄膜体声波器件及其制备方法 | |
| CN115001429B (zh) | 一种滤波器的制备方法 | |
| US20220246424A1 (en) | Semiconductor structure manufacturing methods and semiconductor structures | |
| CN114640321A (zh) | 一种谐振器及其制备方法 | |
| KR100609508B1 (ko) | 에어갭 타입 에프비에이알장치 및 그 제조방법 | |
| US20050134406A1 (en) | Piezoelectric thin film resonator and method for manufacturing the same | |
| CN113745107B (zh) | 一种GaN器件的制作方法 | |
| US20220416756A1 (en) | METHODS OF FORMING EPITAXIAL AlScN RESONATORS WITH SUPERLATTICE STRUCTURES INCLUDING AlGaN INTERLAYERS AND VARIED SCANDIUM CONCENTRATIONS FOR STRESS CONTROL AND RELATED STRUCTURES | |
| WO2012138821A2 (en) | Reusable substrates for electronic device fabrication and methods thereof | |
| US20240088860A1 (en) | Methods of forming group iii-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers | |
| CN114362704A (zh) | 一种单晶fbar压电薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |