CN115987288A - 多通道采样电路及其指示电路 - Google Patents
多通道采样电路及其指示电路 Download PDFInfo
- Publication number
- CN115987288A CN115987288A CN202211179116.7A CN202211179116A CN115987288A CN 115987288 A CN115987288 A CN 115987288A CN 202211179116 A CN202211179116 A CN 202211179116A CN 115987288 A CN115987288 A CN 115987288A
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- circuit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 2
- 102100040428 Chitobiosyldiphosphodolichol beta-mannosyltransferase Human genes 0.000 description 17
- 101000891557 Homo sapiens Chitobiosyldiphosphodolichol beta-mannosyltransferase Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 102100040427 Alpha-1,3/1,6-mannosyltransferase ALG2 Human genes 0.000 description 10
- 101000891547 Homo sapiens Alpha-1,3/1,6-mannosyltransferase ALG2 Proteins 0.000 description 10
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 8
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 8
- 102100039059 Dol-P-Man:Man(5)GlcNAc(2)-PP-Dol alpha-1,3-mannosyltransferase Human genes 0.000 description 6
- 101000958975 Homo sapiens Dol-P-Man:Man(5)GlcNAc(2)-PP-Dol alpha-1,3-mannosyltransferase Proteins 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 4
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 3
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
公开了一种多通道采样电路,该多通道采样电路包括N个采样电路和级别设置输出电路。N个采样电路提供N个模拟信号,级别设置输出电路接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性地输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率。该多通道采样电路还包括模拟数字转换电路用于将接收到的模拟信号转换成数字输出信号。该多通道采样电路在不增加模拟数字转换电路的采样率或者数目的情况下提高了部分通道数据的更新速度。
Description
技术领域
本发明涉及采样电路,更具体地,涉及多通道采样电路。
背景技术
开关电源中有大量的模拟参数需要采样和记录,例如电流信息,电压信息等等,因此多通道采样电路广泛的用于开关电源中用于检测开关电源的各个参数。应用于开关电源的多通道采样电路,某些通道的数据更新周期是越短越好,在模拟数字转换器的采样率既定的情况下,目前通常采用增加模拟数字转换器的数量来缩短数据更新周期,这样增加了开关电源的成本。
因此,需要一种多通道采样电路,该多通道采样电路在不增加模拟数字转换器数量的情况下提高某些通道的数据更新周期。
发明内容
本发明一实施例提出了一种多通道采样电路,该多通道采样电路包括N个采样电路和级别设置输出电路,其中N个采样电路提供N个模拟信号。级别设置输出电路,接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率;该多通道采样电路还包括模拟数字转换电路用于将接收到的模拟信号转换成数字输出信号。
本发明一实施例提出了一种用于开关电源的多通道采样电路,所述开关电源具有输入端,所述多通道采样电路包括N个采样电路,级别设置输出电路以及模拟数字转换电路。其中N个采样电路提供N个模拟信号,其中至少一个模拟信号表征流过输入端的电流。级别设置输出电路接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性输出,其中表征流过输入端的电流的模拟信号设置为第一级,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率。其中模拟数字转换电路,将接收到的模拟信号转换成数字输出信号。
本发明一实施例提出了一种指示电路,所示指示电路包括多通道采样电路以及数据处理电路。该多通道采样电路包括N个采样电路和级别设置输出电路,其中N个采样电路提供N个模拟信号。级别设置输出电路接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率;该多通道采样电路还包括模拟数字转换电路,将接收到的模拟信号转换成数字输出信号。数据处理电路接收所述模拟数字转换电路输出的数字输出信号,并根据数字输出信号生成指示信号。
根据本发明提供的多通道采样电路在不增加模拟数字转换器数量的情况下提高了某些通道的数据更新周期。
附图说明
为了更好的理解本发明,将根据以下附图对本发明的实施例进行描述,这些附图仅用于示例。附图通常仅示出实施例中的部分特征,并且附图不一定是按比例绘制的。
图1给出了根据本发明一实施例的指示电路100的结构示意图。
图2给出了根据本发明一实施例的16通道采样电路的数字输出信号DATA的时序图。
图3给出了根据本发明另一实施例的16通道采样电路的数字输出信号DATA的时序图。
图4给出了根据本发明又一实施例的16通道采样电路的数字输出信号DATA的时序图。
图5给出了根据本发明一实施例的包括多通道采样电路20的开关电源200的电路结构示意图。
图6给出了根据本发明一实施例的数据处理电路的电路结构示意图。
图7给出了根据本发明另一实施例的数据处理电路的电路结构示意图。
不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
下面将详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了提供对本发明的透彻理解,阐述了大量特定细节。然而,对于本领域普通技术人员显而易见的是,不必采用这些特定细节来实行本发明。在其它实施例中,为了避免混淆本发明,未具体描述公知的电路、材料或方法。
在本公开的说明书及权利要求书中,若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词,均只是为了便于描述,而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的,例如,以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中,将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数,而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解,在本公开说明书的一个或者多个实施例中公开的各个具用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1给出了根据本发明一实施例的指示电路100的结构示意图。如图1所示,指示电路100包括多通道采样电路10,所述多通道采样电路10包括N个采样电路CH1-CHN和级别设置输出电路11。N个采样电路CH1-CHN用于提供N个模拟信号ALG1-ALGN,其中N是大于1的自然数。在图示实施例中,第i模拟信号ALGi可以是电流信号也可以是电压信号,其中1≤i≤N。级别设置输出电路11接收N个模拟信号ALG1-ALGN和设置信号SET1并根据设置信号SET1将N个模拟信号ALG1-ALGN分别设定为第一级和第二级,并将N个模拟信号ALG1-ALGN选择性输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率。具体地,在不同时刻,根据设置信号SET1,级别设置输出电路11选择性将N个模拟信号ALG1-ALGN中的第i模拟信号ALGi输出。更具体地,级别设置输出电路11根据实际的电路控制需要或者采样需求通过设置信号SET1将N个模拟信号ALG1-ALGN分别设定为第一级和第二级,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率。在一实施例中,外部控制电路可以通过I2C或者PMBUS等数据传输协议输出设置信号SET1来自定义N个模拟信号ALG1-ALGN中各个模拟信号的级别。在本发明中,第i模拟信号ALGi在单位时间内从级别设置电路输出的次数定义为第i模拟信号ALGi的输出频率。在一实施例中,设定为第二级的模拟信号的输出频率为零,即设定为第二级的模拟信号从级别设置输出电路11输出的次数为零。在另一实施例中,设定为第二级的模拟信号的输出频率在一段时间内为零,在另一段时间内不为零。在一实施例中,N个模拟信号ALG1-ALGN中有M个模拟信号是电流信号,(N-M)个模拟信号是电压信号,其中1≤M≤N。多通道采样电路10还包括模拟数字转换电路12,模拟数字转换电路12接收级别设置输出电路11输出的第i模拟信号ALGi,并将第i模拟信号ALGi转换成数字输出信号DATA。在图1中,指示电路100还包括数据处理电路,数据处理电路接收多通道采样电路10输出的数字输出信号DATA,并根据数字输出信号DATA生成指示信号Fault。
图2给出了根据本发明一实施例的16通道采样电路的数字输出信号DATA的时序图。在图2中,设置信号SET1将第一模拟信号ALG1和第二模拟数据ALG2设定为第一级,模拟数据ALG3-ALG16设定为第二级,其中设定为第二级的模拟数据ALG3-ALG16的输出频率为零,即级别设置输出电路11只输出第一级的第一模拟数据ALG1和第二模拟数据ALG2,相对于没有级别设置输出电路11的16通道采样电路,数字输出信号DATA中第一模拟信号ALG1的采样输出需要等待16个采样周期后数据才更新(数字输出信号DATA中第一模拟信号ALG1的采样输出需要等待模拟信号ALG2-ALG15都采样输出一次后才更新),图2所示的实施例,数字输出信号DATA中第一模拟信号ALG1和第二模拟数据ALG2的数据更新周期更快。从图2中可以看出,第一模拟信号ALG1和第二模拟数据ALG2每间隔2个采样周期数据就更新一次,在本申请中,采样周期指的是数字输出信号DATA的输出一个数据的时长。
图3给出了根据本发明另一实施例的16通道采样电路的数字输出信号DATA的时序图。图3所示实施例中,设置信号SET1将第一模拟信号ALG1和第二模拟数据ALG2设定为第一级,模拟信号ALG3-ALG16设定为第二级,和图2所示实施例不同的是,在图3的实施例中,其中设定为第一级的第一模拟信号ALG1和第二模拟信号ALG2的输出频率和设定为第二级的模拟信号ALG3-ALG16的输出频率的比值为7∶1。从图3中可以看出,第一模拟信号ALG1和第二模拟信号ALG2每间隔4个采样周期数据就更新一次,而处于第二级的模拟信号ALG3-ALG16每间隔28个采样周期数据才更新一次。
图4给出了根据本发明又一实施例的16通道采样电路的数字输出信号DATA的时序图。在图4所示实施例中,设置信号SET1将第一模拟信号ALG1和第二模拟信号ALG2设定为第一级,模拟信号ALG3-ALG16设定为第二级,和图2以及图3所示实施例不同的是,在图4的实施例中,其中设定为第一级的模拟信号ALG1-ALG2的输出频率和设定为第二级的模拟数据ALG3-ALG16的输出频率的比值为10∶3。从图3中可以看出,第一模拟信号ALG1和第二模拟信号ALG2每间隔6个采样周期数据就更新一次,而处于第二级的模拟信号ALG3-ALG16每间隔20个采样周期数据才更新一次。
图5给出了根据本发明一实施例的包括多通道采样电路20的开关电源200的电路结构示意图。所述开关电源200具有输入端IN,流入输入端的电流为输入电流IIN。在一实施例中,开关电源是降压电路,在另一实施例中,开关电源是升压电路,在又一实施例中,开关电源是升降压电路。在图5中,总线电源BUS给开关电源的输入端IN供电,且在总线电源BUS和开关电源的输入端IN之间具有采样电路23。在图5所示实施例中,采样电路23包括采样电阻Rsen和误差放大器CS,所述采样电路23用于生成表征输入电流IIN的检测信号VCS。在一实施例中,采样电阻Rsen和多通道采样电路20集中在同一个半导体衬底上,在另一实施例中,采样电阻Rsen是分离器件,没有和多通道采样电路20集中在同一个半导体衬底上。在一实施例中,误差放大器CS的增益是用户自定义的,即用户可以根据I2C等数据通讯协议调整误差放大器CS的增益。级别设置输出电路21接收N个模拟信号ALG1-ALGN和设置信号SET1并根据设置信号将N个模拟信号ALG1-ALGN分别设定为第一级和第二级,将N个模拟信号选择性输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率。在图5中,检测信号VCS作为第一模拟信号ALG1输入到级别设置输出电路21。在一实施例中,多通道采样电路200还可以检测开关电源的各种参数,例如输入电压,输出电压,输出电流等生成模拟信号到级别设置输出电路21。在图5中,模拟数字转换电路12接收级别设置输出电路21输出的第i模拟信号ALGi,并将第i模拟信号ALGi转换成数字输出信号DATA。
图6给出了根据本发明一实施例的数据处理电路的电路结构示意图。在图6中数据处理电路包括均值电路和数字比较器CMP。其中均值电路接收数字输出信号DATA并按照均值计算公式生成均值信号AVG。在一实施例中,均值计算公式为其中DATAnew指的是数字输出信号DATA更新一个采样值后的值,AVGold指是数字输出信号DATA更新一个采样值前均值信号AVG的值,AVGnew指的是数字输出信号DATA更新一个采样值后均值信号AVG的值,P是用户自定义的自然数。在一实施例中,P是6,在另一实施例中,P可以是16。数字比较器CMP具有第一输入端以接收均值信号AVG,第二输入端接收阈值信号Vth,并根据均值信号AVG和阈值信号Vth生成指示信号fault用于指示某一事件是否发生。在一实施例中,当均值信号AVG大于阈值信号Vth时,指示信号Fault处于第一状态用于指示事件的发生。在图6所示的实施例中,数据处理电路还包括阈值设置电路,外部控制电路通过I2C或者PBUS等数据通信协议发送命令到阈值设置电路以自定义阈值信号Vth的值。在一实施例中,数据处理电路还包括寄存器,所述寄存器用于存储模拟数字转换电路输出的数字输出信号DATA。
图7给出了根据本发明另一实施例的数据处理电路的电路结构示意图。在图7所示的实施例中,数字处理电路包括第一比较器CMP1,计数器以及第二比较器CMP2。其中第一比较器CMP1具有第一输入端以接收数字输出信号DATA,第二输入端接收参考信号Vref,第一比较器CMP1比较参考信号Vref和数字输出信号DATA以生成比较信号COM。计数器接收比较信号COM并根据比较信号COM输出计数信号Num,其中,若数字输出信号DATA大于参考信号Vref,计数信号Num的值增加,若数字输出信号DATA小于参考信号Vref时,计数信号Num的值减小。在一实施例中,若数字输出信号DATA大于参考信号Vref,计数信号Num的值增加1,若数字输出信号DATA小于参考信号Vref,计数信号Num的值减小1。第二比较器CMP2具有第一输入端以接收基数信号Nth,第二输入端接收计数信号Num,并比较计数信号Num和基数信号Nth生成指示信号Fault。在一实施例中,信号处理电路还包括基数设置电路,外部控制电路通过I2C或者其它数据传输协议设置基数信号Nth的值。在一实施例中,数据处理电路还包括寄存器,所述寄存器用于存储模拟数字转换电路输出的数字输出信号DATA。
采用本发明的多通道采样电路,在模拟数字转换电路的采样率既定的情况,同时记录多个通道的数据,通过对不同模拟信号分别设置第一级和第二级,使得处于第一级的通道的数据更新周期比处于第二级的通道的数据更新周期更快,因此,采用本发明的多通道采样电路在不增加模拟数字转换电路数量的情况下,可以提高某些通道数据的更新周期。
上述的一些特定实施例仅仅以示例性的方式对本发明实施例的高压器件及其制造方法进行了说明。这些实施例不是完全详尽的,并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的,其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其它变化和修改并不超出本发明的精神和权利要求限定的保护范围。
Claims (10)
1.一种多通道采样电路,包括:
N个采样电路,提供N个模拟信号;
级别设置输出电路,接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性输出,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率;以及
模拟数字转换电路,将接收到的模拟信号转换成数字输出信号。
2.如权利要求1所述的多通道采样电路,其中设定为第二级的模拟信号的输出频率为零。
3.如权利要求1所述的多通道采样电路,所述N个模拟信号中M个模拟信号是电流信号,(N-M)个模拟信号是电压信号,M是小于等于N的自然数。
4.一种指示电路,所示指示电路包括:
如权利要求1-3所述的多通道采样电路;以及
数据处理电路,接收所述模拟数字转换电路输出的数字输出信号,并根据数字输出信号生成指示信号。
5.如权利要求4所述的指示电路,其中数据处理电路包括:
均值电路,接收模拟数字转换电路输出的数字输出信号,并生成均值信号;以及
数字比较器,比较均值信号和阈值信号,并根据均值信号和阈值信号生成指示信号。
6.如权利要求5所述的指示电路,其中阈值信号的值可以用户自定义。
7.如权利要求4所述的指示电路,其中数据处理电路还包括寄存器用于存储所述模拟数字转换电路输出的数字输出信号。
8.如权利要求4所述的指示电路,其中数据处理电路包括:
第一比较器,接收数字输出信号和参考信号,并比较所述数字输出信号和参考信号以生成比较信号;
计数器,接收比较信号并根据比较信号生成计数信号,其中当接收到的数字输出信号大于参考信号时,计数信号的值增加,当数字输出信号小于参考信号时,计数信号的值减小;以及
第二比较器,接收计数信号和基数信号,并比较计数信号和基数信号以生成指示信号。
9.如权利要求8所述的指示电路,其中参考信号和基数信号的值可以用户自定义。
10.一种用于开关电源的多通道采样电路,所述开关电源具有输入端,所述多通道采样电路包括:
N个采样电路,提供N个模拟信号,其中至少一个模拟信号表征流过输入端的电流;
级别设置输出电路,接收N个模拟信号和设置信号,并根据设置信号将N个模拟信号分别设定为第一级和第二级,并将N个模拟信号选择性输出,其中表征流过输入端的电流的模拟信号设置为第一级,其中设定为第一级的模拟信号的输出频率大于设定为第二级的模拟信号的输出频率;以及
模拟数字转换电路,将接收到的模拟信号转换成数字输出信号。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211179116.7A CN115987288A (zh) | 2022-09-26 | 2022-09-26 | 多通道采样电路及其指示电路 |
US18/451,301 US20240110957A1 (en) | 2022-09-26 | 2023-08-17 | Data processing circuit and the method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211179116.7A CN115987288A (zh) | 2022-09-26 | 2022-09-26 | 多通道采样电路及其指示电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115987288A true CN115987288A (zh) | 2023-04-18 |
Family
ID=85961273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211179116.7A Pending CN115987288A (zh) | 2022-09-26 | 2022-09-26 | 多通道采样电路及其指示电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240110957A1 (zh) |
CN (1) | CN115987288A (zh) |
-
2022
- 2022-09-26 CN CN202211179116.7A patent/CN115987288A/zh active Pending
-
2023
- 2023-08-17 US US18/451,301 patent/US20240110957A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240110957A1 (en) | 2024-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8253405B2 (en) | High speed voltage regulator with integrated loseless current sensing | |
US10944418B2 (en) | Analog-to-digital converter capable of generate digital output signal having different bits | |
US7956780B2 (en) | Filter with capacitive forward coupling | |
US8842029B2 (en) | Area-efficiency delta modulator for quantizing an analog signal | |
EP1938455A2 (en) | Providing reference voltage with desired accuracy in short duration to dynamically varying load | |
US6768436B1 (en) | Method and circuit resetting delta sigma modulator | |
EP2291917A2 (en) | Interrupt based multiplexed current limit circuit | |
CN115987288A (zh) | 多通道采样电路及其指示电路 | |
WO2011018711A1 (en) | Adc with enhanced and/or adjustable accuracy | |
US6717536B2 (en) | Selective background calibration for A/D converter | |
KR20190021634A (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
US6784815B2 (en) | A/D converter with adaptive background calibration skip rate | |
US6525573B1 (en) | Signal processing architecture | |
US20120002800A1 (en) | Subscriber Line Interface Circuit with DC-DC Converter Current Protection | |
US8836549B2 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
CN109581093B (zh) | 侦测电路与相关侦测方法 | |
US6876741B2 (en) | Device for detecting telephone line seizure | |
CN112578176A (zh) | 电压差测量电路以及相关的电压差测量方法 | |
US20090243701A1 (en) | Power Supply with Digital Control Loop | |
Semenov et al. | Preliminary results on the analog-to-digital converter based on RSFQ logic | |
US6731103B1 (en) | Peak detector circuit | |
CN117424598B (zh) | 用于输出模拟量的设备 | |
US8575970B2 (en) | Track and hold circuit and related receiving device with track and hold circuit employed therein | |
US11515885B2 (en) | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit | |
KR20160124022A (ko) | 디지털 보조 전류 감지 회로 및 감지된 신호를 디지털화하기 위한 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |