CN115987265A

CN115987265A - 缓冲器

Info

Publication number: CN115987265A
Application number: CN202211721739.2A
Authority: CN
Inventors: 邬蓉; 王博
Original assignee: Shanghai Lianying Microelectronics Technology Co ltd
Current assignee: Shanghai Lianying Microelectronics Technology Co ltd
Priority date: 2022-12-30
Filing date: 2022-12-30
Publication date: 2023-04-18

Abstract

本申请涉及一种缓冲器。缓冲器包括缓冲电路、电压补偿电路和开关电路，缓冲电路包括多级MOS管组，缓冲电路和电压补偿电路分别与开关电路连接，开关电路和缓冲电路还与电源连接；开关电路，用于在充电阶段，导通电源与电压补偿电路之间的通路，为电压补偿电路充电；在放电阶段，导通缓冲电路和电压补偿电路之间的通路，使得电源和电压补偿电路为多级MOS管组提供电压。采用该缓冲器能够降低缓冲器的输出信号的非线性度。

Description

缓冲器

技术领域

本申请涉及集成电路技术领域，特别是涉及一种缓冲器。

背景技术

随着集成电路技的发展，高速高精度的模数转换器(Analog-to-DigitalConverter，ADC)应用越来越广泛，ADC中的缓冲器设置在输入信号与采样电路之间。ADC中输入信号的频率变化或者幅度变化，均会引起缓冲器的输出信号的非线性较高，甚至出现输出信号失真的情况。

相关技术中，缓冲器中设置有MOS管，为了提高缓冲器的输出信号的线性度，可以在输入缓冲器中增加多级MOS管组，改变源极跟随器管的漏源电压对输入信号的相关性，提高缓冲器的输出信号的线性度。

然而，上述方式仍然存在缓冲器的输出信号的非线性度较高的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种缓冲器，能够降低缓冲器的输出信号的非线性度。

第一方面，本申请提供了一种缓冲器，该缓冲器包括缓冲电路、电压补偿电路和开关电路，缓冲电路包括多级MOS管组，缓冲电路和电压补偿电路分别与开关电路连接，开关电路和缓冲电路还与电源连接；

开关电路，用于在充电阶段，导通电源与电压补偿电路之间的通路，为电压补偿电路充电；在放电阶段，导通缓冲电路和电压补偿电路之间的通路，使得电源和电压补偿电路为多级MOS管组提供电压。

在其中一个实施例中，开关电路包括第一开关电路和第二开关电路，第一开关电路分别与电源和电压补偿电路连接，第二开关电路分别与缓冲电路和电压补偿电路连接；

在充电阶段，第一开关电路导通，且第二开关电路断开；

在放电阶段，第一开关电路断开，且第二开关电路导通。

在其中一个实施例中，第一开关电路包括第一开关和第二开关，第一开关的第一端与电源连接，第一开关的第二端与电压补偿电路的第一端连接，第二开关的第一端与电压补偿电路的第二端连接，第二开关的第二端接地。

在其中一个实施例中，第二开关电路包括第三开关和第四开关，第三开关的第一端与缓冲电路连接，第三开关的第二端与电压补偿电路的第二端连接，第四开关的第一端与电压补偿电路的第一端连接，第四开关的第二端接地。

在其中一个实施例中，电压补偿电路包括负电源电路，负电源电路的第一端分别与第一开关的第二端、第四开关的第一端连接，负电源电路的第二端分别与第三开关的第二端、第二开关的第一端连接。

在其中一个实施例中，负电源电路包括电容，电容的第一端分别与第一开关的第二端、第四开关的第一端连接，电容的第二端分别与第三开关的第二端、第二开关的第一端连接。

在其中一个实施例中，多级MOS管组的每一级包括一个NMOS管和一个PMOS管。

在其中一个实施例中，缓冲电路还包括电平转换电路，电平转换电路分别与信号输入端、多级MOS管组连接；

电平转换电路，用于对信号输入端的输入信号进行电平转换。

在其中一个实施例中，电平转换电路包括第一电平转换器和第二电平转换器，多级MOS管组包括初始MOS管组、第一MOS管组和第二MOS管组，第一电平转换器的第一端与信号输入端连接，第一电平转换器的第二端均与初始MOS管组的栅极、第一MOS管组的栅极连接，第二电平转换器的第一端与第二MOS管组的栅极连接，第二电平转换器的第二端与初始MOS管组的漏极连接。

在其中一个实施例中，第二MOS管组的漏极分别与电源、开关电路连接，第二MOS管组的源极与第一MOS管组的漏极连接，第一MOS管组的源极与初始MOS管组的漏极连接，初始MOS管组的源极与信号输出端连接。

上述缓冲器包括缓冲电路、电压补偿电路和开关电路，缓冲电路包括多级MOS管组，缓冲电路和电压补偿电路分别与开关电路连接，开关电路和缓冲电路还与电源连接；开关电路，用于在充电阶段，导通电源与电压补偿电路之间的通路，为电压补偿电路充电；在放电阶段，导通缓冲电路和电压补偿电路之间的通路，使得电源和电压补偿电路为多级MOS管组提供电压。该电路中通过设置电压补偿电路，在充电阶段，电源为电压补偿电路充电，在放电阶段，电压补偿电路和电源能够同时为多级MOS管组提供电压，提供的电压更大，对应的MOS管的级数越高，能够进一步地降低缓冲器的输出信号的非线性度，避免出现信号失真的情况。

附图说明

图1为一个实施例中传统技术中的缓冲器的电路示意图；

图2为一个实施例中相关技术中的缓冲器的电路示意图；

图3为一个实施例中缓冲器的电路示意图；

图4为一个实施例中缓冲器的电路示意图；

图5为一个实施例中缓冲器的电路示意图；

图6为一个实施例中缓冲器的电路示意图；

图7为一个实施例中缓冲器的电路示意图；

图8为一个实施例中缓冲器的电路示意图；

图9为一个实施例中缓冲器的电路示意图；

图10为一个实施例中缓冲器的电路示意图。

附图标记说明：

10：缓冲器； 11：缓冲电路；

111：多级MOS管组； 1111：初始MOS管组；

1112：第一MOS管组； 1113：第二MOS管组；

112：电平转换电路； LS1：第一电平转换器；

LS2：第二电平转换器； 12：电压补偿电路；

121：负电源电路； C1：电容；

13：开关电路； 131：第一开关电路；

S1：第一开关； S2：第二开关；

132：第二开关电路； S3：第三开关；

S4：第四开关； V_in：信号输入端；

VDD：电源； V_out：信号输出端。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

在对本申请的实施例介绍之前，首先对本申请的技术背景进行介绍。

随着集成电路的不断发展，对于模数转换器的精度要求越来越高。高速高精度的模数转换器中的缓冲器设置在信号输入端和采样电路之间，通过缓冲器可以将输入的信号与采样电路进行分隔，输入信号的频率变化或者幅度变化，均会引起缓冲器的输出信号的非线性较高，甚至出现输出信号失真的情况。

图1表示传统技术中的缓冲器的电路示意图，图1中，缓冲器中仅包括一级MOS管组和电平转换器(Level Shift，LS)，一级MOS管组包括一个NMOS管和一个PMOS管，NMOS管和PMOS管的源极均与信号输出端连接，NMOS管的漏极与电源连接，PMOS管的漏极接地，NMOS管和PMOS管的栅极均与电平转换器连接，输入信号从信号输入端进入缓冲器，经过电平转换器后，NMOS管的偏置电压为V1，经过PMOS管的偏置电压为V2。当信号输入端输入的信号发生变化时，经过NMOS管的偏置电压V1和经过PMOS管的偏置电压V2会发生变化，使得NMOS管和PMOS管的漏源电压也会发生变化，该变化会导致信号输出端的输出信号的非线性度较高，也可能会导致输出信号的失真。

为了降低输出信号的非线性度，避免输出信号的失真，相关技术中，可以在缓冲器中增加MOS管组的级数，图2表示相关技术中多级MOS管组的缓冲器的电路示意图，图2中包括3级MOS管组，在原NMOS管和PMOS管的基础上，增加两级NMOS管和PMOS管，二级NMOS管通过LS与信号输入端连接，二级NMOS管的源极为一级NMOS管提供足够的漏源电压，使得一级NMOS管的漏源电压不会随着输入信号的变化而发生变化，从而可以使NMOS管和PMOS管的漏极电压不固定在某个电源电压，降低输出信号的非线性度。

然而，相关技术的电路由于电压VDD提供的电压有限，导致增加NMOS管和PMOS管的级数受到限制，从而使得缓冲器仍然存在输出信号的非线性度较高的问题。

为了进一步降低输出信号的非线性度，避免输出信号的失真，本申请提出一种缓冲器，接下来对该缓冲器的具体内容进行介绍。

在一个实施例中，图3提供了一种缓冲器的电路示意图，该缓冲器10包括缓冲电路11、电压补偿电路12和开关电路13，缓冲电路11包括多级MOS管组111，缓冲电路11和电压补偿电路12分别与开关电路13连接，开关电路13和缓冲电路11还与电源VDD连接；开关电路13，用于在充电阶段，导通电源VDD与电压补偿电路12之间的通路，为电压补偿电路12充电；在放电阶段，导通缓冲电路11和电压补偿电路12之间的通路，使得电源VDD和电压补偿电路12为多级MOS管组111提供电压。

在本实施例中，上述缓冲电路11中的MOS管的级数是由电源VDD和电压补偿电路12所提供的电压决定的，该MOS管的级数大于仅由电源VDD所提供的电压对应的MOS管的级数，MOS管的级数越多，能够使得一级NMOS管的漏源电压随着输入信号的变化而发生变化的程度减小，进一步使得NMOS管和PMOS管的漏极电压不固定在某个电源电压，从而可以更进一步地降低输出信号的非线性度。上述缓冲电路11中可以包括多级MOS管组、电平移动电路，还可以包括其他电子元件。

进一步的，电压补偿电路12在充电阶段，与电源VDD连接之后，通过电源VDD进行充电；在放电阶段，电压补偿电路12和电源VDD均为多级MOS管组提供电压。电压补偿电路12中包括可以充放电的电子元件，例如，电压补偿电路12可以是由电容和其他电子元件组成的电路。

可以理解的是，开关电路13可以通过开关管实现，例如，三极管、MOS管等，通过向开关管提供导通电压使得开关管导通。或者，开关电路13也可以通过单刀单掷开关、单刀双掷开关、单刀多掷开关等实现，通过控制开关的闭合，在缓冲器的充电阶段，导通电源VDD与电压补偿电路12之间的通路；在缓冲器的放电阶段，导通缓冲电路11和电压补偿电路12之间的通路。或者，开关电路13还可以通过一些开关芯片来实现，通过向开关芯片发送控制信号，在缓冲器的充电阶段，开关芯片根据该控制信号控制电源VDD与电压补偿电路12之间的通路导通；在缓冲器的放电阶段，开关芯片根据该控制信号控制缓冲电路11和电压补偿电路12之间的通路导通。本申请实施例中对于开关电路13的类型不加以限制。

上述缓冲器包括缓冲电路、电压补偿电路和开关电路，缓冲电路包括多级MOS管组，缓冲电路和电压补偿电路分别与开关电路连接，开关电路和缓冲电路还与电源连接；开关电路在充电阶段，导通电源与电压补偿电路之间的通路，为电压补偿电路充电；在放电阶段，导通缓冲电路和电压补偿电路之间的通路，使得电源和电压补偿电路为多级MOS管组提供电压。该电路中通过设置电压补偿电路，在充电阶段，电源为电压补偿电路充电，在放电阶段，电压补偿电路和电源能够同时为多级MOS管组提供电压，由于提供的电压更大，对应的MOS管的级数越高，能够进一步地降低缓冲器的输出信号的非线性度，避免出现信号失真的情况。

在一个实施例中，图4提供了一种缓冲器的电路示意图，该缓冲器10中的开关电路13包括第一开关电路131和第二开关电路132，第一开关电路131分别与电源VDD和电压补偿电路12连接，第二开关电路132分别与缓冲电路11和电压补偿电路12连接；在充电阶段，第一开关电路131导通，且第二开关电路132断开；在放电阶段，第一开关电路131断开，且第二开关电路132导通。

在本实施例中，第一开关电路131和第二开关电路132的导通情况相反，第一开关电路131导通时，第二开关电路132不导通；第一开关电路131不导通时，第二开关电路132导通。在充电阶段，第一开关电路131导通电源VDD与电压补偿电路12之间的通路，同时，第二开关电路132断开缓冲电路11和电压补偿电路12之间的通路，以使电源VDD为电压补偿电路12进行充电。在放电阶段，第二开关电路导通缓冲电路11和电压补偿电路12之间的通路，同时，第一开关电路131断开电源VDD与电压补偿电路12之间的通路，以使电压补偿电路12和电源VDD同时为缓冲电路11提供电压。

示例性的，第一开关电路131和第二开关电路132可以是开关管电路，例如，三极管、MOS管等。或者，第一开关电路131和第二开关电路132也可以是单刀单掷开关、单刀双掷开关、单刀多掷开关等。或者，第一开关电路131和第二开关电路132可以是开关芯片。

上述开关电路包括第一开关电路和第二开关电路，第一开关电路分别与电源和电压补偿电路连接，第二开关电路分别与缓冲电路和电压补偿电路连接；在充电阶段，第一开关电路导通，且第二开关电路断开；在放电阶段，第一开关电路断开，且第二开关电路导通。该电路通过两个开关电路实现充放电过程中开关的开合情况，通过两个开关电路能够更加准确地控制电流的流向，能够提高充放电过程的准确度。

在一个实施例中，图5提供了一种缓冲器的电路示意图，第一开关电路131包括第一开关S1和第二开关S2，第一开关S1的第一端与电源VDD连接，第一开关S1的第二端与电压补偿电路12的第一端连接，第二开关S2的第一端与电压补偿电路12的第二端连接，第二开关S2的第二端接地。

在本实施例中，将第一开关S1设置在电源VDD与电压补偿电路12之间，第二开关S2设置在电压补偿电路12的第二端与地之间，且第一开关S1和第二开关S2的导通状态相同，即第一开关S1导通时，第二开关S2导通；第一开关S1未导通时，第二开关S2未导通。

可以理解的是，在充电状态下，第一开关S1和第二开关S2均导通，电源VDD、第一开关S1、电压补偿电路12和第二开关S2形成一个回路，电源VDD可以正常为电压补偿电路12进行充电。在不充电的情况下，第一开关S1和第二开关S2均不导通。

上述第一开关电路包括第一开关和第二开关，第一开关的第一端与电源连接，第一开关的第二端与电压补偿电路的第一端连接，第二开关的第一端与电压补偿电路的第二端连接，第二开关的第二端接地。该电路中的第一开关电路由第一开关和第二开关组成，第一开关和第二开关的导通可以使电源为电压补偿电路提供电压，通过两个开关能够进一步保证电压补偿电路充电过程的安全性。

在一个实施例中，图6提供了一种缓冲器的电路示意图，第二开关电路132包括第三开关S3和第四开关S4，第三开关S3的第一端与缓冲电路11连接，第三开关S3的第二端与电压补偿电路12的第二端连接，第四开关S4的第一端与电压补偿电路12的第一端连接，第四开关S4的第二端接地。

在本实施例中，将第三开关S3设置在缓冲电路11与电压补偿电路12之间，第四开关S4设置在电压补偿电路12的第一端与地之间，且第三开关S3和第四开关S4的导通状态相同，即第三开关S3导通，第四开关S4导通；第三开关S3未导通，第四开关S4未导通。

在放电状态下，第三开关S3、第四开关S4均导通，第一开关S1和第二开关S2均断开，第三开关S3导通缓冲电路11与电压补偿电路12之间的通路，第四开关S4导通电压补偿电路12与地之间的通路，电源VDD、缓冲电路11、第三开关S3、电压补偿电路12和第四开关S4形成一个回路。

上述第二开关电路包括第三开关和第四开关，第三开关的第一端与缓冲电路连接，第三开关的第二端与电压补偿电路的第二端连接，第四开关的第一端与电压补偿电路的第一端连接，第四开关的第二端接地。该电路中的第二开关电路由第三开关和第四开关组成，第三开关和第四开关的导通可以使电压补偿电路为缓冲电路提供电压，两个开关能够进一步保证电压补偿电路放电过程的安全性。

在一个实施例中，图7提供了一种缓冲器的电路示意图，电压补偿电路12包括负电源电路121，负电源电路121的第一端分别与第一开关S1、第四开关S4连接，负电源电路121的第二端分别与第三开关S3、第二开关S2连接。

在本实施例中，由于缓冲电路11的第一端与电源VDD连接，缓冲电路11的第二端与第三开关S3和电压补偿电路121连接，在第三开关S3未导通时，第三开关S3两端的电压为负电压；在第三开关S3导通时，负电源电路121为缓冲电路121提供负电压。在充电阶段，第一开关S1、第二开关S2导通，第三开关S3、第四开关S4未导通，电源VDD、第一开关S1、负电源电路121和第二开关S2形成一个闭合回路，电源VDD为电压补偿电路12提供电压。在放电阶段，第一开关S1、第二开关S2未导通，第三开关S3、第四开关S4导通，电源VDD、缓冲电路11、第三开关S3、负电源电路121和第四开关S4形成一个闭合回路，电源VDD、电压补偿电路12为缓冲电路11提供电压。

上述电压补偿电路包括负电源电路，负电源电路的第一端分别与第一开关、第四开关连接，负电源电路的第二端分别与第三开关、第二开关连接，该电路将四个开关连接在负电源电路的两端，通过控制四个开关的导通和断开，可以更加准确地确定负电源电路为充电或者放电阶段，以更加准确地为缓冲器进行充电。

在一个实施例中，图8提供了一种缓冲器的电路示意图，负电源电路121包括电容C1，电容C1的第一端分别与第一开关S1的第二端、第四开关S4的第一端连接，电容C1的第二端分别与第三开关S3的第二端、第二开关S2的第一端连接。

在本实施例中，负电源电路121中仅包括电容C1，该电容C1可以是一个电容，也可以是多个电容组成的电容组，电容C1的材料可以是聚酯、聚苯乙烯、聚丙烯等。

以负电源电路121中仅包括一个电容C1为例进行介绍，在充电阶段，第一开关S1、第二开关S2导通，第三开关S3、第四开关S4未导通，电源VDD、第一开关S1、电容C1和第二开关S2形成一个闭合回路，电源VDD为电容C1提供电压。在放电阶段，第一开关S1、第二开关S2未导通，第三开关S3、第四开关S4导通，电源VDD、缓冲电路11、第三开关S3、电容C1和第四开关S4形成一个闭合回路，电源VDD、电容C1为缓冲电路11提供电压。

上述负电源电路包括电容，电容的第一端分别与第一开关的第二端、第四开关的第一端连接，电容的第二端分别与第三开关的第二端、第二开关的第一端连接。该电路将四个开关连接在电容的两端，通过控制四个开关的导通和断开，可以更加准确地确定电容为充电或者放电阶段，以更加准确地为缓冲器进行充电。

在一个实施例中，图9提供了一种缓冲器的电路示意图，缓冲电路11还包括电平转换电路112，电平转换电路112分别与信号输入端V_in、多级MOS管组111连接；电平转换电路112用于对信号输入端V_in的输入信号进行电平转换。

在本实施例中，信号输入端V_in输入的电压信号与电压源VDD提供的电压信号是不相同的，为了对信号输入端V_in的输入电压进行转换，将电平转换电路112设置在信号输入端V_in和多级MOS管组111之间。电平转换电路112可以是由二极管组成的转换电路，也可以是由三极管组成的转换电路，还可以是由双向MOS管组成的双向转换电路，本实施例对于电平转换电路12的类型不做限制。

上述缓冲电路还包括电平转换电路，电平转换电路分别与信号输入端、多级MOS管组连接，通过电平转换电路可以对信号输入端的输入信号进行电平转换，能够在一定程度上避免输入信号的波动对缓冲器的影响，保障缓冲器的正常工作。

在一个实施例中，图10提供了一种缓冲器的电路示意图，电平转换电路112包括第一电平转换器LS1和第二电平转换器LS2，多级MOS管组111包括初始MOS管组1111、第一MOS管组1112和第二MOS管组1113，第一电平转换器LS1的第一端与信号输入端V_in连接，第一电平转换器LS1的第二端均与初始MOS管组1111的栅极、第一MOS管组1112的栅极连接，第二电平转换器LS2的第一端与第二MOS管组1113的栅极连接，第二电平转换器LS2的第二端与初始MOS管组1111的漏极连接。

在本实施例中，以图10为例，图10中，多级MOS管组111的每一级包括一个NMOS管和一个PMOS管。初始MOS管组1111包括NMOS管和PMOS管，第一MOS管组1112包括NMOS1管和PMOS1管，第二MOS管组1113包括NMOS2管和PMOS2管。第一电平转换器LS1的数量为四个，第二电平转换器LS2的数量为两个。四个第一电平转换器LS1的第一端与信号输入端V_in连接，四个第一电平转换器LS1的第二端分别与NMOS管、PMOS管、NMOS1管和PMOS1管的栅极连接。两个第二电平转换器LS2的第一端分别与NMOS2管、PMOS2管的栅极连接，两个第二电平转换器LS2的第二端分别与NMOS管、PMOS管的漏极连接。图10中仅以3级MOS管示例，加入负电源电压的MOS管的级数大于仅通过电源VDD提供电压的MOS管的级数。

上述电平转换电路包括第一电平转换器和第二电平转换器，多级MOS管组包括初始MOS管组、第一MOS管组和第二MOS管组，第一电平转换器的第一端与信号输入端连接，第一电平转换器的第二端均与初始MOS管组的栅极、第一MOS管组的栅极连接，第二电平转换器的第一端与第二MOS管组的栅极连接，第二电平转换器的第二端与初始MOS管组的漏极连接。该方法中通过电平转换器与不同MOS管的连接关系，能够更加避免输入电压的波动对缓冲器的影响，保障缓冲器的正常工作。

在一个实施例中，请继续参见图10，图10中的第二MOS管组1113的漏极分别与电源VDD、开关电路13连接，第二MOS管组1113的源极与第一MOS管组1112的漏极连接，第一MOS管组1112的源极与初始MOS管组1111的漏极连接，初始MOS管组1111的源极与信号输出端V_out连接。

在本实施例中，第二MOS管组1113中的NMOS2管的漏极与电源VDD连接，NMOS2管的源极与NMOS1管的漏极连接，NMOS1管的源极与NMOS管的漏极连接，NMOS管的源极分别与信号输出端V_out、PMOS管的源极连接，PMOS管的漏极与PMOS1管的源极连接，PMOS1管的漏极与PMOS2管的源极连接，PMOS2管的漏极与第三开关S3连接。

上述缓冲器中的第二MOS管组的漏极与电源VDD连接，第二MOS管组的源极与第一MOS管组的漏极连接，第一MOS管组的源极与初始MOS管组的漏极连接，初始MOS管组的源极与信号输出端连接。该电路中的多级MOS管组之间通过串接的方式，使得初始MOS管组的漏源电压不会随着输入信号的变化而发生变化，从而可以使初始MOS管组的漏极电压不固定在某个电源电压，降低输出信号的非线性度。

上述缓冲器10通过在缓冲电路的负极增加负电源电压，在充电阶段，电源为负电源电压充电，在放电阶段，负电源电压和电源能够同时为多级MOS管组提供电压，提供的电压更大，对应的MOS管的级数越高，能够进一步地降低缓冲器的输出信号的非线性度，避免出现信号失真的情况。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims

1.一种缓冲器，其特征在于，所述缓冲器包括缓冲电路、电压补偿电路和开关电路，所述缓冲电路包括多级MOS管组，所述缓冲电路和所述电压补偿电路分别与所述开关电路连接，所述开关电路和所述缓冲电路还与电源连接；

所述开关电路，用于在充电阶段，导通所述电源与所述电压补偿电路之间的通路，为所述电压补偿电路充电；在放电阶段，导通所述缓冲电路和所述电压补偿电路之间的通路，使得所述电源和所述电压补偿电路为所述多级MOS管组提供电压。

2.根据权利要求1所述的缓冲器，其特征在于，所述开关电路包括第一开关电路和第二开关电路，所述第一开关电路分别与所述电源和所述电压补偿电路连接，所述第二开关电路分别与所述缓冲电路和所述电压补偿电路连接；

在所述充电阶段，所述第一开关电路导通，且所述第二开关电路断开；

在所述放电阶段，所述第一开关电路断开，且所述第二开关电路导通。

3.根据权利要求2所述的缓冲器，其特征在于，所述第一开关电路包括第一开关和第二开关，所述第一开关的第一端与所述电源连接，所述第一开关的第二端与所述电压补偿电路的第一端连接，所述第二开关的第一端与所述电压补偿电路的第二端连接，所述第二开关的第二端接地。

4.根据权利要求3所述的缓冲器，其特征在于，所述第二开关电路包括第三开关和第四开关，所述第三开关的第一端与所述缓冲电路连接，所述第三开关的第二端与所述电压补偿电路的第二端连接，所述第四开关的第一端与所述电压补偿电路的第一端连接，所述第四开关的第二端接地。

5.根据权利要求4所述的缓冲器，其特征在于，所述电压补偿电路包括负电源电路，所述负电源电路的第一端分别与所述第一开关和所述第四开关连接，所述负电源电路的第二端分别与所述第二开关和所述第三开关连接。

6.根据权利要求5所述的缓冲器，其特征在于，所述负电源电路包括电容，所述电容的第一端分别与所述第一开关的第二端、所述第四开关的第一端连接，所述电容的第二端分别与所述第三开关的第二端、所述第二开关的第一端连接。

7.根据权利要求1-6任一项所述的缓冲器，其特征在于，所述多级MOS管组的每一级包括一个NMOS管和一个PMOS管。

8.根据权利要求1-6任一项所述的缓冲器，其特征在于，所述缓冲电路还包括电平转换电路，所述电平转换电路分别与信号输入端、所述多级MOS管组连接；

所述电平转换电路，用于对所述信号输入端的输入信号进行电平转换。

9.根据权利要求8所述的缓冲器，其特征在于，所述电平转换电路包括第一电平转换器和第二电平转换器，所述多级MOS管组包括初始MOS管组、第一MOS管组和第二MOS管组，所述第一电平转换器的第一端与所述信号输入端连接，所述第一电平转换器的第二端均与所述初始MOS管组的栅极、所述第一MOS管组的栅极连接，所述第二电平转换器的第一端与所述第二MOS管组的栅极连接，所述第二电平转换器的第二端与所述初始MOS管组的漏极连接。

10.根据权利要求9所述的缓冲器，其特征在于，所述第二MOS管组的漏极分别与所述电源、所述开关电路连接，所述第二MOS管组的源极与所述第一MOS管组的漏极连接，所述第一MOS管组的源极与所述初始MOS管组的漏极连接，所述初始MOS管组的源极与信号输出端连接。