CN115987069A - 具有用于电流和电压摆率的增强控制的驱动器电路 - Google Patents

具有用于电流和电压摆率的增强控制的驱动器电路 Download PDF

Info

Publication number
CN115987069A
CN115987069A CN202211268868.0A CN202211268868A CN115987069A CN 115987069 A CN115987069 A CN 115987069A CN 202211268868 A CN202211268868 A CN 202211268868A CN 115987069 A CN115987069 A CN 115987069A
Authority
CN
China
Prior art keywords
power switch
voltage
side power
terminal
low side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211268868.0A
Other languages
English (en)
Inventor
M·奇尼奥利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN115987069A publication Critical patent/CN115987069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
    • H03K17/731—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents with inductive load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

一种集成电路(IC)包括：输入端子；输出端子；第一参考电压端子和第二参考电压端子；高侧功率开关，耦合在第一参考电压端子与输出端子之间；低侧功率开关，耦合在输出端子与第二参考电压端子之间；第一组合逻辑和第二组合逻辑，耦合到输入端子；第一驱动器，耦合在第一组合逻辑与高侧功率开关之间；第二驱动器，耦合在第二组合逻辑与低侧功率开关之间；以及第一比较器，耦合到第二组合逻辑，其中第一比较器被配置为将在高侧功率开关的负载路径端子之间的电压差与第一阈值和第二阈值进行比较。

Description

具有用于电流和电压摆率的增强控制的驱动器电路
技术领域
本发明总体上涉及电子电路，并且在特定实施例中涉及用于驱动电阻器-电感器(RL)负载的驱动器电路。
背景技术
驱动器电路是用于控制另一电路或组件的电路，诸如功率晶体管、发光二极管(LED)或许多其他类型的电学组件。驱动器电路通常用于调节流过电路的电流，或用于控制连接到驱动器电路的其他组件或设备的其他因素。
在某些情况下，驱动器电路供应功率开关以为致动器(诸如螺线管)提供致动电流。例如，汽车系统(诸如车辆变速器、车辆制动系统、燃料喷射系统和内燃机气门控制)通常包括被致动以控制这些系统的螺线管。例如，在燃料喷射系统中，驱动器电路根据驱动器输入和发动机操作来致动螺线管以启动燃料喷射。根据来自驱动器电路的控制信号，燃料喷射器将燃料释放到内燃机的气缸中。
发明内容
在一个实施例中，一种用于驱动电阻器-电感器(RL)负载的电路，包括：高侧功率开关；低侧功率开关，与高侧功率开关串联耦合；高侧驱动器，其中高侧驱动器的输出端子耦合到高侧功率开关的控制端子；低侧驱动器，其中低侧驱动器的输出端子耦合到低侧功率开关的控制端子；第一组合逻辑，耦合在高侧驱动器的输入端子与电路的输入端子之间，其中第一组合逻辑被配置为控制高侧功率开关的操作；第二组合逻辑，耦合在低侧驱动器的输入端子与电路的输入端子之间，其中第二组合逻辑被配置为控制低侧功率开关的操作；以及第一比较器，被配置为将在高侧功率开关的负载路径端子上的第一电压与第一阈值和第二阈值进行比较，其中第一比较器的输出端子耦合到第二组合逻辑。
在一个实施例中，一种集成电路(IC)，包括：输入端子；输出端子；第一参考电压端子和第二参考电压端子；高侧功率开关，耦合在第一参考电压端子与输出端子之间；低侧功率开关，耦合在输出端子与第二参考电压端子之间；第一组合逻辑和第二组合逻辑，耦合到输入端子；第一驱动器，耦合在第一组合逻辑与高侧功率开关之间；第二驱动器，耦合在第二组合逻辑与低侧功率开关之间；以及第一比较器，耦合到第二组合逻辑，其中第一比较器被配置为将在高侧功率开关的负载路径端子之间的电压差与第一阈值和第二阈值进行比较。
在一个实施例中，一种操作用于驱动电阻器-电感器(RL)负载的驱动器电路的方法，包括：在驱动器电路的低侧功率开关处于关断状态的同时，将驱动器电路的高侧功率开关从导通状态切换到关断状态，其中，高侧功率开关的第一负载路径端子耦合到电源，高侧功率开关的第二负载路径端子耦合到RL负载，低侧功率开关的第一负载路径端子耦合到高侧功率开关的第二负载路径端子，并且低侧功率开关的第二负载路径端子耦合到电接地；监测在高侧功率开关的第一负载路径端子和第二负载路径端子上的第一电压和在低侧功率开关的控制端子处的第二电压；当第一电压低于第一预定值并且第二电压低于低侧功率开关的阈值电压时，将具有第一值的第一上拉(PU)电流发送到低侧功率开关的控制端子；当第一电压低于第一预定值并且第二电压高于低侧功率开关的阈值电压时，将具有第二值的第二PU电流发送到低侧功率开关的控制端子，该第二值不同于第一值；当第一电压高于第一预定值且低于第二预定值时，并且当第二电压高于低侧功率开关的阈值电压且低于低侧功率开关的全通电压时，将具有第三值的第三PU电流发送到低侧功率开关的控制端子，该第三值不同于第二值；以及当第一电压高于第二预定值时，并且当第二电压高于低侧功率开关的全通电压时，将具有第四值的第四PU电流发送到低侧功率开关的控制端子，该第四值不同于第三值。
附图说明
本发明的一个或多个实施例的细节在附图和下面的描述中阐述。本发明的其他特征、目的和优势将从描述和附图以及权利要求中显而易见。在图中，相同的参考标号通常在各个视图中表示相同的组成部分，为了简洁起见，通常不对其进行重新描述。为了更完整地理解本发明，现在结合附图参考以下描述，其中：
图1示出了在一个实施例中的驱动器电路的示意图；
图2示出了在一个实施例中的图1的驱动器电路的时序图；
图3示出了在一个实施例中的功率开关的电流-电压(IV)特性；
图4示出了在一个实施例中的控制系统的框图；
图5A和图5B分别示出了在一个实施例中的图1的驱动器电路和参考驱动器电路的性能；
图6示出了在另一实施例中的图1的驱动器电路的性能；以及
图7A和图7B一起示出了在一些实施例中用于操作用于驱动电阻器-电感器(RL)负载的驱动器电路的方法的流程图。
具体实施方式
下面将详细讨论当前优选实施例的制造和使用。然而，应当理解的是，本发明提供了许多可应用的发明概念，其可体现在广泛的各种具体上下文中。所讨论的具体实施例仅仅是说明制造和使用本发明的具体方式，并且不限制本发明的范围。
将在具体上下文(用于电阻器-电感器(RL)负载的驱动器电路)中，关于示例性实施例描述本发明。
图1示出了实施例中的驱动器电路100的示意图。注意，为了简单起见，没有示出驱动器电路100的所有特征。图1的驱动器电路100可以用于驱动电阻器-电感器(RL)负载150，电阻器-电感器(RL)负载150可以被建模为串联或并联耦合的电阻器151和电感器153。RL负载150可以表示宽范围的负载，诸如汽车中的电磁阀，或者DC-DC转换器(例如，降压转换器或升压转换器)的电感器。注意，RL负载150不是驱动器电路100的部分，而是被图示以示出在驱动器电路100与驱动器电路100的负载之间的电连接。驱动器电路100可以使用半导体制造工艺被形成为衬底(例如，硅衬底)上的集成电路(IC)(或IC的一部分)，诸如专用集成电路(ASIC)。驱动器电路100还可以被形成为在例如电子控制单元(ECU)中的IC和分立组件的组合。
如图1所示，驱动器电路100包括输入端子101、输出端子133、第一参考电压端子131和第二参考电压端子135。高侧(HS)功率开关127耦合在第一参考电压端子131(也可称为HS端子131或HS引脚131)和输出端子133(也可称为Vo端子133或Vo引脚133)之间。低侧(LS)功率开关129耦合在输出端子133和第二参考电压端子135(也可称为PGND端子135或PGND引脚135)之间。
HS功率开关127和LS功率开关129可以是任何合适的功率开关，诸如场效应晶体管(FET)(例如，金属氧化物半导体场效应晶体管(MOSFET))、双极结晶体管(BJT)、绝缘栅双极晶体管(IGBT)等。HS功率开关127和LS功率开关129可以统称为功率开关127和129。本文中的讨论可以将功率开关127和129称为MOSFET，应理解，可以使用任何合适的功率开关。在本文的讨论中，当负载电流流过功率开关的负载路径端子(例如，MOSFET的源极/漏极端子)时，功率开关127(或129)被称为导通(或处于导通状态)，而当没有负载电流流过负载路径端子时，功率开关127(或129)被称为关断(或处于关断状态)。例如，通过在N型MOSET的控制端子(例如，栅极端子)处施加逻辑高电压、或者向N型MOSFET的控制端子注入充电电流，N型MOSFET可以导通。图1还示出了功率开关127和129的体二极管。本领域的技术人员将容易理解，体二极管表示功率开关的寄生器件，并且不是连接到功率开关的单独的、独立的二极管。
仍然参考图1，组合逻辑105通过反相器103耦合到输入端子101。组合逻辑105可以包括任何适当类型和数目的逻辑门，这些逻辑门一起工作以生成用于通过驱动器111控制HS功率开关127的操作的(多个)控制信号。类似地，组合逻辑107耦合(例如，直接耦合)到输入端子101。组合逻辑107可以包括任何适当类型和数目的逻辑门，这些逻辑门一起工作以生成用于通过驱动器113控制LS功率开关129的操作的(多个)控制信号。下面讨论关于组合逻辑105和组合逻辑107的功能的细节。注意，在本文的讨论中，除非另有说明，术语“耦合”用于描述电组件之间的电耦合，直接(例如，通过铜线的直接连接)或间接(例如，通过一个或多个插入的电组件)。术语“直接耦合”用于描述例如通过诸如铜线或铜布线的导电线路在电组件之间的直接电连接，因此，在一些实施例中，直接耦合在一起的两个节点具有基本相同的电压。
驱动器111和113可以是任何合适的驱动器电路，诸如电流镜、级联反相器、电压调节器、其组合等。在所示实施例中，驱动器111和113中的每一者是通过向功率开关的控制端子(例如，栅极端子)提供电流(例如，充电电流或放电电流)来驱动相应功率开关(例如，127或129)的电流镜。驱动器111耦合在组合逻辑105的输出端子和HS功率开关127的控制端子之间，驱动器113耦合在组合逻辑107的输出端子和LS功率开关129的控制端子之间。在一些实施例中，组合逻辑105的输出(例如，输出电流)不足以驱动HS功率开关127，因此驱动器111对组合逻辑105的输出进行放大以生成足够大以驱动HS功率开关127的相应控制信号(例如，驱动电流)。类似地，驱动器113对组合逻辑107的输出进行放大以生成足够大以驱动LS功率开关129的相应控制信号(例如，驱动电流)。
参考图1，HS端子131被配置为在驱动器电路100的操作期间耦合到电源节点158，电源节点158耦合到外部电源，诸如电池。外部电源(例如，电池)的电源电压Vbat可以是例如约14V。PGND端子135被配置为耦合到参考电压节点159，该参考电压节点159耦合到参考电压，诸如电接地。在图1中，驱动器111和113由耦合到电源节点115和117的内部电源供电，其中内部电源可以是例如功率转换器，诸如开关模式电源、线性稳压器或电荷泵。内部电源的电源电压可以是任何合适的值。在一个实施例中，由内部电源提供的在电源节点115处的电压高于Vbat十伏，然后由齐纳二极管116箝位在电源节点115处的电源电压，以为HS功率开关127提供适当的偏置电压。
如图1所示，比较器123A和123B(也称为电压比较器)耦合在组合逻辑107和LS功率开关129的控制端子之间。在一些实施例中，比较器123A被配置为将在LS功率开关129的控制端子处的电压与第一预定值进行比较，该第一预定值是LS功率开关129的阈值电压Vth_LS；比较器123B被配置为将在LS功率开关129的控制端子处的电压与第二预定值进行比较，第二预定值是LS功率开关129的全通电压Vfullon_LS。因此，比较器123A和123B的输出是指示在LS功率开关129的控制端子处的电压是否高于第一预定值和第二预定值的逻辑值(例如，逻辑低或逻辑高)。对于LS功率开关129是MOSFET的实施例，LS功率开关129的阈值电压Vth_LS可以是约0.7V，LS功率开关129的全通电压Vfullon_LS可以是约2.7V。
本领域技术人员将容易理解，在LS功率开关129的导通阶段(也称为充电阶段)期间，当在LS功率开关129的控制端子处的电压(例如，LS功率开关129的栅源电压VGS_LS)上升到阈值电压Vth_LS时，LS功率开关129开始导通(例如，在源极/漏极端子之间开始形成沟道区域)，并且如果在源极/漏极端子之间施加电压，则电流开始在LS功率开关129的源极/漏极端子之间流动。当在LS功率开关129的控制端子处的电压上升到全通电压Vfullon_LS时，LS功率开关129中的沟道区域完全形成在负载路径端子(例如，源极/漏极端子)之间。因此，通过监测在LS功率开关129的控制端子处的电压(例如，栅源电压VGS_LS)，实时地监测LS功率开关129的状态，并将其发送到组合逻辑107，以用于在导通阶段的不同步骤处生成适当的控制信号，下面将详细讨论。
类似地，比较器119A和119B耦合在组合逻辑105和HS功率开关127的控制端子之间。在一些实施例中，比较器119A被配置为将在HS功率开关127的控制端子处的电压(例如，栅源电压VGS_HS)与第三预定值进行比较，该第三预定值是HS功率开关127的阈值电压Vth_HS(例如，0.7V)；比较器119B被配置为将在HS功率开关127的控制端子处的电压与第四预定值进行比较，该第四预定值是HS功率开关127的全通电压Vfullon_HS(例如，2.7V)。因此，通过监测在HS功率开关127的控制端子处的电压(例如，栅源电压VGS_HS)，实时地监测HS功率开关127的状态，并将其发送到组合逻辑105，以用于在导通阶段的不同步骤处生成适当的控制信号，下面将详细讨论。
注意，比较器119A的输出也可以被发送到组合逻辑107，比较器123A的输出也可以被发送到组合逻辑105，因为这种状态信息可以被组合逻辑105和组合逻辑107使用，以有利地避免交叉导通的发生，交叉导通是指在同一时间段期间HS功率开关127和LS功率开关129都处于导通状态时的状况。换句话说，组合逻辑105和组合逻辑107可以使用比较器(例如，119A、123A)的输出来避免交叉导通状况。
仍然参考图1，耦合电路128耦合到HS功率开关127的负载路径端子(例如，源极/漏极端子)，并被配置为输出在HS功率开关127的负载路径端子之间的电压差VDS_HS(例如，也称为漏源电压VDS_HS)。然后将电压差VDS_HS发送到比较器141A和141B(也称为电压比较器)。在一些实施例中，比较器141A将漏源电压VDS_HS与第五预定值进行比较，该第五预定值是连接到电源节点158的外部电源的电源电压Vbat的20％；比较器141B将漏源电压VDS_HS与第六预定值进行比较，第六预定值是外部电源的电源电压Vbat的80％。比较器141A和141B的输出被组合逻辑107使用以生成用于控制驱动器电路100的操作的控制信号，下文将详细讨论。
在一些实施例中，驱动器电路100被配置为在输入端子101处接收脉宽调制(PWM)控制信号。基于PWM控制信号和功率开关127/129的状态，组合逻辑105和组合逻辑107生成控制信号(例如，驱动电流)以交替地导通和关断功率开关127/129。在所示的实施例中，功率开关127和129中的每一者交替地导通和关断，并且HS功率开关127和LS功率开关129在不同的时间间隔期间导通，以避免交叉导通。具体地，HS功率开关127导通，同时LS功率开关129关断；并且，HS功率开关127关断，同时LS功率开关129导通。换句话说，HS功率开关127导通的时间间隔与LS功率开关129导通的时间间隔交错。
在一些实施例中，在驱动器电路100的操作期间，当HS功率开关127导通时，LS功率开关129关断，电流从电源节点158流过RL负载150，流入Vo引脚133，流过HS功率开关127的负载路径端子，并流出HS引脚131。接着，HS功率开关127关断，LS功率开关129导通，并且电流从电源节点158流过RL负载150，流入Vo引脚133，流过LS功率开关129的负载路径端子，并流出PGND引脚135。为了避免交叉导通，在功率开关127/129的状态转换期间(例如，从接通到断开，或从断开到接通)，存在一个死区时间，在该死区时间期间功率开关127和129都被关断。
最近，对于汽车控制系统，用于驱动器电路100的PWM控制信号的频率(也可称为PWM致动频率)朝向20KHz或更高向上移动，以避免由于负载中的例如电磁阀的致动而产生的可听噪声。随着PWM致动频率的增加，死区时间成为可能限制没有本公开的驱动器电路的系统的性能的更重要的因素。这是因为在死区时间期间，用于这种系统的监测电路和控制回路可能不工作，并且在死区时间期间的电流没有被调节(例如，被控制)。此外，高的PWM驱动频率可能会引起电磁发射(EME)，这也可以称为电磁干扰(EMI)。例如，驱动器电路100的布线和/或包括驱动器电路100的半导体封装的布线可能包括寄生电感效应，该寄生电感效应可能在操作期间由于驱动器电路100中的不连续电流而引起高频振铃。
为了缩短死区时间，简化的方法可以向功率开关(例如，127或129)的控制端子提供大的上拉电流(例如，充电电流)或大的下拉电流(例如，放电电流)，以快速导通或关断功率开关。然而，如果不适当地调节驱动器电路中的电流和/或电压的摆率，以高频变化的如此大的电流可能导致显著的电磁发射(EME)。对于为汽车市场设计的集成电路IC，该IC的EME应符合IEC 61967-4标准。例如，IEC 61967-4中描述的要求之一与在IC的每个引脚处允许的辐射和传导电磁功率有关。此外，IEC 61967-4为IC应该遵守的频率范围(例如，从150kHz到1GHz)上的传导/辐射功率提供了可接受掩模。如本文所公开的驱动器电路100和操作驱动器电路100的方法允许在功率开关的导通/关断转换阶段期间精确控制电流摆率和电压摆率。因此，在降低EME的同时，实现了快速的转换和短的死区时间。
下面参考图2讨论图1的驱动器电路100的操作，图2示出了在一个实施例中的图1的驱动器电路100的时序图。图2的X轴示出了时间，图2的Y轴示出了不同波形的幅度(例如，值)。标记为CMDDIG的波形表示在驱动器电路100的输入端子101处的PWM控制信号CMDDIG。标记为CMDHS和CMDLS的波形分别表示组合逻辑105的输出信号CMDHS和组合逻辑107的输出信号CMDLS。标记为VGS_HS和VGS_LS的波形分别表示HS功率开关127的栅源电压VGS_HS和LS功率开关129的栅源电压VGS_LS。标记为IPU/PD的波形表示LS功率开关129的上拉(PU)/下拉(PD)电流IPU/PD，其中PU/PD电流IPU/PD的正值意味着电流注入(例如，充电)到LS功率开关129的控制端子以上拉(例如，增加)其栅源电压，PU/PD电流IPU/PD的负值意味着电流流出LS功率开关129的控制端子(例如，从LS功率开关129的控制端子放电)以下拉(例如，降低)其栅源电压。标记为IHS、ILS和Icoil的波形分别表示流过HS功率开关127的负载路径端子、LS功率开关129的负载路径端子和RL负载150的电流。标记为Vo和VDS_HS的波形分别表示在Vo引脚133处的电压和在HS功率开关127的负载路径端子两端的电压(例如，漏源电压)。
本文中图2的讨论集中于在LS功率开关129的导通阶段(也称为充电阶段)期间的操作，其中在HS功率开关127从导通状态改变到断开状态之后LS功率开关129从断开状态改变到接通状态。在所示的实施例中，LS功率开关129的导通阶段被划分为四个顺序步骤，并且在四个步骤中的每个步骤中的PU/PD电流IPU/PD被不同地调整以实现目标电流摆率或目标电压摆率，细节将在下面讨论。在图2的示例中，功率开关127和129是N型MOSFET。普通技术人员在阅读本文中的公开内容时，应该能够容易地将本文中所公开的原理应用于具有其他类型的功率开关的驱动器电路。为了便于讨论，PU/PD电流IPU/PD也被称为在LS功率开关129的导通阶段期间的上拉电流。
现在参考图2，在时间T0，PWM控制信号CMDDIG从低电平上升到高电平。作为响应，组合逻辑105的输出信号CMDHS在时间T0从高变为低，这使驱动器111开始关断HS功率开关127。因此，HS功率开关127的栅源电压VGS_HS在时间T0开始减小。
在时间T1，HS功率开关127的栅源电压VGS_HS下降到其阈值电压以下，并且HS功率开关127完全关断。为了确保不发生交叉导通，组合逻辑107的输出信号CMDLS在时间T2从低上升到高，该时间T2是时间T1之后的短延迟(例如，组合逻辑的传播时间)。在时间T2处的输出信号CMDLS的上升沿使得驱动器113开始用上拉电流PU1对LS功率开关129充电。LS功率开关129现在进入导通阶段的第一步，该第一步由以下条件定义:0<VGS_LS≤Vth_LS且0<VDS_HS≤0.2Vbat，其中Vth_LS是LS功率开关129的阈值电压，VDS_HS是在HS功率开关127的负载路径端子两端的电压，以及Vbat是连接到电源节点158的电源的电源电压。
回想一下，在图1的讨论中，HS功率开关127的电压VDS_HS(例如，漏-源电压)通过比较器141A和141B与0.2Vbat和0.8Vbat进行比较，比较器141A和141B的输出被发送到组合逻辑107。类似地，比较器123A和123B将在LS功率开关129的控制端子处的电压(在所示实施例中是LS功率开关129的电压VGD_LS(例如，栅源电压))与LS功率开关129的阈值电压Vth_LS和全通电压Vfullon_LS进行比较，并将输出发送到组合逻辑107。因此，组合逻辑107实时监测HS功率开关127和LS功率开关129的状态，并基于HS功率开关127和LS功率开关129的状态确定LS功率开关129应该处于导通阶段的哪个步骤。根据导通阶段的步长，组合逻辑107为驱动器113生成相应的输出信号CMDLS，使得由驱动器113生成适当的电流(例如，具有特定值的充电电流或放电电流)以驱动LS功率开关129。在所示的实施例中，输出信号CMDLS是指示多个信号值的数字信号的总线。驱动器113使用多个信号值来生成不同电平的上拉/下拉电流，以在导通阶段的不同步骤中驱动LS功率开关129。注意，为了简单起见，图2将CMDLS信号绘制为二进制电平信号，应理解，当CMDLS是活动的(例如，从低到高上升)时，指示驱动电流的值的多电平信号被发送到驱动器113。细节将在下面讨论。
如图2所示，在导通阶段的第一步中，响应于输出信号CMDLS在时间T2处的上升沿，驱动器113向LS功率开关129的控制端子(例如，栅极)注入大的上拉电流PU1(例如，在约10mA至约50mA之间)，因此，LS功率开关129的栅源电压VGS_LS在时间T2处开始上升。设计大的上拉电流PU1以减少死区时间并确保LS功率开关129的沟道区域能够快速形成。换句话说，大的上拉电流PU1被设计为使LS功率开关129的电压VGS_LS迅速升高超过阈值电压Vth_LS。作为示例，LS功率开关129的转换时间(例如，在时间T0和时间T6之间的时间段，其中时间T6是在LS功率开关129的栅源电压达到接通状态的最大电压时)可以在约4μs和约5μs之间，导通阶段的第一步小于1μs，诸如约200ns。
在时间T3，LS功率开关129的栅源电压VGS_LS达到其阈值电压Vth_LS，LS功率开关129开始导通，并且电压VDS_HS仍然低于0.2Vbat。然后，组合逻辑107判定LS功率开关129应该进入导通阶段的第二步，该第二步由以下条件定义:VGS_LS>Vth_LS且0<VDS_HS≤0.2Vbat。因此，现在完成与在时间T2和时间T3之间的时间段相对应的导通阶段的第一步，并且LS功率开关129在时间T3进入导通阶段的第二步。
如图2所示，在导通阶段的第二步中，将不同的上拉电流PU2注入LS功率开关129的控制端子。在所示的示例中，上拉电流PU2小于上拉电流PU1。例如，虽然上拉电流PU1可以在约10mA和约50mA之间，但上拉电流PU2可以小于约1mA。上拉电流PU2的较小值可能有助于降低在转换时段期间的EME。流过LS功率开关129的负载路径端子(例如，源极/漏极端子)的电流ILS开始增加，并且LS功率开关129的电压VGS_LS继续朝着米勒平台区增加，但以比第一步更低的电压摆率(例如，斜率)增加。同时，Vo引脚133处的电压Vo开始朝向电接地被拉低，并且电压VDS_HS开始从接近零电压朝向电源电压Vbat增加。
在一些实施例中，上拉电流PU2由LS功率开关129的电流ILS(例如，漏源电流)的目标电流摆率确定。电流ILS的目标电流摆率可以转而由在例如IEC 61967-4标准中定义的EME掩模或驱动器电路100用于的特定应用确定。换句话说，在第二步期间的电流ILS的摆率(例如，斜率)可以被调整，以帮助实现符合例如IEC 61967-4标准或特定设计规范的EME。
暂时参考图3，图3示出了LS功率开关129的电流-电压(I-V)特性。特别地，曲线201示出了LS功率开关129的栅源电压(在图3中标记为VGS)与LS功率开关129的漏源电流(在图3中标记为ID)之间的关系。如图3所示，当栅源电压VGS上升到LS功率开关129的阈值电压(在图3中标记为VTH)以上时，LS功率开关129进入饱和区域，并且漏源电流ID随栅源电压VGS上升。对于栅源电压VGS的给定范围，漏源电流ID的变化量由曲线201确定。因此，通过改变栅源电压VGS穿越给定的栅源电压范围的速度，可以将漏源电流ID的摆率调整到目标值。由于可以通过调整流入LS功率开关129的控制端子的充电电流(例如，上拉电流PU2)来改变栅源电压VGS增加的速度，因此可以通过调整充电电流的值来控制漏源电流ID的摆率。
回到图2，为了在导通阶段的第二步期间实现电流ILS的目标摆率，上拉电流PU2的值由LS功率开关129的I-V特性以及LS功率开关129的栅源电压如何随上拉电流变化来确定，如上面参考图3所述。因此，本公开允许精确地控制LS功率开关129的漏源电流ILS的摆率，以实现在短转换时间和更好的EME控制之间的平衡。注意，在导通阶段的第二步期间，电流ILS的摆率(例如斜率)和电流IHS的摆率(例如HS功率开关127的漏源电流)具有相同的大小但相反的符号。电流IHS可以与例如在从时间T1到时间T3的时间段期间流过HS功率开关127的体二极管的电流相对应。
在时间T4，电压VDS_HS上升到电源电压Vbat的20％以上，也达到米勒平台电压。然后，组合逻辑107判定导通阶段的第二步结束，并且LS功率开关129进入由以下条件定义的导通阶段的第三步:Vth_LS＜VGS_LS≤Vfullon_LS且0.2Vbat<VDS_HS≤0.8Vbat。
在导通阶段的第三步中，可以不同于上拉电流PU2和PU1的上拉电流PU3被注入LS功率开关129的控制端子。在第三步期间，电压Vo继续被拉向电接地，并且电压VDS_HS继续朝向电源电压Vbat增加。
在一些实施例中，控制电压Vo在第三步期间的摆率以实现目标摆率，这可以有助于降低EME并实现符合例如IEC 61967-4标准。具体地，电压摆率可以由dVo/dt＝IPU3/CGD_LS来确定，其中IPU3是上拉电流PU3的值，以及CGD_LS是LS功率开关129的本征电容。换句话说，通过调整上拉电流PU3的值，可以精确地控制电压Vo在导通阶段的第三步期间的摆率。因此，除了在导通阶段的第二步中控制电流摆率之外，本公开还允许在导通阶段的第三步中控制电压摆率。可以调整电流摆率和电压摆率，以实现在缩短转换时间与降低包含驱动器电路100的IC的EME之间的平衡。
在时间T5，电压VDS_HS上升到电源电压Vbat的80％以上，并且电压VGS_LS上升到LS功率开关129的全通电压Vfullon_LS以上。作为响应，组合逻辑107判定导通阶段的第三步结束，并且LS功率开关129进入由以下条件定义的导通阶段的第四步：Vfullon_LS＜VGS_LS且0.8Vbat<VDS_HS。
在第四步中，将上拉电流PU4注入LS功率开关129的控制端子，以将电压VGS_LS强拉到最终电压值(例如+3V)。上拉电流PU4是与上拉电流PU1相似或大于上拉电流PU1的大电流。在图2的示例中，上拉电流PU1的值大于上拉电流PU2的值，上拉电流PU3的值大于上拉电流PU2的值但小于上拉电流PU1的值，上拉电流PU4的值大于上拉电流PU1的值。当然，这只是一个非限制性的示例。上拉电流之间的其他关系是可能的，并且完全旨在被包括在本公开的范围内。在所示的示例中，在电压VGS_LS达到最终电压值(例如+3V)之后，组合逻辑107停止驱动器113对LS功率开关129充电，上拉电流在时间T6下降到零，这表示导通阶段的四个步骤的结束，并且LS功率开关129的转换现在完成。作为示例，HS功率开关127被关断的时间段(例如，从时间T0到时间T1)可以在约200ns和500ns之间。导通阶段的第一步(例如，从时间T2到时间T3)可以在约200ns和约500ns之间。导通阶段的第二步(例如，从时间T3到时间T4)可能在约1μs和约1.5μs之间。导通阶段的第三步(例如，从时间T4到时间T5)可能在约1μs和约1.5μs之间。导通阶段的第四步(例如，从时间T5到时间T6)可以是约500ns。
图2还示出了LS功率开关129的关断阶段(例如，从时间T7到大约时间T12)，其中LS功率开关129从接通状态改变到关断状态。驱动器电路100在关断阶段的操作遵循与上述相同的四个步骤，但顺序相反。此外，LS功率开关129不是在充电，而是被放电，使得其栅源电压在关断阶段降低，如下拉电流的负值(例如-PU4、-PU3、-PU2和-PU1)所示。本领域的技术人员在阅读当前公开内容时，将能够容易地将上面讨论的用于导通阶段的原理应用于关断阶段。这里不讨论细节。
图4示出了在一个实施例中的控制系统300的框图。控制系统300可以用于例如汽车的发动机控制系统、变速器控制系统、制动控制系统或转向控制系统。为了简单起见，并不说明控制系统300的所有功能块。
如图4所示，控制系统300包括微控制器301和集成电路(IC)310。在一些实施例中，微控制器301包括存储计算机程序的存储器(例如，非易失性存储器)，当由微控制器301执行时，计算机程序实现控制系统300的各种控制功能。例如，微控制器301可以生成各种控制信号(例如，控制驱动器电路100的PWM控制信号)以控制IC 310内的功能块。
IC 310可以是用于汽车控制应用的ASIC。在图4的示例中，IC 310包括多个功能块，诸如用于生成由IC 310内的其他块使用的内部电源电压的电源303(例如，开关模式电源)。IC 310还包括驱动器电路305，驱动器电路305可以是或包括图1的驱动器电路100。驱动器电路305表示IC 310的致动部分，并且可以具有螺线管驱动器、通用驱动器、LED驱动器、其组合等。此外，IC 310还包括收发器307，收发器307用于例如诊断目的以及用于与例如汽车中的其他系统通信。此外，IC 310包括故障安全开关309，故障安全开关309用于在IC310内部出现严重故障的情况下用安全路径偏置负载313(例如，螺线管)以快速断开电源(例如，电池)。IC 310内的各种功能块通过它们之间的信号路径互连。
图4进一步示出了控制系统300的反向电池保护块311，顾名思义，其提供反向电池保护。图4示出了耦合到驱动器电路305的负载313(可以是RL负载)。负载313被图示以示出在IC 310和负载313之间的耦合。负载313可以不是控制系统300的部分。在一些实施例中，控制系统300的组件(诸如微控制器301、IC 310和反向电池保护块311)被放置在(例如，焊接在)印刷电路板(PCB)上以形成控制系统300。
图5A示出了在一个实施例中的图1的驱动器电路100的性能。图5A中的曲线501是使用在驱动器电路100的Vo引脚133处的经测量的电压数据生成的。当驱动器电路100由频率为14KHz的PWM控制信号驱动时，在导通阶段的第二步和第三步以1A/μs的电流摆率和15V/μs的电压摆率收集电压数据。通过执行电压数据的快速傅立叶变换(FFT)来完成对来自Vo引脚133的电压数据的频率分析。图5A的X轴示出了以MHz为单位的频率，图5A的Y轴示出了电压数据的频率分量的幅度。图5A进一步示出EME掩模曲线503。在图5A的示例中，驱动器电路100在高频(例如，高于1MHz)处的EME对于特定应用是感兴趣的。可以看出，通过调整电流摆率和电压摆率，EME在高频处低于EME掩模曲线503。
出于比较的目的，图5B中的曲线505示出了参考驱动器电路的性能，该参考驱动器电路不使用如上所述的四个步骤来控制导通阶段。取而代之的是，图5B的参考驱动器电路通过仅监测LS功率开关129的栅源电压VGS_LS使用三个步骤来控制导通阶段，其中在第一步中，LS功率开关129的栅源电压从零上升到阈值电压(0.7V)；在第二步中，LS功率开关129的栅源电压从阈值电压上升到LS功率开关120的全通电压(例如，2.7V)；在第三步中，LS功率开关129的栅源电压从全通电压上升到最终电压值(例如，3V)。在图5B的示例中，曲线505是通过以下生成的：使用来自Vo引脚133的电压数据，使用到具有5KHz频率的PWM控制信号，以及针对参考驱动器电路的三步导通阶段的第一步和第二步使用4.5A/μs的电流摆率和13.5V/μs的电压摆率。
比较图5A和图5B，可以看出在这两个图中，大约12MHz以下的频率分量具有大约相同的幅度。对于高于约12MHz的频率，本公开中所公开的四步导通阶段(参见曲线501)实现了比具有三步导通阶段(参见曲线505)的参考驱动器电路更低(因此更好)的EME控制。图5B还示出了另一EME掩模曲线507。由于参考驱动器电路对EME的控制较少，所以曲线505在宽频率范围上高于EME掩模曲线507。
图6示出了在另一实施例中的图1的驱动器电路100的性能。在图6中，曲线601对应于16KHz的PWM控制频率，其中在导通阶段的第二步和第三步，电流摆率为4.5A/μs，电压摆率为55V/μs。曲线603对应于16KHz的PWM控制频率，其中在导通阶段的第二步和第三步，电流摆率为4.5A/μs，电压摆率为27V/μs。比较图6中的曲线601和603，可以看出，通过在导通阶段的第三步将电压摆率从55V/μs降低到27V/μs，在1MHz、10MHz和30MHz下分别实现了5dB、8dB和8dB的改善(例如，降低频率分量的幅度)。这说明了能够控制电压摆率的优势。
图5A中的曲线501与图6中的曲线601之间的比较可以提供关于在导通阶段的第二步期间调整电流摆率的益处的一些见解。从上面讨论的图6的结果可以看出，通过将电压摆率降低一半(例如，从55V/μs降至27V/μs)，在10MHz和30MHz下EME可以提高8dB。假设将电压摆率减半导致8dB的改善，并注意到曲线501的电压摆率(例如13.5V/μs)是曲线601的电压摆率(例如27V/μs)的一半，则在10MHz和30MHz下，从曲线601到曲线501可以再预期8dB的改善。曲线501示出了在10MHz和30MHz下从曲线601到曲线501的实际改善19dB。因此，可以实现3dB的额外改善(例如，19-2×8＝3)，这可能归因于在导通阶段的第二步期间更好地控制了电流摆率(例如，从曲线601中的4.5A/μs到曲线501中的1A/μs)。
图7A和图7B一起示出了在一些实施例中用于操作用于驱动电阻器-电感器(RL)负载的驱动器电路的方法1000的流程图。应当理解，图7A和图7B中所示的实施例方法仅仅是许多可能的实施例方法的一个示例。本领域普通技术人员将认识到许多变化、替代和修改。例如，如图7A和图7B所示的各种步骤可以被添加、移除、替换、重新排列和重复。
参考图7A和图7B，在框1010，在驱动器电路的低侧功率开关处于关断状态的同时，驱动器电路的高侧功率开关从导通状态切换到关断状态，其中高侧功率开关的第一负载路径端子和高侧功率开关的第二负载路径端子分别耦合到RL负载的第一端子和RL负载的第二端子，其中高侧功率开关的第一负载路径端子耦合到电源，低侧功率开关的第一负载路径端子耦合到高侧功率开关的第二负载路径端子，并且低侧功率开关的第二负载路径端子耦合到电接地。在框1020，监测在高侧功率开关的第一负载路径端子和第二负载路径端子上的第一电压和在低侧功率开关的控制端子处的第二电压。在框1030，当第一电压低于第一预定值并且第二电压低于低侧功率开关的阈值电压时，将具有第一值的第一上拉(PU)电流发送到低侧功率开关的控制端子。在框1040，当第一电压低于第一预定值并且第二电压高于低侧功率开关的阈值电压时，将具有第二值的第二PU电流发送到低侧功率开关的控制端子，该第二值不同于第一值。在框1050，当第一电压高于第一预定值且低于第二预定值时，并且当第二电压高于低侧功率开关的阈值电压且低于低侧功率开关的全通电压时，将具有第三值的第三PU电流发送到低侧功率开关的控制端子，该第三值不同于第二值。在框1060，当第一电压高于第二预定值并且当第二电压高于低侧功率开关的全通电压时，将具有第四值的第四PU电流发送到低侧功率开关的控制端子，该第四值不同于第三值。
本公开的修改和变化是可能的，并且完全旨在被包括在本公开的范围内。例如，虽然所示实施例用于所谓的LS驱动器应用，其中LS功率开关129的上拉/下拉电流在导通/关断阶段期间被控制，但熟练技术人员在阅读本公开时将能够容易地将本文公开的原理应用于HS驱动器应用，其中HS功率开关127的上拉/下拉电流在导通/关断阶段期间被控制，并且RL负载150耦合在Vo端子133和PGND端子135之间。特别地，对于HS驱动器应用，监测HS功率开关127的栅源电压VGS_HS和LS功率开关129的漏源电压VDS_LS，以确定导通(或关断)阶段的四个步骤。换句话说，可以分别用VGS_HS和VDS_LS替换在对LS驱动器应用的讨论中的VGS_LS和VDS_HS，以导出对HS驱动器应用的讨论。作为另一示例，在所示的实施例中，为了确定导通阶段(或关断阶段)的四个步骤，将VDS_HS与两个阈值(例如，0.2Vbat和0.8Vbat)进行比较。阈值0.2Vbat和0.8Vbat可以用其他合适的值代替，诸如分别用30％Vbat(0.3Vbat)和70％Vbat(0.7Vbat)代替。作为又一示例，虽然图1示出了耦合在HS端子131和Vo端子133之间的RL负载150(例如，电磁阀)，但RL负载150可以仅耦合到Vo端子133。在示例实施例中，RL负载150是降压转换器，并且仅Vo端子133直接耦合到降压转换器。
所公开的实施例可以实现优势。例如，所公开的驱动器电路100具有用于监测LS功率开关129的栅源电压和HS功率开关127的漏源电压的电压比较器。在操作期间，LS功率开关129的栅源电压和HS功率开关127的漏源电压被用于确定LS功率开关129应该处于导通阶段的四个步骤中的哪一个，并且对于导通阶段的每一个步骤可以施加不同的上拉电流，这允许在导通阶段期间精确地控制电流摆率和电压摆率。因此，在导通阶段实现了短的死区时间，同时降低了EME。
这里概述本发明的示例实施例。还可以从本文提交的说明书和权利要求书的全部理解其他实施例。
示例1.在一个实施例中，一种用于驱动电阻器-电感器(RL)负载的电路，包括：高侧功率开关；低侧功率开关，与高侧功率开关串联耦合；高侧驱动器，其中高侧驱动器的输出端子耦合到高侧功率开关的控制端子；低侧驱动器，其中低侧驱动器的输出端子耦合到低侧功率开关的控制端子；第一组合逻辑，耦合在高侧驱动器的输入端子与电路的输入端子之间，其中第一组合逻辑被配置为控制高侧功率开关的操作；第二组合逻辑，耦合在低侧驱动器的输入端子与电路的输入端子之间，其中第二组合逻辑被配置为控制低侧功率开关的操作；以及第一比较器，被配置为将在高侧功率开关的负载路径端子上的第一电压与第一阈值和第二阈值进行比较，其中第一比较器的输出端子耦合到第二组合逻辑。
示例2.如示例1的电路，其中高侧功率开关的第一负载路径端子耦合到电路的第一参考电压端子，并且高侧功率开关的第二负载路径端子耦合到电路的输出端子，其中电路的输出端子被配置为耦合到RL负载。
示例3.如示例2的电路，其中低侧功率开关的第一负载路径端子耦合到电路的输出端子，并且低侧功率开关的第二负载路径端子耦合到电路的第二参考电压端子。
示例4.如示例3的电路，其中电路的第一参考电压端子被配置为耦合到电源，并且电路的第二参考电压端子被配置为耦合到电接地。
示例5.如示例4的电路，其中电源具有电源电压，其中第一阈值和第二阈值分别为电源电压的20％和80％。
示例6.如示例5的电路，其中第二组合逻辑被配置为在低侧功率开关的导通阶段期间：监测在高侧功率开关的负载路径端子上的第一电压和在低侧功率开关的控制端子处的第二电压；并且响应于检测到第一电压低于第一阈值并且第二电压低于低侧功率开关的阈值电压，将具有第一幅度的第一上拉(PU)电流注入低侧功率开关的控制端子；以及响应于检测到第一电压低于第一阈值并且第二电压高于低侧功率开关的阈值电压，将具有第二幅度的第二PU电流注入低侧功率开关的控制端子，该第二幅度不同于第一幅度。
示例7.如示例6的电路，其中第二PU电流的第二幅度小于第一PU电流的第一幅度。
示例8.如示例6的电路，其中第二PU电流的第二幅度根据在导通阶段期间流过低侧功率开关的负载路径端子的电流的目标电流摆率来确定。
示例9.如示例8的电路，其中第二组合逻辑还被配置为在低侧功率开关的导通阶段期间：响应于检测到第一电压高于第一阈值且低于第二阈值并且第二电压高于低侧功率开关的阈值电压且低于低侧功率开关的全通电压，将具有第三幅度的第三PU电流注入低侧功率开关的控制端子，该第三幅度不同于第二幅度；并且响应于检测到第一电压高于第二阈值并且第二电压高于低侧功率开关的全通电压，将具有第四幅度的第四PU电流注入低侧功率开关的控制端子，该第四幅度不同于第三幅度。
示例10.如示例9的电路，其中第三PU电流的第三幅度是根据在导通阶段期间在电路的输出端子处的电压的目标电压摆率来确定的。
示例11.如示例1的电路，还包括：第二比较器，耦合在低侧功率开关的控制端子与第二组合逻辑之间，其中第二比较器被配置为将在低侧功率开关的控制端子处的电压与低侧功率开关的阈值电压和低侧功率开关的全通电压进行比较。
示例12.一种集成电路(IC)，包括：输入端子；输出端子；第一参考电压端子和第二参考电压端子；高侧功率开关，耦合在第一参考电压端子与输出端子之间；低侧功率开关，耦合在输出端子与第二参考电压端子之间；第一组合逻辑和第二组合逻辑，耦合到输入端子；第一驱动器，耦合在第一组合逻辑与高侧功率开关之间；第二驱动器，耦合在第二组合逻辑与低侧功率开关之间；以及第一比较器，耦合到第二组合逻辑，其中第一比较器被配置为将在高侧功率开关的负载路径端子之间的电压差与第一阈值和第二阈值进行比较。
示例13.如示例12的IC，还包括：第二比较器，耦合在低侧功率开关与第二组合逻辑之间，其中第二比较器被配置为将在低侧功率开关的控制端子处的电压与低侧功率开关的阈值电压和低侧功率开关的全通电压进行比较。
示例14.如示例12的IC，其中IC的输入端子被配置为耦合到脉宽调制(PWM)信号，其中IC的输出端子被配置为耦合到负载，其中IC的第一参考电压端子被配置为耦合到IC外部的电源，并且IC的第二参考电压端子被配置为耦合到参考电压节点。
示例15.如示例12的IC，其中高侧功率开关和低侧功率开关中的每一者被配置为交替地导通和关断，其中高侧功率开关和低侧功率开关被配置为分别在第一时间间隔和第二时间间隔期间导通，其中第一时间间隔与第二时间间隔交错。
示例16.如示例12的IC，其中第二组合逻辑被配置为在低侧功率开关的充电阶段：监测在高侧功率开关的负载路径端子上的第一电压和在低侧功率开关的控制端子处的第二电压；当第一电压低于第一预定值并且第二电压低于低侧功率开关的阈值电压时，将具有第一幅度的第一上拉(PU)电流发送到低侧功率开关的控制端子；当第一电压低于第一预定值并且第二电压高于低侧功率开关的阈值电压时，将具有第二幅度的第二PU电流发送到低侧功率开关的控制端子，该第二幅度不同于第一幅度；当第一电压高于第一预定值且低于第二预定值时，并且当第二电压高于低侧功率开关的阈值电压且低于低侧功率开关的全通电压时，将具有第三幅度的第三PU电流发送到低侧功率开关的控制端子，该第三幅度不同于第二幅度；以及当第一电压高于第二预定值并且当第二电压高于低侧功率开关的全通电压时，将具有第四幅度的第四PU电流发送到低侧功率开关的控制端子，该第四幅度不同于第三幅度。
示例17.在一个实施例中，一种操作用于驱动电阻器-电感器(RL)负载的驱动器电路的方法，包括：在驱动器电路的低侧功率开关处于关断状态的同时，将驱动器电路的高侧功率开关从导通状态切换到关断状态，其中高侧功率开关的第一负载路径端子耦合到电源，高侧功率开关的第二负载路径端子耦合到RL负载，低侧功率开关的第一负载路径端子耦合到高侧功率开关的第二负载路径端子，并且低侧功率开关的第二负载路径端子耦合到电接地；监测在高侧功率开关的第一负载路径端子和第二负载路径端子上的第一电压和在低侧功率开关的控制端子处的第二电压；当第一电压低于第一预定值并且第二电压低于低侧功率开关的阈值电压时，将具有第一值的第一上拉(PU)电流发送到低侧功率开关的控制端子；当第一电压低于第一预定值并且第二电压高于低侧功率开关的阈值电压时，将具有第二值的第二PU电流发送到低侧功率开关的控制端子，该第二值不同于第一值；当第一电压高于第一预定值且低于第二预定值时，并且当第二电压高于低侧功率开关的阈值电压且低于低侧功率开关的全通电压时，将具有第三值的第三PU电流发送到低侧功率开关的控制端子，该第三值不同于第二值；以及当第一电压高于第二预定值时，并且当第二电压高于低侧功率开关的全通电压时，将具有第四值的第四PU电流发送到低侧功率开关的控制端子，该第四值不同于第三值。
示例18.如示例17的方法，其中电源具有电源电压，其中第一预定值是电源电压的30％，并且第二预定值是电源电压的70％。
示例19.如示例18的方法，其中第二PU电流的第二值是根据用于在低侧功率开关的第一负载路径端子和第二负载路径端子之间流动的电流的目标电流摆率来确定的。
示例20.如示例19的方法，其中第三PU电流的第三值是根据在高侧功率开关的第二负载路径端子处的电压的目标电压摆率来确定的。
虽然已经参考说明性实施例描述了本发明，但本描述不旨在在限制意义上解释。参考描述，本领域技术人员对本发明的说明性实施例以及其他实施例的各种修改和组合将是显而易见的。因此，所附权利要求包括任何这样的修改或实施例。

Claims (20)

1.一种用于驱动电阻器-电感器(RL)负载的电路，所述电路包括：
高侧功率开关；
低侧功率开关，与所述高侧功率开关串联耦合；
高侧驱动器，其中所述高侧驱动器的输出端子耦合到所述高侧功率开关的控制端子；
低侧驱动器，其中所述低侧驱动器的输出端子耦合到所述低侧功率开关的控制端子；
第一组合逻辑，耦合在所述高侧驱动器的输入端子与所述电路的输入端子之间，其中所述第一组合逻辑被配置为控制所述高侧功率开关的操作；
第二组合逻辑，耦合在所述低侧驱动器的输入端子与所述电路的所述输入端子之间，其中所述第二组合逻辑被配置为控制所述低侧功率开关的操作；以及
第一比较器，被配置为将在所述高侧功率开关的负载路径端子上的第一电压与第一阈值和第二阈值进行比较，其中所述第一比较器的输出端子耦合到所述第二组合逻辑。
2.根据权利要求1所述的电路，其中所述高侧功率开关的第一负载路径端子耦合到所述电路的第一参考电压端子，并且所述高侧功率开关的第二负载路径端子耦合到所述电路的输出端子，其中所述电路的所述输出端子被配置为耦合到所述RL负载。
3.根据权利要求2所述的电路，其中所述低侧功率开关的第一负载路径端子耦合到所述电路的所述输出端子，并且所述低侧功率开关的第二负载路径端子耦合到所述电路的第二参考电压端子。
4.根据权利要求3所述的电路，其中所述电路的所述第一参考电压端子被配置为耦合到电源，并且所述电路的所述第二参考电压端子被配置为耦合到电接地。
5.根据权利要求4所述的电路，其中所述电源具有电源电压，其中所述第一阈值和所述第二阈值分别为所述电源电压的20％和80％。
6.根据权利要求5所述的电路，其中所述第二组合逻辑被配置为在所述低侧功率开关的导通阶段期间：
监测在所述高侧功率开关的所述负载路径端子上的所述第一电压和在所述低侧功率开关的所述控制端子处的第二电压；并且
响应于检测到所述第一电压低于所述第一阈值并且所述第二电压低于所述低侧功率开关的阈值电压，将具有第一幅度的第一上拉(PU)电流注入所述低侧功率开关的所述控制端子；以及
响应于检测到所述第一电压低于所述第一阈值并且所述第二电压高于所述低侧功率开关的所述阈值电压，将具有第二幅度的第二PU电流注入所述低侧功率开关的所述控制端子，所述第二幅度不同于所述第一幅度。
7.根据权利要求6所述的电路，其中所述第二PU电流的所述第二幅度小于所述第一PU电流的所述第一幅度。
8.根据权利要求6所述的电路，其中所述第二PU电流的所述第二幅度是根据在所述导通阶段期间流过所述低侧功率开关的所述负载路径端子的电流的目标电流摆率来确定的。
9.根据权利要求8所述的电路，其中所述第二组合逻辑还被配置为在所述低侧功率开关的所述导通阶段期间：
响应于检测到所述第一电压高于所述第一阈值且低于所述第二阈值并且所述第二电压高于所述低侧功率开关的所述阈值电压且低于所述低侧功率开关的全通电压，将具有第三幅度的第三PU电流注入所述低侧功率开关的所述控制端子，所示第三幅度不同于所述第二幅度；以及
响应于检测到所述第一电压高于所述第二阈值且所述第二电压高于所述低侧功率开关的所述全通电压，将具有第四幅度的第四PU电流注入所述低侧功率开关的所述控制端子，所述第四幅度不同于所述第三幅度。
10.根据权利要求9所述的电路，其中所述第三PU电流的所述第三幅度是根据在所述导通阶段期间在所述电路的所述输出端子处的电压的目标电压摆率来确定的。
11.根据权利要求1所述的电路，还包括：
第二比较器，耦合在所述低侧功率开关的所述控制端子与所述第二组合逻辑之间，其中所述第二比较器被配置为将在所述低侧功率开关的所述控制端子处的电压与所述低侧功率开关的阈值电压和所述低侧功率开关的全通电压进行比较。
12.一种集成电路(IC)，包括：
输入端子；
输出端子；
第一参考电压端子和第二参考电压端子；
高侧功率开关，耦合在所述第一参考电压端子与所述输出端子之间；
低侧功率开关，耦合在所述输出端子与所述第二参考电压端子之间；
第一组合逻辑和第二组合逻辑，耦合到所述输入端子；
第一驱动器，耦合在所述第一组合逻辑与所述高侧功率开关之间；
第二驱动器，耦合在所述第二组合逻辑与所述低侧功率开关之间；以及
第一比较器，耦合到所述第二组合逻辑，其中所述第一比较器被配置为将在所述高侧功率开关的负载路径端子之间的电压差与第一阈值和第二阈值进行比较。
13.根据权利要求12所述的IC，还包括：
第二比较器，耦合在所述低侧功率开关与所述第二组合逻辑之间，其中所述第二比较器被配置为将在所述低侧功率开关的控制端子处的电压与所述低侧功率开关的阈值电压和所述低侧功率开关的全通电压进行比较。
14.根据权利要求12所述的IC，其中所述IC的所述输入端子被配置为耦合到脉宽调制(PWM)信号，其中所述IC的所述输出端子被配置为耦合到负载，其中所述IC的所述第一参考电压端子被配置为耦合到所述IC外部的电源，并且所述IC的所述第二参考电压端子被配置为耦合到参考电压节点。
15.根据权利要求12所述的IC，其中所述高侧功率开关和所述低侧功率开关中的每一者被配置为交替地导通和关断，其中所述高侧功率开关和所述低侧功率开关被配置为分别在第一时间间隔和第二时间间隔期间导通，其中所述第一时间间隔与所述第二时间间隔交错。
16.根据权利要求12所述的IC，其中所述第二组合逻辑被配置为在所述低侧功率开关的充电阶段：
监测在所述高侧功率开关的负载路径端子上的第一电压和在所述低侧功率开关的控制端子处的第二电压；
当所述第一电压低于第一预定值并且所述第二电压低于所述低侧功率开关的阈值电压时，将具有第一幅度的第一上拉(PU)电流发送到所述低侧功率开关的所述控制端子；
当所述第一电压低于所述第一预定值并且所述第二电压高于所述低侧功率开关的所述阈值电压时，将具有第二幅度的第二PU电流发送到所述低侧功率开关的所述控制端子，所述第二幅度不同于所述第一幅度；
当所述第一电压高于所述第一预定值且低于第二预定值时，并且当所述第二电压高于所述低侧功率开关的所述阈值电压且低于所述低侧功率开关的全通电压时，将具有第三幅度的第三PU电流发送到所述低侧功率开关的所述控制端子，所述第三幅度不同于所述第二幅度；以及
当所述第一电压高于所述第二预定值并且当所述第二电压高于所述低侧功率开关的所述全通电压时，将具有第四幅度的第四PU电流发送到所述低侧功率开关的所述控制端子，所述第四幅度不同于所述第三幅度。
17.一种操作驱动器电路的方法，所述驱动器电路用于驱动电阻器-电感器(RL)负载，所述方法包括：
在所述驱动器电路的低侧功率开关处于关断状态的同时，将所述驱动器电路的高侧功率开关从导通状态切换到所述关断状态，其中所述高侧功率开关的第一负载路径端子耦合到电源，所述高侧功率开关的第二负载路径端子耦合到所述RL负载，所述低侧功率开关的第一负载路径端子耦合到所述高侧功率开关的所述第二负载路径端子，并且所述低侧功率开关的第二负载路径端子耦合到电接地；
监测在所述高侧功率开关的所述第一负载路径端子和所述第二负载路径端子上的第一电压和在所述低侧功率开关的控制端子处的第二电压；
当所述第一电压低于第一预定值并且所述第二电压低于所述低侧功率开关的阈值电压时，将具有第一值的第一上拉(PU)电流发送到所述低侧功率开关的所述控制端子；
当所述第一电压低于所述第一预定值并且所述第二电压高于所述低侧功率开关的所述阈值电压时，将具有第二值的第二PU电流发送到所述低侧功率开关的所述控制端子，所述第二值不同于所述第一值；
当所述第一电压高于所述第一预定值且低于第二预定值时，并且当所述第二电压高于所述低侧功率开关的所述阈值电压且低于所述低侧功率开关的全通电压时，将具有第三值的第三PU电流发送到所述低侧功率开关的所述控制端子，所述第三值不同于所述第二值；以及
当所述第一电压高于所述第二预定值时，并且当所述第二电压高于所述低侧功率开关的所述全通电压时，将具有第四值的第四PU电流发送到所述低侧功率开关的所述控制端子，所述第四值不同于所述第三值。
18.根据权利要求17所述的方法，其中所述电源具有电源电压，其中所述第一预定值是所述电源电压的30％，并且所述第二预定值是所述电源电压的70％。
19.根据权利要求18所述的方法，其中所述第二PU电流的所述第二值是根据在所述低侧功率开关的所述第一负载路径端子和所述第二负载路径端子之间流动的电流的目标电流摆率来确定的。
20.根据权利要求19所述的方法，其中所述第三PU电流的所述第三值是根据在所述高侧功率开关的所述第二负载路径端子处的电压的目标电压摆率来确定的。
CN202211268868.0A 2021-10-15 2022-10-17 具有用于电流和电压摆率的增强控制的驱动器电路 Pending CN115987069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/502,200 US11552633B1 (en) 2021-10-15 2021-10-15 Driver circuit with enhanced control for current and voltage slew rates
US17/502,200 2021-10-15

Publications (1)

Publication Number Publication Date
CN115987069A true CN115987069A (zh) 2023-04-18

Family

ID=83151580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211268868.0A Pending CN115987069A (zh) 2021-10-15 2022-10-17 具有用于电流和电压摆率的增强控制的驱动器电路

Country Status (3)

Country Link
US (1) US11552633B1 (zh)
EP (1) EP4167484A1 (zh)
CN (1) CN115987069A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923799B2 (en) * 2021-08-09 2024-03-05 Texas Instruments Incorporated Systems and methods for regulating slew time of output voltage of DC motor drivers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749209B2 (en) * 2008-05-05 2014-06-10 Infineon Technologies Austria Ag System and method for providing adaptive dead times
US10090751B1 (en) * 2018-02-21 2018-10-02 Ixys, Llc Gate driver for switching converter having body diode power loss minimization
FR3081633B1 (fr) * 2018-05-22 2021-06-18 Exagan Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas
US10969808B2 (en) * 2019-04-01 2021-04-06 Texas Instruments Incorporated On-time timer circuit with external clock for switching converter control
JP7234817B2 (ja) * 2019-06-11 2023-03-08 株式会社デンソー 電力変換器の駆動回路

Also Published As

Publication number Publication date
US11552633B1 (en) 2023-01-10
EP4167484A1 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
US11979141B2 (en) Efficient IGBT switching
US10333384B2 (en) System and method for a switch driver
JP4763606B2 (ja) 半導体スイッチの高周波制御
KR101385065B1 (ko) 차지 펌프 회로 및 그 방법
US6674268B2 (en) Swithing regulator utilizing seperate integrated circuits for driving each switch
US11152857B2 (en) Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices
CN107979360B (zh) 可配置电路及其操作方法和集成电路
US20140103962A1 (en) High-speed gate driver for power switches with reduced voltage ringing
CN110958003B (zh) 自适应栅极驱动器
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
KR20090014402A (ko) 스위칭 회로 장치
US10193544B2 (en) Minimizing ringing in wide band gap semiconductor devices
WO2006043391A1 (ja) 駆動装置
CN109891730B (zh) Dc-dc转换器
Roschatt et al. Bootstrap voltage and dead time behavior in GaN DC–DC buck converter with a negative gate voltage
US10075079B2 (en) Driver for low emission switching regulator
WO2012165649A1 (en) Power mosfet driver circuit and element value determining method therefor
Delaine et al. Improvement of GaN transistors working conditions to increase efficiency of A 100W DC-DC converter
US11095284B2 (en) Minimizing ringing in wide band gap semiconductor devices
US20230088339A1 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
CN115987069A (zh) 具有用于电流和电压摆率的增强控制的驱动器电路
Yu et al. A 400-V half bridge gate driver for normally-off GaN HEMTs with effective dv/dt control and high dv/dt immunity
Bayerer et al. Low impedance gate drive for full control of voltage controlled power devices
KR20190007814A (ko) 전력용 mosfet 게이트 구동회로
WO2023079820A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination