CN115985786A - 芯片封装工艺 - Google Patents
芯片封装工艺 Download PDFInfo
- Publication number
- CN115985786A CN115985786A CN202211714715.4A CN202211714715A CN115985786A CN 115985786 A CN115985786 A CN 115985786A CN 202211714715 A CN202211714715 A CN 202211714715A CN 115985786 A CN115985786 A CN 115985786A
- Authority
- CN
- China
- Prior art keywords
- sip
- semi
- finished product
- adhesive film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开一种芯片封装工艺,所述芯片封装工艺包括以下步骤:准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜;使用贴片机将多个SIP半成品间隔贴设于所述胶膜;对多个所述SIP半成品进行表面贴装处理。本发明的技术方案的芯片封装工艺,无需使用机械定位结构进行产品定位,可以提升生产效率并可用于生产小型化SIP模组。
Description
技术领域
本发明涉及芯片封装技术领域,特别涉及一种芯片封装工艺。
背景技术
随着SIP(system in package)技术的快速发展,对封装器件尺寸提出了更高的要求。为了满足SIP模组小型化、微型化的发展趋势,在设计时会将基板尺寸尽可能的缩小,在这种背景下,为了保证SIP模组的性能,往往采用双面SMT的封装工艺方案。而考虑到SIP模组多应用于TWS耳机等对电磁屏蔽有较高要求的环境,因此,第二面的封装往往需要采用单颗作业方案。
然而,现有的进行单颗封装的工艺多采用机械定位拼版印刷,机械定位对治具精度的要求极高,在贴片尺寸越来越小的情况下,治具精度无法满足贴片需求;且机械定位需占用较大的拼版治具面积,导致产品拼版数量少,生产效率低。同时,单颗定位印刷需配合使用单颗印刷机台,增加生产成本,且生产效率低。此外,单颗定位印刷时为配合钢片压合,产品上需预留空白区域,不利于产品小型化;且钢片压合时需在治具上镶嵌磁铁,这会对贴片零件产品磁吸进而导致偏移,影响产品质量。
发明内容
本发明的主要目的是提供一种芯片封装工艺,旨在通过胶体固定产品,增大产品拼板数量,从而提升治具的使用效率和生产效率;并无需钢片压合,可以进一步减小产品的尺寸并不影响产品质量。
为实现上述目的,本发明提出的芯片封装工艺包括以下步骤:
准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜;
使用贴片机将多个SIP半成品间隔贴设于所述胶膜;
对多个所述SIP半成品进行表面贴装处理。
可选的实施例中,对每一所述SIP半成品进行表面贴装处理的步骤具体为:
将芯片贴设于所述SIP半成品的基板的表面;
对所述芯片与所述基板进行电连接处理。
可选的实施例中,对多个所述SIP半成品进行表面贴装处理的步骤之后还包括:
将表面贴装处理后的所述SIP半成品从所述胶膜上取下;
将表面贴装处理后的所述SIP半成品转移至检测位进行检测。
可选的实施例中,所述治具版的上方活动设有吸附器,将表面贴装处理后的所述SIP半成品从所述胶膜上取下的步骤具体为:
驱动所述吸附器下移并吸附表面贴装处理后的所述SIP半成品;
驱动所述吸附器上移并带动所述SIP半成品脱离所述胶膜。
可选的实施例中,准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜的步骤之后,还包括:
于所述治具版的表面开设多个避让孔;
所述治具版的下方设有顶针,驱动所述吸附器下移并吸附表面贴装处理后的所述SIP半成品的步骤的同时,还包括:
驱动所述顶针上移穿过所述避让孔向上顶起所述胶膜。
可选的实施例中,于所述治具版的表面开设多个避让孔的步骤之后还包括:
于所述胶膜对应所述避让孔的位置开设多个开孔;
使用贴片机将多个SIP半成品间隔贴设于所述胶膜的步骤具体为:
使用贴片机将一所述SIP半成品对应贴设于一开孔处,并覆盖每一所述开孔。
可选的实施例中,所述开孔的面积占所述SIP半成品的面积的比例为50%以上。
可选的实施例中,设定所述胶膜的开孔宽度和/或长度大于两所述开孔之间的距离;
且/或,所述避让孔的面积小于所述开孔的面积,且所述开孔于所述治具版的投影完全覆盖所述避让孔。
可选的实施例中,所述胶膜为双面胶。
可选的实施例中,准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜的步骤中SIP半成品的准备包括步骤:
准备基板;
于所述基板的一表面贴设至少两个芯片;
对所述基板和芯片进行电连接并塑封处理,形成SIP半成品;
对所述SIP半成品进行溅射金属处理。
本发明的技术方案中,SIP半成品为双面系统级封装结构中已经完成一面的多颗芯片的封装,而未进行另一表面的单颗芯片的封装的产品结构。在该芯片封装工艺中,通过将多个SIP半成品和治具版准备好,从而方便进行后续的定位和贴片工序。此处,治具版表面设有胶膜,通过粘性固定SIP半成品,从而代替现有的机械定位结构,使得治具版表面可以放置更多的产品,面积利用率提升。且,SIP半成品无需预留空白区域用以钢片压合,可以应用于尺寸更小的SIP产品;治具版上也无需设置磁铁,对该SIP半成品的表面贴装的零件无额外需求(非铁质元件等),可适用更多产品类型。
同时,该SIP半成品通过贴片机贴设于胶膜上,可以通过贴片机的贴装精度来保证每个SIP半成品的定位精度,保证产品质量。然后再同时对多个SIP半成品进行芯片的表面贴装处理,即可实现单颗芯片的封装,一次性完成多个产品印刷,生产效率高。因此,该芯片封装工艺显著提升系统级封装中SMT2的生产效率及治具版的利用率,同时可以满足尺寸更小的SIP模组的生产需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明芯片封装工艺一实施例的流程图;
图2为本发明芯片封装工艺另一实施例的流程图;
图3为本发明芯片封装工艺又一实施例的流程图;
图4为本发明芯片封装工艺再一实施例的流程图;
图5为本发明芯片封装工艺中的治具版的纵向剖视图;
图6为本发明芯片封装工艺中准备SIP半成品的流程图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
1 | 治具版 | 3 | SIP半成品 |
11 | 避让孔 | 4 | 吸附器 |
2 | 胶膜 | 5 | 顶针 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
另外,本发明各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
基于现有技术中SIP模组的封装工艺中,一般进行双面SMT封装,对于SMT2的封装需要机械定位结构对产品进行压制定位,占用治具面积较大,不利于产品的生产效率,且需要加大产品的表面积供钢板压合,不利于产品的小型化。故,本申请技术方案提出一种芯片封装工艺,主要在对SMT2的封装过程中,通过胶膜粘住产品定位,从而提升生产效率和治具的利用率,并可以减小产品的尺寸,满足小型化SIP模组的生产需求。
请参照图1和图5,在本发明可选的一实施例中,芯片封装工艺包括以下步骤:
步骤S1:准备多个SIP半成品3和一治具版1,所述治具版1的表面贴设有胶膜2;
步骤S3:使用贴片机将多个SIP半成品3间隔贴设于所述胶膜2;
步骤S5:对多个所述SIP半成品3进行表面贴装处理。
本实施例中,在进行步骤S1时,先准备多个SIP半成品3和一治具版1,该治具版1的材料可以是金属,例如,钢板等,该治具版1的表面贴设有胶膜2,该胶膜2可以是双面胶,方便进行贴覆,从而提高贴设的效率和整齐度,也可以避免液体胶过多地流动导致胶膜2厚度不一,可以提升对SIP半成品3的定位准确性和平整度。当然,于其他实施例中,胶膜2也可以是通过胶水铺设形成,或者通过溅镀形成。
SIP半成品3的准备,也即,进行SIP产品的SMT1侧的芯片封装,在该侧设置有至少两个芯片,从而提高SIP产品的集成率。此处的芯片并不限定其类型,可以是传感器芯片,如麦克风芯片、扬声器芯片等,也可以是其他功能存储芯片等,例如,ROM,DRAM等。步骤S3中使用贴片机对多个SIP半成品3进行固定贴设,贴片机是通过移动贴装头把元器件准确地放置所需位置上的设备,其类型不限定,可以是全自动式也可以是手动式,其贴装头可以是一个,也可以是多个,从而提高贴设SIP半成品3的效率。多个SIP产品间隔设于胶膜2,通过胶膜2的粘性可以将其固定住。当然,贴设SIP产品的过程中的速率以及功率等可以根据实际产品和设备类型进行设定,在此不做赘述。
步骤S5中,对多个SIP半成品3进行表面贴装处理,每一个SIP半成品3的表面贴设单颗芯片。此处,由于胶膜2的设置,多个SIP半成品3之间的距离可以减小,从而可以使用现有的多颗芯片同时进行贴装印刷的设备进行处理,无需提供仅针对单颗芯片印刷的设备,有效节约成本,并同时可以实现批量SIP半成品3的贴装,提高生产效率。
本发明的技术方案中,SIP半成品3为双面系统级封装结构中已经完成一面的多颗芯片的封装,而未进行另一表面的单颗芯片的封装的产品结构。在该芯片封装工艺中,通过将多个SIP半成品3和治具版1准备好,从而方便进行后续的定位和贴片工序。此处,治具版1表面设有胶膜2,通过粘性固定SIP半成品3,从而代替现有的机械定位结构,使得治具版1表面可以放置更多的产品,面积利用率提升。且,SIP半成品3无需预留空白区域用以钢片压合,可以应用于尺寸更小的SIP产品;治具版1上也无需设置磁铁,对该SIP半成品3的表面贴装的零件无额外需求(非铁质元件等),可适用更多产品类型。
同时,该SIP半成品3通过贴片机贴设于胶膜2上,可以通过贴片机的贴装精度来保证每个SIP半成品3的定位精度,保证产品质量。然后再同时对多个SIP半成品3进行芯片的表面贴装处理,即可实现单颗芯片的封装,一次性完成多个产品印刷,生产效率高。因此,该芯片封装工艺显著提升系统级封装中SMT2的生产效率及治具版1的利用率,同时可以满足尺寸更小的SIP模组的生产需求。
请结合图2,可选的实施例中,对每一所述SIP半成品3进行表面贴装处理的步骤S5具体为:
步骤51:将芯片贴设于所述SIP半成品3的基板的表面;
步骤53:对所述芯片与所述基板进行电连接处理。
本实施例中,对SIP半成品3进行SMT2侧的芯片封装的具体步骤中,首先进行步骤S51,即,现将芯片贴设于基板的表面,该表面与设有至少两个芯片的另一表面相背离设置,一种方式是直接粘接,可以通过点胶将芯片粘接到基板上,也可以通过插接等固定方式放置于基板。然后步骤S53中再进行电连接,例如,可以通过引线的焊接实现芯片与基板的电连接,或者,也可以通过在基板上设置焊盘,将芯片的引脚与焊盘进行焊接连接实现电接触。当然,上述两个步骤也可以同时实现,即进行芯片的倒装,先在基板的表面印刷锡膏或者导电胶,然后再将带凸点或焊脚的芯片放置基板上,通过锡膏或导电胶的连接固定,同时也实现了导电接触。
请参照图3和图5,可选的实施例中,对多个所述SIP半成品3进行表面贴装处理的步骤S5之后还包括:
步骤S7:将表面贴装处理后的所述SIP半成品3从所述胶膜2上取下;
步骤S9:将表面贴装处理后的所述SIP半成品3转移至检测位进行检测。
本实施例中,在完成对SMT2侧的单颗芯片的贴装后,形成了SIP成品,为了保证其加工质量,需要将每个SIP成品从胶膜2上取下,然后送去检测,此处,步骤S7中的取下操作,可以通过机械手的自动夹取,也可以通过人工进行拿取,或者通过其他装置进行取下,在此不做限定。步骤S9中将其转移至检测位进行检测,此处的检测可以是光学检测和/或电学检测,保证固定效果和电连接效果。
请参照图4和图5,可选的实施例中,所述治具版1的上方活动设有吸附器4,将表面贴装处理后的所述SIP半成品3从所述胶膜2上取下的步骤S7具体为:
步骤S71:驱动所述吸附器4下移并吸附表面贴装处理后的所述SIP半成品3;
步骤S72:驱动所述吸附器4上移并带动表面贴装处理后的所述SIP半成品3脱离所述胶膜2。
本实施例中,选择吸附器4作为取下表面贴装处理后的SIP半成品3,也即SIP成品,可以减少对该成品的损害,保证产品质量;同时,也能够提升效率。在治具版1的上方活动设置有吸附器4,该吸附器4可以通过驱动件带动进行上下移动,从而可以在完成贴装后进行下移并吸附在SIP成品的表面,然后再通过驱动件的驱动上移带走SIP成品,使其脱离胶膜2。吸附器4可以是真空吸盘,也可以是真空吸嘴等,或者可以进行产生负压能够吸附产品的结构都可以。吸附器4的横截面形状可与SIP半成品3的横截面形状相匹配,从而可增大吸附面积,保证吸附分离的效果。
请参照图5,可选的实施例中,准备多个SIP半成品3和一治具版1,所述治具版1的表面贴设有胶膜2的步骤之后,还包括:
步骤S21:于所述治具版1的表面开设多个避让孔11;
所述治具版1的下方设有顶针5,驱动所述吸附器4下移并吸附表面贴装处理后的所述SIP半成品3的步骤S71的同时,还包括:
步骤S71”:驱动所述顶针5上移穿过所述避让孔11向上顶起所述胶膜2。
本实施例中,为了进一步方便实现SIP成品的脱离,在通过吸附器4进行吸附分离的同时,设置有顶针5,对应的,在治具版1的表面开设有避让孔11,避让孔11有多个,并分别对应多个SIP半成品3。如此,可以在吸附器4下移并吸附SIP半成品3的同时,驱动顶针5向上穿过避让孔11顶起胶膜2,从而给予一个向上支撑力,保证吸附效果,同时也能够因为中间部分顶起而部分分离SIP半成品3的边缘与胶膜2之间的粘接,加速分离。此处,在治具板的表面开设避让孔11和贴设胶膜2的顺序并不限定,也可以是开设避让孔11之后,再贴设胶膜2。避让孔11的形状可以是圆形、方形或多边形等,在此不做限定。顶针5的横截面面积小于避让孔11的开孔尺寸,从而方便顶针5的穿设。顶针5的横截面形状可与SIP半成品3的形状相匹配,例如,均为矩形,可提供稳定的顶起作用。
可选的,吸附器4的横截面面积大于顶针5的横截面面积,例如,吸附器4的横截面面积为顶针5的横截面面积的两倍以上,保证对SIP半成品3的分离取出速率和效果。
可选的实施例中,于所述治具版1的表面开设多个避让孔11的步骤S21之后还包括:
步骤S22:于所述胶膜2对应所述避让孔11的位置开设多个开孔;
使用贴片机将多个SIP半成品3间隔贴设于所述胶膜2的步骤S3具体为:
步骤S31:使用贴片机将一所述SIP半成品3对应贴设于一开孔处,并覆盖每一所述开孔。
本实施例中,为了进一步保证顶起SIP半成品3,在治具版1的表面开设有避让孔11时,且贴设胶膜2后,将胶膜2的表面开设多个开孔,一个开孔对应一个避让孔11设置,从而在贴设固定SIP半成品3的时候,将每一个SIP半成品3贴覆在开孔处,如此,可以使得SIP半成品3正对开孔和避让孔11,在顶针5进行上移顶出SIP成品时可以直接接触到SIP成品,如此施加更多的与胶膜2分离的力,加速SIP成品的取下。同时,胶膜2开设的开孔也可以减少对SIP半成品3的另一侧表面影响,更加方便SIP成品的取出。
可选的实施例中,所述开孔的面积占所述SIP半成品3的面积的比例为50%以上。
本实施例中,设定开孔的面积粘SIP半成品3的面积的比例大于50%,也即SIP半成品3与胶膜2粘接的面积小于SIP半成品3总面积的50%,从而可以减小两者的粘附力,在吸附器4吸附取下的过程中更加方便快捷。当然,其开孔的面积也不宜过大,要小于SIP半成品3的表面积,保证与SIP半成品3有足够的粘接力提供定位支撑的作用,保证定位准确性。
可选的实施例中,设定所述胶膜2的开孔宽度和/或长度大于两所述开孔之间的距离;
且/或,所述避让孔11的面积小于所述开孔的面积,且所述开孔于所述治具版1的投影完全覆盖所述避让孔11。
本实施例中,为了保证治具版1的利用率,当开孔的形状为正方形时,设定胶膜2开孔的边长大于两个开孔之间的距离,也即,当SIP半成品3贴设在胶膜2上时,两个SIP半成品3之间的距离小于SIP半成品3的面积,从而增加治具版1上SIP半成品3的排版率。当然,当开孔的形状为长方形时,其开口长度大于两个开孔之间在长度方向上的距离,并且也大于两个开孔在宽度方向上的距离,其开口的宽度大于两个开孔之间在长度方向上的距离,并且也大于两个开孔在宽度方向上的距离,继而显著提高治具版1的利用率。
在上述结构基础上,设定避让孔11的面积小于开孔的面积,且开孔在治具版1上的投影完全覆盖避让孔11,也即,可以设置避让孔11的中心与开孔的中心相重合,从而能够为SIP半成品3提供较为稳定的支撑,保证SIP半成品3各个位置处的受力均匀性和稳定性。
请参照图6,可选的实施例中,准备多个SIP半成品3和一治具版1,所述治具版1的表面贴设有胶膜2的步骤S1中SIP半成品3的准备包括步骤:
步骤S11:准备基板;
步骤S12:于所述基板的一表面贴设至少两个芯片;
步骤S13:对所述基板和芯片进行电连接并塑封处理,形成SIP半成品3;
步骤S14:对所述SIP半成品3进行溅射金属处理。
本实施例中,准备SIP半成品3的过程包括步骤,首先准备基板,该基板为电路板,其为一整块板状结构,在其上设置各种线路结构,形成多个间隔的小单元区域,每一个小单元区域为基板。步骤S12中再在基板的一表面进行表面贴装处理,该表面至少设置两个芯片,芯片的固定可以是倒装、胶粘或者是引脚焊接连接等。然后再对整个板状结构进行塑封处理,得到包覆每一基板和设于一基板上的至少两个芯片,然后再通过激光将整块大板切割得到多个SIP半成品3,最后再对SIP半成品3的外表面进行溅射金属处理(SPT),即在外表面形成金属屏蔽层,从而能够有效提升屏蔽效果。当然,于其他实施例中,还可以根据实际芯片封装的需求进行其他步骤的设计。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种芯片封装工艺,其特征在于,所述芯片封装工艺包括以下步骤:
准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜;
使用贴片机将多个SIP半成品间隔贴设于所述胶膜;
对多个所述SIP半成品进行表面贴装处理。
2.如权利要求1所述的芯片封装工艺,其特征在于,对每一所述SIP半成品进行表面贴装处理的步骤具体为:
将芯片贴设于所述SIP半成品的基板的表面;
对所述芯片与所述基板进行电连接处理。
3.如权利要求1所述的芯片封装工艺,其特征在于,对多个所述SIP半成品进行表面贴装处理的步骤之后还包括:
将表面贴装处理后的所述SIP半成品从所述胶膜上取下;
将表面贴装处理后的所述SIP半成品转移至检测位进行检测。
4.如权利要求3所述的芯片封装工艺,其特征在于,所述治具版的上方活动设有吸附器,将表面贴装处理后的所述SIP半成品从所述胶膜上取下的步骤具体为:
驱动所述吸附器下移并吸附表面贴装处理后的所述SIP半成品;
驱动所述吸附器上移并带动所述SIP半成品脱离所述胶膜。
5.如权利要求4所述的芯片封装工艺,其特征在于,准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜的步骤之后,还包括:
于所述治具版的表面开设多个避让孔;
所述治具版的下方设有顶针,驱动所述吸附器下移并吸附表面贴装处理后的所述SIP半成品的步骤的同时,还包括:
驱动所述顶针上移穿过所述避让孔向上顶起所述胶膜。
6.如权利要求5所述的芯片封装工艺,其特征在于,于所述治具版的表面开设多个避让孔的步骤之后还包括:
于所述胶膜对应所述避让孔的位置开设多个开孔;
使用贴片机将多个SIP半成品间隔贴设于所述胶膜的步骤具体为:
使用贴片机将一所述SIP半成品对应贴设于一开孔处,并覆盖每一所述开孔。
7.如权利要求6所述的芯片封装工艺,其特征在于,所述开孔的面积占所述SIP半成品的面积的比例为50%以上。
8.如权利要求6所述的芯片封装工艺,其特征在于,设定所述胶膜的开孔宽度和/或长度大于两所述开孔之间的距离;
且/或,所述避让孔的面积小于所述开孔的面积,且所述开孔于所述治具版的投影完全覆盖所述避让孔。
9.如权利要求1至8中任一项所述的芯片封装工艺,其特征在于,所述胶膜为双面胶。
10.如权利要求1至8中任一项所述的芯片封装工艺,其特征在于,准备多个SIP半成品和一治具版,所述治具版的表面贴设有胶膜的步骤中SIP半成品的准备包括步骤:
准备基板;
于所述基板的一表面贴设至少两个芯片;
对所述基板和芯片进行电连接并塑封处理,形成SIP半成品;
对所述SIP半成品进行溅射金属处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211714715.4A CN115985786A (zh) | 2022-12-29 | 2022-12-29 | 芯片封装工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211714715.4A CN115985786A (zh) | 2022-12-29 | 2022-12-29 | 芯片封装工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115985786A true CN115985786A (zh) | 2023-04-18 |
Family
ID=85969690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211714715.4A Pending CN115985786A (zh) | 2022-12-29 | 2022-12-29 | 芯片封装工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115985786A (zh) |
-
2022
- 2022-12-29 CN CN202211714715.4A patent/CN115985786A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6618937B2 (en) | Method of assembling electronic applications and display devices | |
JP2855719B2 (ja) | 半導体装置 | |
US7163137B2 (en) | Method of manufacturing mounting boards | |
CN109757034B (zh) | 电路板结构及其制备方法、显示面板及其制备方法 | |
JP3822043B2 (ja) | チップ部品組立体の製造方法 | |
KR20140086361A (ko) | 다이 본딩 방법 및 장치 | |
CN115985786A (zh) | 芯片封装工艺 | |
KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
CN106575632B (zh) | 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法 | |
CN101882586B (zh) | 一种集成电路芯片的贴装方法 | |
CN113163699A (zh) | 电路板的散热片贴合方法及其贴合装置 | |
JP4949114B2 (ja) | 接続材料塗布装置および半導体装置の製造方法 | |
CN112839448A (zh) | 一种单面线路板成型方法、以及冲裁与敷设装置 | |
CN106469657B (zh) | 具有间隔体层的半导体装置、其形成方法和间隔体层带 | |
CN220783724U (zh) | 装配夹具 | |
JP4655187B2 (ja) | Tab搭載装置及び搭載方法 | |
CN220435198U (zh) | 一种多屏贴合夹具 | |
CN216133860U (zh) | 一种引脚框架的压片框以及压片框组合结构 | |
CN219716842U (zh) | 一种多用途贴装夹具 | |
CN216133859U (zh) | 一种压片框以及压片框组合结构 | |
CN215269356U (zh) | 一种贴装治具 | |
CN214672613U (zh) | 一种扇出型封装结构 | |
CN118248658A (zh) | 倒装芯片框架 | |
CN116417358A (zh) | Sip封装用的转接板、sip封装产品及转接板的制备方法 | |
CN116364558A (zh) | 一种喷墨打印机打印头的封装结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |