CN115983357A - 仿生神经网络芯片 - Google Patents

仿生神经网络芯片 Download PDF

Info

Publication number
CN115983357A
CN115983357A CN202211658173.3A CN202211658173A CN115983357A CN 115983357 A CN115983357 A CN 115983357A CN 202211658173 A CN202211658173 A CN 202211658173A CN 115983357 A CN115983357 A CN 115983357A
Authority
CN
China
Prior art keywords
artificial
layer
neural network
bottom electrode
network chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211658173.3A
Other languages
English (en)
Other versions
CN115983357B (zh
Inventor
唐建石
李婷玉
高滨
钱鹤
吴华强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202211658173.3A priority Critical patent/CN115983357B/zh
Publication of CN115983357A publication Critical patent/CN115983357A/zh
Application granted granted Critical
Publication of CN115983357B publication Critical patent/CN115983357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Prostheses (AREA)

Abstract

本发明提供了一种仿生神经网络芯片。该仿生神经网络芯片包括:控制逻辑层,存内计算层以及树突神经层,所述存内计算层包括多个阵列设置的人工突触和多个跨阻放大器,所述树突神经层包括多个人工树突和多个人工胞体,所述人工突触、人工树突和人工胞体均是通过后道加工的工艺垂直堆叠在所述控制逻辑层上。由此,将人工突触、人工树突和人工胞体通过后道加工的工艺垂直堆叠在所述控制逻辑层上,控制逻辑层、存内计算层以及树突神经层之间通过多个层间通孔通信,仿生神经网络芯片的仿生性佳、网络扩展灵活、延时功耗较低、传输带宽提高。

Description

仿生神经网络芯片
技术领域
本发明涉及仿生物神经技术领域,具体的,涉及仿生神经网络芯片。
背景技术
人工神经网络(ANN)能够解决计算机视觉、生物信息学等领域的各种问题,并且正在不断发展中。当前人工神经网络在处理复杂任务的能力基本上是依靠不断增加简单计算单元的数量,进而增加网络规模来实现的,这就意味着能耗、面积等硬件资源增加。在生物神经系统中,神经元由树突、轴突和胞体组成,负责接收外界的输入并向下一个细胞发送信号,这为人工神经网络和高性能硬件实现提供了灵感来源,作为仿生的突触、树突和胞体,已经出现在以树突神经网络为例的更仿生的人工神经网络中。但是目前,新型神经形态器件的仿生神经网络受硬件资源的限制,在延时和传输带宽等方面表现不佳。
因此,关于仿生神经网络芯片的研究有待深入。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的在于提出一种仿生神经网络芯片,该仿生神经网络芯片为仿生神经网络的规模拓展提供硬件实现方案,仿生性较佳,或在延时、功耗、宽带方面表现良好。
在本发明的一方面,本发明提供了一种仿生神经网络芯片。根据本发明的实施例,该仿生神经网络芯片包括:控制逻辑层,存内计算层以及树突神经层,所述存内计算层包括多个阵列设置的人工突触和多个跨阻放大器,所述树突神经层包括多个人工树突和多个人工胞体,所述人工突触、人工树突和人工胞体均是通过后道加工的工艺垂直堆叠在所述控制逻辑层上。由此,通过垂直堆叠以及后道加工的层内计算层和树突神经层,可在不增加芯片面积的条件下,实现仿生神经网络芯片;并且可以根据仿生神经网络的规模设计堆叠的层数,为仿生神经网络的规模拓展提供硬件实现方案。并且,这样得到的仿生神经网络芯片在拓扑结构上更仿生。
根据本发明的实施例,所述人工突触与所述控制逻辑层之间通过第一通孔连接,所述树突神经层与所述存内计算层之间通过第二通孔连接,其中,所述第一通孔和所述第二通孔为层间通孔。
根据本发明的实施例,所述人工突触包括层叠设置的第一底电极、第一功能层和第一顶电极,所述控制逻辑层通过所述第一通孔与所述第一底电极电连接。
根据本发明的实施例,所述人工突触包括层叠设置的所述第一底电极-铪铝氧-氧化钽-所述第一顶电极、所述第一底电极-二氧化铪-氧化钽-所述第一顶电极、所述第一底电极-二氧化铪-所述第一顶电极、所述第一底电极-氧化锆铪-氧化钽-所述第一顶电极、所述第一底电极-氧化锆铝铪-氧化钽-所述第一顶电极、所述第一底电极-二氧化硅-所述第一顶电极。
根据本发明的实施例,多个所述跨阻放大器均匀分布,且与所述人工突触的电流输出端连接。
根据本发明的实施例,所述人工树突包括层叠设置的第二底电极、第二功能层和第二顶电极,所述人工胞体包括层叠设置的第三底电极、第三功能层和第三顶电极,其中,所述第二顶电极与所述第三底电极电连接。
根据本发明的实施例,所述跨阻放大器的输出端通过所述第二通孔与所述第二底电极电连接。
根据本发明的实施例,所述第二功能层的材料包括氧化钛,所述第三功能层的材料包括氮氧化铌或铌和氮氧化铌。
根据本发明的实施例,所述第一顶电极、所述第一底电极、所述第二顶电极、所述第二底电极、所述第三顶电极和所述第三底电极的材料各自独立的为钛、钯、铂或氮化钛。
根据本发明的实施例,一个所述人工胞体对应设置4~9个所述人工树突,且所述4~9个所述人工树突并联设置。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明一个实施例中仿生神经网络芯片的结构示意图;
图2是本发明一个实施例中人工突触的结构示意图;
图3是本发明一个实施例中人工树突的结构示意图;
图4是本发明一个实施例中人工胞体的结构示意图;
图5是本发明一个实施例中仿生神经网络示意图;
图6时本发明一个实施例中仿生神经网络芯片和传统芯片的功耗对比图;
图7时本发明一个实施例中仿生神经网络芯片和传统芯片的延时对比图。
具体实施方式
下面将结合实施例对本发明的方案进行解释。本领域技术人员将会理解,下面的实施例仅用于说明本发明,而不应视为限定本发明的范围。实施例中未注明具体技术或条件的,按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规产品。
下面参考具体实施例,对本发明进行描述,需要说明的是,这些实施例仅仅是描述性的,而不以任何方式限制本发明。
在本发明的一方面,本发明提供了一种仿生神经网络芯片。根据本发明的实施例,参照图1,该仿生神经网络芯片包括:控制逻辑层10,存内计算层20以及树突神经层30,存内计算层20包括多个阵列设置的人工突触21和多个跨阻放大器(TIA)22,树突神经层30包括多个人工树突31和多个人工胞体32,人工突触21、人工树突31和人工胞体32均是通过后道加工(BEOL)的工艺垂直堆叠在所述控制逻辑层上。通过垂直堆叠以及后道加工的层内计算层和树突神经层,可在不增加芯片面积的条件下,实现仿生神经网络芯片;并且可以根据仿生神经网络的规模设计堆叠的层数,为仿生神经网络的规模拓展提供硬件实现方案,使得仿生神经网络芯片的仿生性佳、网络扩展灵活。并且,这样得到的仿生神经网络芯片在拓扑结构上更仿生;而且,神经形态器件通过BEOL的工艺灵活集成到硅基芯片上,可提高芯片集成度、丰富了单芯片的功能、灵活拓展了单芯片的规模,而且结构简单、功耗低。
根据本发明的实施例,参照图1,人工突触21与控制逻辑层10之间通过第一通孔41连接,树突神经层30与存内计算层20之间通过第二通孔42连接。由此,控制逻辑层10、存内计算层20以及树突神经层30三层之间通过通孔互联,从硬件上实现低延时、高带宽的仿生神经网络。在一些实施例中,第一通孔和第二通孔为层间通孔(ILV),即上述控制逻辑层10、存内计算层20以及树突神经层30三层之间均设置有绝缘层40,通过在绝缘层40中形成层间通孔(ILV),层间介质过孔实现三层结构的连接,以保证上述三个不同功能模块进行更高速、高带宽的数据传输,同时仿生神经网络芯片在传输过程中的延时和功耗可以得到显著降低。
在一些具体的实施例中,第一通孔和第二通孔为层间通孔(ILV)时,层间通孔中可以通过填充铜柱实现人工突触21与控制逻辑层10之间的连接以及树突神经层30与存内计算层20之间的连接。其中,第一通孔和第二通孔的数量没有特殊要求,本领域技术人员可以根据人工突触21、人工树突31和人工胞体32的具体数量等实际情况灵活设置,在此不作限制要求。
根据本发明的实施例,控制逻辑层10是通过硅基CMOS(Complementary Metal-Oxide-Semiconductor,互补金属氧化物半导体)电路实现控制数据的输入、输出以及数据处理流程。其中,控制逻辑层10的具体结构没有特殊要求,本领域技术人员可以根据实际情况灵活选择现有技术中的常规硅基CMOS电路结构,在此不作限制要求。
根据本发明的实施例,参照图1和2,人工突触21包括层叠设置的第一底电极211、第一功能层212和第一顶电极213,控制逻辑层10通过第一通孔41与第一底电极211电连接。很显然,第一底电极211靠近控制逻辑层10设置,第一顶电极213远离控制逻辑层10设置。由此,通过第一通孔41与第一底电极211电连接,实现控制逻辑层10与存内计算层21之间连接,实现两者之间的数据传输。
根据本发明的实施例,人工突触包括层叠设置的第一底电极-铪铝氧-氧化钽-第一顶电极、第一底电极-二氧化铪-氧化钽-第一顶电极、第一底电极-二氧化铪-第一顶电极、第一底电极-氧化锆铪-氧化钽-第一顶电极、第一底电极-氧化锆铝铪-氧化钽-第一顶电极或第一底电极-二氧化硅-第一顶电极。即由铪铝氧(HfAlOx)、氧化钽(TaOx)、二氧化铪(HfO2)、氧化锆铪(HfZrOx)、氧化锆铝铪(HfAlZrOx)和二氧化硅(SiO2)作为功能层的材料,可以保证人工突触良好的工作性能;上述结构的人工突触有良好的模拟特性,并且可以快速响应传输信号,高精度处理信息。
根据本发明的实施例,多个跨阻放大器(TIA)均匀分布,且与人工突触的电流输出端连接。由此,跨阻放大器可将电流信号转化为电压信号,人工突触的电流输出后输入跨阻放大器(TIA),跨阻放大器(TIA)得到的输出电压在通过第二通孔加载在树突神经层上。
根据本发明的实施例,参照图3,人工树突31包括层叠设置的第二底电极311、第二功能层312和第二顶电极313,人工胞体32包括层叠设置的第三底电极321、第三功能层322和第三顶电极323,其中,第二顶电极313与第三底电极321电连接。由此,实现人工树突31与人工胞体32之间的电连接。进一步的,在一些实施例中,一个人工胞体32对应设置4~9个人工树突31(可称之为一个神经元组),且一个神经元组中的4~9个人工树突31并联设置,其中,每一个人工树突31的第二顶电极313与该第三底电极321电连接,如此,流过4~9个人工树突31的电流之和就是流入该人工胞体32的电流。
根据本发明的实施例,跨阻放大器的输出端通过第二通孔与第二底电极电连接。由此,可有效实现跨阻放大器(TIA)得到的输出电压在通过第二通孔加载在人工胞体和人工树突31的神经元组上。由此,跨阻放大器(TIA)可以通过后道CMOS工艺来实现,例如CNT\IGZO,如此,本领域技术人员可以根据仿生神经网络芯片的具体结构设计该模块,通过后道工艺集成,进而使得仿生神经网络芯片的可拓展性更强。
根据本发明的实施例,第二功能层的材料包括氧化钛,第三功能层的材料包括氮氧化铌或铌和氮氧化铌(NbOxNy),即第三功能层的材料氮氧化铌,或者,第三功能层的材料包括铌和氮氧化铌。由此,人工突触能够很好的实现信号的过滤,人工胞体可以实现脉冲的发放。
根据本发明的实施例,所述第一顶电极、所述第一底电极、所述第二顶电极、所述第二底电极、所述第三顶电极和所述第三底电极的材料各自独立的为钛、钯、铂或氮化钛。由此,上述电极材料的导电性好,且不会对功能层中的功能结构造成负面影响。
根据本发明的实施例,仿生神经网络芯片的工作原理可以为:控制逻辑层10是通过硅基CMOS电路实现控制数据的输入、输出以及数据处理流程,芯片工作时,存内计算层的人工突触阵列输出电流,该输出电流再输入跨阻放大器(TIA)得到输出电压,该输出电压在通过第二通孔传递到树突神经层上,树突神经层发生过滤、脉冲发放,输出识别结果。进而实现仿生神经网络芯片的功能。
在一些具体实施例中,参照图5,输入图像后依次通过人工突触、人工树突和人工包体进行识别,得到输出识别结果,识别准确率可高达89.7%,由此可见,本发明的仿生神经网络芯片能够较好的完成图像识别的功能,并且在结构上具备较高的仿生性佳和网络扩展灵活性。同时,参照图6和图7,相比传统的芯片,本发明的仿生神经网络芯片的延时和功耗可以得到显著降低。
文中术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种仿生神经网络芯片,其特征在于,包括:控制逻辑层,存内计算层以及树突神经层,所述存内计算层包括多个阵列设置的人工突触和多个跨阻放大器,所述树突神经层包括多个人工树突和多个人工胞体,所述人工突触、所述人工树突和所述人工胞体均是通过后道加工的工艺垂直堆叠在所述控制逻辑层上。
2.根据权利要求1所述的仿生神经网络芯片,其特征在于,所述人工突触与所述控制逻辑层之间通过第一通孔连接,所述树突神经层与所述存内计算层之间通过第二通孔连接,其中,所述第一通孔和所述第二通孔为层间通孔。
3.根据权利要求2所述的仿生神经网络芯片,其特征在于,所述人工突触包括层叠设置的第一底电极、第一功能层和第一顶电极,所述控制逻辑层通过所述第一通孔与所述第一底电极电连接。
4.根据权利要求3所述的仿生神经网络芯片,其特征在于,所述人工突触包括层叠设置的所述第一底电极-铪铝氧-氧化钽-所述第一顶电极、所述第一底电极-二氧化铪-氧化钽-所述第一顶电极、所述第一底电极-二氧化铪-所述第一顶电极、所述第一底电极-氧化锆铪-氧化钽-所述第一顶电极、所述第一底电极-氧化锆铝铪-氧化钽-所述第一顶电极、所述第一底电极-二氧化硅-所述第一顶电极。
5.根据权利要求1~5中任一项所述的仿生神经网络芯片,其特征在于,多个所述跨阻放大器均匀分布,且与所述人工突触的电流输出端连接。
6.根据权利要求3所述的仿生神经网络芯片,其特征在于,所述人工树突包括层叠设置的第二底电极、第二功能层和第二顶电极,所述人工胞体包括层叠设置的第三底电极、第三功能层和第三顶电极,其中,所述第二顶电极与所述第三底电极电连接。
7.根据权利要求6所述的仿生神经网络芯片,其特征在于,所述跨阻放大器的输出端通过所述第二通孔与所述第二底电极电连接。
8.根据权利要求6所述的仿生神经网络芯片,其特征在于,所述第二功能层的材料包括氧化钛,所述第三功能层的材料包括氮氧化铌或铌和氮氧化铌。
9.根据权利要求6所述的仿生神经网络芯片,其特征在于,所述第一顶电极、所述第一底电极、所述第二顶电极、所述第二底电极、所述第三顶电极和所述第三底电极的材料各自独立的为钛、钯、铂或氮化钛。
10.根据权利要求1、7~8中任一项所述的仿生神经网络芯片,其特征在于,一个所述人工胞体对应设置4~9个所述人工树突,且所述4~9个所述人工树突并联设置。
CN202211658173.3A 2022-12-22 2022-12-22 仿生神经网络芯片 Active CN115983357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211658173.3A CN115983357B (zh) 2022-12-22 2022-12-22 仿生神经网络芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211658173.3A CN115983357B (zh) 2022-12-22 2022-12-22 仿生神经网络芯片

Publications (2)

Publication Number Publication Date
CN115983357A true CN115983357A (zh) 2023-04-18
CN115983357B CN115983357B (zh) 2024-05-28

Family

ID=85959025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211658173.3A Active CN115983357B (zh) 2022-12-22 2022-12-22 仿生神经网络芯片

Country Status (1)

Country Link
CN (1) CN115983357B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851215A (zh) * 2015-11-30 2018-03-27 国际商业机器公司 神经突触芯片的三维整合
US20190005376A1 (en) * 2017-06-30 2019-01-03 Intel Corporation In-memory spiking neural networks for memory array architectures
US20210319293A1 (en) * 2020-04-10 2021-10-14 Samsung Electronics Co., Ltd. Neuromorphic device and operating method of the same
CN114614865A (zh) * 2022-03-08 2022-06-10 清华大学 基于忆阻器阵列的预编码装置和信号处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851215A (zh) * 2015-11-30 2018-03-27 国际商业机器公司 神经突触芯片的三维整合
US20190005376A1 (en) * 2017-06-30 2019-01-03 Intel Corporation In-memory spiking neural networks for memory array architectures
US20210319293A1 (en) * 2020-04-10 2021-10-14 Samsung Electronics Co., Ltd. Neuromorphic device and operating method of the same
CN114614865A (zh) * 2022-03-08 2022-06-10 清华大学 基于忆阻器阵列的预编码装置和信号处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DANIELE IELMINI ET AL.: "Device and Circuit Architectures for In-Memory Computing", 《ADVANCED INTELLIGENT SYSTEMS》, 26 May 2020 (2020-05-26), pages 1 - 19 *

Also Published As

Publication number Publication date
CN115983357B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
KR102224320B1 (ko) 신경 모방 시스템
Liu et al. Neuromorphic sensory systems
US20170352750A1 (en) Neuromorphic devices and circuits
US11755897B2 (en) Artificial neural network circuit
JP3438241B2 (ja) 半導体神経回路装置
EP3680824A1 (en) Neural network computation circuit using semiconductor storage element, and operation method
CN109034379B (zh) 一种由类脑器件忆阻器搭建的神经元及神经元电路
JPH01161586A (ja) ニューラルネットワークとその初期化プロセス
EP1118954A1 (en) Semiconductor computing unit
CN115983357B (zh) 仿生神经网络芯片
US20210125043A1 (en) Electrochemical device of variable electrical conductance
CN115630693A (zh) 一种基于Elman神经网络学习算法的忆阻器自学习电路
US5206541A (en) Current-mode based analog circuits for synthetic neural systems
US20200320374A1 (en) Memristive Multi-terminal Spiking Neuron
Goldberg et al. Analog VLSI spiking neural network with address domain probabilistic synapses
CN114239466B (zh) 基于忆阻器bam实现多模态信息融合联想的电路及其应用
Zhou et al. 2D transition metal dichalcogenides for neuromorphic vision system
JPH0490015A (ja) 光ニューロコンピュータ
CN110729010B (zh) 半导体电路及其操作方法
Aksin A high-precision high-resolution WTA-MAX circuit of O (N) complexity
CN110491847B (zh) 基于硅通孔的神经元功能电路单元
CN108416432B (zh) 电路和电路的工作方法
CN116996844B (zh) 一种描述、预测事件的多点通讯方法和装置
CN216817808U (zh) 基于卷积神经网络的微弱声音信号识别芯片
US20210175262A1 (en) Stackable 3d artificial neural network device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant