CN115964257B - 一种基于系统中断设计的报警装置及方法 - Google Patents
一种基于系统中断设计的报警装置及方法 Download PDFInfo
- Publication number
- CN115964257B CN115964257B CN202310260722.XA CN202310260722A CN115964257B CN 115964257 B CN115964257 B CN 115964257B CN 202310260722 A CN202310260722 A CN 202310260722A CN 115964257 B CN115964257 B CN 115964257B
- Authority
- CN
- China
- Prior art keywords
- alarm
- interrupt
- router
- thread
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012545 processing Methods 0.000 claims abstract description 107
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 8
- 239000013307 optical fiber Substances 0.000 claims description 7
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种基于系统中断设计的报警装置及方法,包括下位机、上位机、ROUTER数据总线路由器,所述上位机包括PCIE驱动程序单元和Application单元,所述ROUTER数据总线路由器包括Alarm处理模块和Rx_Tx_Bus数据收发总线,所述PCIE驱动程序单元包括依次连接的ISR中断处理模块和DPC延迟中断处理模块,所述Application单元包括Alarm Thread中断处理线程,本发明不仅避免了Alarm信号传输对原本上位机与下位机正常数据交换的影响,而且解决了频繁查询Alarm状态带来的操作系统卡顿,同时Alarm信号处理的实时性高。
Description
技术领域
本发明涉及一种基于系统中断设计的报警装置及方法,属于集成电路自动测试设备领域。
背景技术
多数自动化测试设备由上位机和下位机组成,上位机和下位机之间由通信总线连接,传递指令和数据。在下位机执行测试程序的过程中,需要监控很多参数如电压,温度等,以及当一些测试指标发生异常时能及时作出响应,如停止测试,关闭电源等。
现有技术方案如图1所示,包括以下部件:
Board 1-N数字板卡为下位机处理数字信号的硬件单元,一台下位机可以配置多个数字板卡。
Board 0接口板卡为下位机负责校准,补偿等功能的硬件单元。
ROUTER数据总线路由器负责下位机和上位机数据交换的硬件单元,连接上位机,Digital Board,Utility Board等各组件。
上位机(PC)负责向下位机发送指令或读写数据。
Module 0-N为板卡的各个功能模块。
Board Router 1-N为数字板卡路由器,用于和总线路由器通信。
Rx_Tx_Bus为PCIE数据收发总线,用于接收和发送连接上位机和下位机光纤上的PCIE物理层数据,并且负责从物理层到事务层,最终到有效数据这一过程的解析。
PCIE为PCIE驱动程序,负责接收应用程序的查询请求或者上位机对下位机的数据读写请求。
Board ROUTER 0为接口板卡路由器,用于和总线路由器通信。
Application为用户编写的测试程序。
上位机(通常为PC)的应用程序会发起IRQ(设备状态查询请求),PCIE在接收到IRQ后会向下位机的ROUTER(总线路由器)发送Alarm查询请求包,该请求包按照PCIE协议以TLP(事务层数据包)的形式通过连接上位机和下位机的光纤传输。ROUTER在解析TLP后会判断这一次传输的数据是否为Alarm查询请求,之后ROUTER会访问各个测试板卡,读取各个板卡功能模块的寄存器,取回该模块的Alarm状态值。
在现有的技术框架下,存在以下缺陷:
1、下位机无法主动发起数据交换请求,所有的数据交换或者指令传递都是由上位机首先在总线上发起读写请求来完成的。
2、频繁的状态查询会占用总线,阻塞正常的指令或者数据传输;如果降低上位机的查询频率,则会影响设备状态监控的实时性,也可能导致一些需要紧急响应的情况得不到及时处理,例如功能模块电源电压过载时需要紧急关机保护测试设备或者被测设备等情况。
3、高频率的状态查询也会占用上位机的CPU,导致应用程序运行卡顿,操作系统无法及时响应用户界面操作。
发明内容
发明目的:为了解决现有技术中,处理下位机Alarm信号所遇到的实时性与程序运行效率的矛盾,以及Alarm查询请求与正常数据交换互相阻塞的问题,本发明提供一种基于系统中断设计的报警装置及方法。
技术方案:为实现上述目的,本发明采用的技术方案为:
一种基于系统中断设计的报警装置,包括下位机、上位机、ROUTER数据总线路由器,所述上位机包括PCIE驱动程序单元和Application单元,所述ROUTER数据总线路由器包括Alarm处理模块和Rx_Tx_Bus数据收发总线,所述PCIE驱动程序单元包括ISR中断处理模块和DPC延迟中断处理模块,所述ISR中断处理模块和DPC延迟中断处理模块相互连接,所述Application单元包括Alarm Thread中断处理线程,其中:
所述Alarm处理模块用于处理下位机的Alarm数据得到Alarm信号,将处理得到的Alarm信号通过Alarm信号线传送给ISR中断处理模块,将处理得到的Alarm信号传送给Rx_Tx_Bus数据收发总线。
所述ISR中断处理模块用于处理Alarm信号中的Alarm中断向量,并将Alarm中断向量请求放入DPC队列。
所述DPC延迟中断处理模块用于根据Alarm中断向量请求处理具体中断向量,完成中断响应的业务逻辑。同时DPC延迟中断处理模块在接收Alarm中断向量请求后解除AlarmThread的等待状态,形成Alarm同步事件,同时将Alarm同步事件传递给Alarm Thread中断处理线程。
所述Alarm Thread中断处理线程用于根据Alarm同步事件,发起Alarm查询请求。
优选的:所述下位机包括Board 1-N数字板卡和Board 0接口板卡,所述Board 1-N数字板卡包括一一对应连接的Board 1-N功能模块和Board Router 1-N数字板卡路由器,所述Board 0接口板卡包括依次连接的Board 0功能模块和Board ROUTER 0接口板卡路由器。
优选的:所述ISR中断处理模块设置有处理Alarm的即时中断处理函数ISR。
优选的:所述DPC延迟中断处理模块设置有处理Alarm的延迟中断处理函数DPC。
优选的:所述Alarm信号线与Rx_Tx_Bus数据收发总线相互独立。
优选的:所述Alarm信号线与Rx_Tx_Bus数据收发总线为光纤。
一种基于系统中断设计的报警方法,采用上述基于系统中断设计的报警装置,包括以下步骤:
步骤1,通过Application单元启动测试程序,Application单元创建Alarm Thread中断处理线程,Alarm Thread中断处理线程创建后一直处于阻塞状态,等待同步事件AlarmEvent。
步骤2,当下位机产生Alarm数据后,各板卡功能模块会将Alarm数据Alarm0-N保存在各自的寄存器中。
步骤3,ROUTER数据总线路由器向PCIE驱动程序单元发送Alarm中断向量,触发ISR中断处理模块中的即时中断处理函数ISR。
步骤4,在DPC延迟中断处理模块中,需要识别本次中断向量是否为Alarm中断请求,并激发Alarm Thread等待的同步事件Alarm Event。
步骤5,同步事件Alarm Event被激发后,Alarm Thread中断处理线程结束等待并继续运行,发起Alarm查询请求IRQ。
步骤6,PCIE驱动程序单元在收到Alarm查询请求IRQ后,会打包该请求得到事务层数据包TLP,并向ROUTER数据总线路由器发送事务层数据包TLP。
步骤7,ROUTER数据总线路由器解析事务层数据包TLP得到Alarm查询请求的有效数据,之后ROUTER数据总线路由器访问下位机获取Alarm数据。
步骤8,ROUTER数据总线路由器获取Alarm数据在Alarm处理模块中组装Alarm响应包。
步骤9,Alarm响应包经Rx_Tx_Bus数据收发总线发送回PCIE驱动程序单元。
步骤10,PCIE驱动程序单元接收Alarm响应包后会解析出Alarm有效信息,并返回给测试程序中的Alarm Thread中断处理线程,完成本次Alarm信息传输。
本发明相比现有技术,具有以下有益效果:
1.本发明通过为PCIE驱动程序新增Alarm专用中断向量和中断处理函数的方式,解决了Alarm信号处理的高实时性需求。
2.本发明通过为Alarm信号新增一根独立的信号线的方式,避免了Alarm信号传输对原本上位机与下位机正常数据交换的影响。
3.本发明通过在应用程序层创建Alarm专用处理线程的方式,解决了频繁查询Alarm状态带来的操作系统卡顿。该线程在应用程序正常运行时处于阻塞状态。当PCIE驱动接收到下位机传递的Alarm信号后,才会发起一次Alarm查询请求。
附图说明
图1为现有技术方案查询下位机Alarm状态框图。
图2为本发明实施例的基于系统中断设计的报警装置框图。
图3为本发明实施例的基于系统中断设计的报警方法流程图。
图4为本发明实施例的创建Alarm处理专用线程Alarm Thread示意图。
图5为本发明实施例的PCIE处理Alarm中断请求示意图。
图6为本发明实施例的Alarm Thread发起IRQ过程示意图。
其中,1为Alarm处理模块,2为ISR中断处理模块,3为DPC延迟中断处理模块,4为Alarm Thread中断处理线程,5为Alarm同步事件,6为Alarm信号线。
实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
现有的技术方案采用轮询的方式查询下位机Alarm状态,由于上位机的查询请求与正常通信使用相同总线传输,会导致总线占用,影响正常的通信。同时频繁的查询请求会占用上位机CPU,导致操作系统卡顿,为此,本实施例提供一种基于系统中断设计的报警装置,以解决Alarm查询请求与正常数据传输共用一条总线,高频率的查询请求会阻塞正常的数据通信。Alarm查询请求只能由上位机主动发起,高频率的查询请求会占用上位机CPU,造成操作系统卡顿。存在需要快速响应的Alarm,因此Alarm状态需要很高的实时性,原有方案必须高频率查询Alarm状态,如图2所示,包括下位机、上位机、ROUTER数据总线路由器,所述上位机包括PCIE驱动程序单元和Application单元,所述下位机包括Board 1-N数字板卡和Board 0接口板卡,所述Board 1-N数字板卡包括一一对应连接的Board 1-N功能模块和Board Router 1-N数字板卡路由器,所述Board 0接口板卡包括依次连接的Board 0功能模块和Board ROUTER 0接口板卡路由器。所述ROUTER数据总线路由器包括Alarm处理模块1和Rx_Tx_Bus数据收发总线,所述PCIE驱动程序单元包括ISR中断处理模块和DPC延迟中断处理模块,所述ISR中断处理模块和DPC延迟中断处理模块相互连接,所述Application单元包括Alarm Thread中断处理线程4,其中:
所述Alarm处理模块1用于处理下位机的Alarm数据得到Alarm信号,将处理得到的Alarm信号通过Alarm信号线6传送给ISR中断处理模块2,将处理得到的Alarm信号传送给Rx_Tx_Bus数据收发总线。Alarm处理模块1用于处理Board 0-N上各个功能模块的Alarm数据。Alarm信号线6负责传递下位机产生Alarm信号。所述Alarm信号线6与Rx_Tx_Bus数据收发总线相互独立。所述Alarm信号线6与Rx_Tx_Bus数据收发总线为光纤。
所述ISR中断处理模块2设置有处理Alarm的即时中断处理函数ISR。用于处理Alarm信号中的Alarm中断向量,并将Alarm中断向量请求放入DPC队列。
所述DPC延迟中断处理模块3设置有处理Alarm的延迟中断处理函数DPC。所述DPC延迟中断处理模块3用于根据Alarm中断向量请求处理具体中断向量,完成中断响应的业务逻辑。同时DPC延迟中断处理模块在接收Alarm中断向量请求后解除Alarm Thread的等待状态,形成Alarm同步事件(Alarm Event)5,同时将Alarm同步事件传递给Alarm Thread中断处理线程4。
所述Alarm Thread中断处理线程4用于根据Alarm同步事件,发起Alarm查询请求。Alarm Thread中断处理线程4负责在DPC激发同步事件后,发起Alarm查询请求。
1.本发明在下位机ROUTER(数据总线路由器)上新增了一根独立的Alarm信号线,因此Alarm信号不占用原本通信用的光纤,避免了Alarm信号在传递时会阻塞上位机与下位机正常数据交换的情况。
2.本发明在PCIE驱动程序内部新增处理Alarm的ISR(即时中断处理函数)和DPC(延迟中断处理函数),ISR负责快速响应下位机产生的Alarm信号,并产生DPC队列,响应多个Alarm信号到达的情况,避免一个Alarm信号处理时间过长阻塞后续Alarm信号的接收。DPC负责当前Alarm信号的具体理业务逻辑。因此新的PCIE驱动程序对Alarm信号响应的实时性和查询请求的频率无关。
3.本发明在应用程序层创建了Alarm处理专用的线程Alarm Thread,该线程在应用程序正常运行时处于阻塞状态。当PCIE驱动接收到下位机传递的Alarm信号后,会在DPC例程中激发Alarm Event同步事件,此时应用程序才会在Alarm Thread中发起一次Alarm查询请求。因此新的软件架构能够仅通过一次查询获取当前最新Alarm状态,避免频繁查询Alarm状态带来的操作系统卡顿。
一种基于系统中断设计的报警方法,采用上述基于系统中断设计的报警装置,包括以下步骤:
步骤1,通过Application单元启动测试程序,区别于原有方案,首先Application单元创建Alarm Thread中断处理线程,如图4所示,Alarm Thread中断处理线程创建后一直处于阻塞状态,等待同步事件Alarm Event。
步骤2,当下位机产生Alarm数据后,各板卡功能模块会将Alarm数据Alarm0-N保存在各自的寄存器中。
步骤3,ROUTER数据总线路由器向PCIE驱动程序单元发送Alarm中断向量,触发ISR中断处理模块中的即时中断处理函数ISR,如图5所示。
在本实施例中,Alarm信号由专用信号线传递。并且PCIE驱动新增了即时中断处理函数ISR与延迟中断处理过程DPC,ISR用于快速响应Alarm中断请求,由于该函数中断级别较高,长时间无法完成系统将无法响应其他中断请求,因此需要快速返回并将真正的处理逻辑交给DPC队列完成。
步骤4,在DPC延迟中断处理模块中,需要识别本次中断向量是否为Alarm中断请求,并激发Alarm Thread等待的同步事件Alarm Event。
步骤5,同步事件Alarm Event被激发后,Alarm Thread中断处理线程结束等待并继续运行,发起Alarm查询请求IRQ,如图6所示。
步骤6,如图6所示,PCIE驱动程序单元在收到Alarm查询请求IRQ后,会打包该请求得到事务层数据包TLP,并向ROUTER数据总线路由器发送事务层数据包TLP。
步骤7,ROUTER数据总线路由器解析事务层数据包TLP得到Alarm查询请求的有效数据,之后ROUTER数据总线路由器访问下位机获取Alarm数据。
步骤8,ROUTER数据总线路由器获取Alarm数据在Alarm处理模块中组装Alarm响应包。
步骤9,Alarm响应包经Rx_Tx_Bus数据收发总线发送回PCIE驱动程序单元。
步骤10,PCIE驱动程序单元接收Alarm响应包后会解析出Alarm有效信息,并返回给测试程序中的Alarm Thread中断处理线程,完成本次Alarm信息传输。Alarm Thread在得到查询的Alarm状态后,会根据Alarm信息进入相应的业务逻辑,例如结束测试或者关闭电源等。
在实际发生Alarm报警信号后,下位机的各个功能模块Module0-N会将Alarm信息存储在各自的寄存器中。此时,下位机的ROUTER会通过Alarm信号线向PCIE卡发送Alarm信号,并产生Alarm中断向量,触发PCIE的响应Alarm的ISR。ISR会将接收到的Alarm中断请求放入DPC队列,并准备好接收下一次中断请求。在进入Alarm相应的DPC后,会激发AlarmEvent,此时Application(测试程序)中的Alarm Thread阻塞状态将会被解除,然后向PCIE发送IRQ(中断查询请求)。PCIE接收到IRQ后,会将请求转发给下位机的ROUTER,经过Rx_Tx_BUS(数据收发总线)解析后,ROUTER会得到有效数据并进入Alarm_Process(中断处理过程),在Alarm_Process中,ROUTER会访问各个板卡的路由器ROUTER 0-N,查询Alarm信号的来源Alarm0-N。得到Alarm来源信息后,ROUTER会再通过Rx-Tx_BUS向PCIE发送Alarm响应包,最后Application就能得到经PCIE解析后的Alarm有效数据,完成相应的业务逻辑。
在本实施例中,Alarm信号经过专用信号线传输,因此不会阻塞正常的数据交换;ISR能够快速响应下位机各个模块的中断请求,解决了Alarm报警高实时性的要求;应用程序的Alarm处理线程一直处于阻塞状态,只有DPC激活同步事件后才会发送Alarm查询请求,解决了频繁发送查询请求导致的操作系统卡顿问题。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种基于系统中断设计的报警装置,包括下位机、上位机、ROUTER数据总线路由器,所述上位机包括PCIE驱动程序单元和Application单元,其特征在于:所述ROUTER数据总线路由器包括Alarm处理模块和Rx_Tx_Bus数据收发总线,所述PCIE驱动程序单元包括ISR中断处理模块和DPC延迟中断处理模块,所述ISR中断处理模块和DPC延迟中断处理模块相互连接,所述Application单元包括Alarm Thread中断处理线程,其中:
所述Alarm处理模块用于处理下位机的Alarm数据得到Alarm信号,将处理得到的Alarm信号通过Alarm信号线传送给ISR中断处理模块,将处理得到的Alarm信号传送给Rx_Tx_Bus数据收发总线;
Rx_Tx_Bus数据收发总线用于接收和发送连接上位机和下位机光纤上的PCIE物理层数据,并且负责从物理层到事务层,最终到有效数据这一过程的解析;
所述ISR中断处理模块用于处理Alarm信号中的Alarm中断向量,并将Alarm中断向量请求放入DPC队列;
所述DPC延迟中断处理模块用于根据Alarm中断向量请求处理具体中断向量,完成中断响应的业务逻辑;同时DPC延迟中断处理模块在接收Alarm中断向量请求后解除AlarmThread的等待状态,形成Alarm同步事件,同时将Alarm同步事件传递给Alarm Thread中断处理线程;
所述Alarm Thread中断处理线程用于根据Alarm同步事件,发起Alarm查询请求。
2.根据权利要求1所述基于系统中断设计的报警装置,其特征在于:所述下位机包括Board 1-N数字板卡和Board 0接口板卡,所述Board 1-N数字板卡包括一一对应连接的Board 1-N功能模块和Board Router 1-N数字板卡路由器,所述Board 0接口板卡包括依次连接的Board 0功能模块和Board ROUTER 0接口板卡路由器。
3.根据权利要求2所述基于系统中断设计的报警装置,其特征在于:所述ISR中断处理模块设置有处理Alarm的即时中断处理函数ISR。
4.根据权利要求3所述基于系统中断设计的报警装置,其特征在于:所述DPC延迟中断处理模块设置有处理Alarm的延迟中断处理函数DPC。
5.根据权利要求4所述基于系统中断设计的报警装置,其特征在于:所述Alarm信号线与Rx_Tx_Bus数据收发总线相互独立。
6.根据权利要求5所述基于系统中断设计的报警装置,其特征在于:所述Alarm信号线与Rx_Tx_Bus数据收发总线为光纤。
7.一种基于系统中断设计的报警方法,采用权利要求1所述基于系统中断设计的报警装置,其特征在于,包括以下步骤:
步骤1,通过Application单元启动测试程序,Application单元创建Alarm Thread中断处理线程,Alarm Thread中断处理线程创建后一直处于阻塞状态,等待同步事件AlarmEvent;
步骤2,当下位机产生Alarm数据后,各板卡功能模块会将Alarm数据Alarm0-N保存在各自的寄存器中;
步骤3,ROUTER数据总线路由器向PCIE驱动程序单元发送Alarm中断向量,触发ISR中断处理模块中的即时中断处理函数ISR;
步骤4,在DPC延迟中断处理模块中,需要识别本次中断向量是否为Alarm中断请求,并激发Alarm Thread等待的同步事件Alarm Event;
步骤5,同步事件Alarm Event被激发后,Alarm Thread中断处理线程结束等待并继续运行,发起Alarm查询请求IRQ;
步骤6,PCIE驱动程序单元在收到Alarm查询请求IRQ后,会打包该请求得到事务层数据包TLP,并向ROUTER数据总线路由器发送事务层数据包TLP;
步骤7,ROUTER数据总线路由器解析事务层数据包TLP得到Alarm查询请求的有效数据,之后ROUTER数据总线路由器访问下位机获取Alarm数据;
步骤8,ROUTER数据总线路由器获取Alarm数据在Alarm处理模块中组装Alarm响应包;
步骤9,Alarm响应包经Rx_Tx_Bus数据收发总线发送回PCIE驱动程序单元;
步骤10,PCIE驱动程序单元接收Alarm响应包后会解析出Alarm有效信息,并返回给测试程序中的Alarm Thread中断处理线程,完成本次Alarm信息传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310260722.XA CN115964257B (zh) | 2023-03-17 | 2023-03-17 | 一种基于系统中断设计的报警装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310260722.XA CN115964257B (zh) | 2023-03-17 | 2023-03-17 | 一种基于系统中断设计的报警装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115964257A CN115964257A (zh) | 2023-04-14 |
CN115964257B true CN115964257B (zh) | 2023-06-06 |
Family
ID=85899709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310260722.XA Active CN115964257B (zh) | 2023-03-17 | 2023-03-17 | 一种基于系统中断设计的报警装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115964257B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007009454A2 (de) * | 2005-07-22 | 2007-01-25 | Ruppert Koch | Fehlfunktionsdetektionsverfahren |
CN103377081A (zh) * | 2012-04-27 | 2013-10-30 | 沈阳高精数控技术有限公司 | 嵌入式数控系统双核芯片和外设间中断机制的实现方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7953906B2 (en) * | 2007-02-20 | 2011-05-31 | Ati Technologies Ulc | Multiple interrupt handling method, devices and software |
US9465771B2 (en) * | 2009-09-24 | 2016-10-11 | Iii Holdings 2, Llc | Server on a chip and node cards comprising one or more of same |
US8611208B2 (en) * | 2011-12-19 | 2013-12-17 | International Business Machines Corporation | Autonomic error recovery for a data breakout appliance at the edge of a mobile data network |
CN112531911B (zh) * | 2021-01-01 | 2022-05-17 | 电管家能源管理(上海)有限公司 | 一种设备网络测控管理系统 |
-
2023
- 2023-03-17 CN CN202310260722.XA patent/CN115964257B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007009454A2 (de) * | 2005-07-22 | 2007-01-25 | Ruppert Koch | Fehlfunktionsdetektionsverfahren |
CN103377081A (zh) * | 2012-04-27 | 2013-10-30 | 沈阳高精数控技术有限公司 | 嵌入式数控系统双核芯片和外设间中断机制的实现方法 |
Non-Patent Citations (1)
Title |
---|
基于Spacewire的实时分布式中断系统设计;梅洪;;航天控制(第02期);93-96 * |
Also Published As
Publication number | Publication date |
---|---|
CN115964257A (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961139A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
CN107025203B (zh) | 第一板卡、第二板卡及一种设备 | |
WO2022057464A1 (zh) | 一种灵活配置的多计算节点服务器主板结构和程序 | |
JP2002342299A (ja) | クラスタシステム、コンピュータ及びプログラム | |
US20100332908A1 (en) | Performing Remote Loads and Stores over Networks | |
WO2023207571A1 (zh) | 一种数据传输方法及装置 | |
CN111177065A (zh) | 一种多芯片互联方法和装置 | |
CN105183575A (zh) | 处理器故障的诊断方法、装置及系统 | |
CN106294253B (zh) | 一种中断信号处理系统 | |
CN114528234B (zh) | 用于多路服务器系统的带外管理方法及装置 | |
CN115964257B (zh) | 一种基于系统中断设计的报警装置及方法 | |
KR101666398B1 (ko) | Arinc 653 기반 운영체제에서의 모니터링 방법 및 장치 | |
US10095643B2 (en) | Direct memory access control device for at least one computing unit having a working memory | |
US11431782B2 (en) | Method, apparatus, and device for transmitting file based on BMC, and medium | |
CN100445973C (zh) | 总线控制权仲裁方法与仲裁器 | |
CN116137603A (zh) | 链路故障的检测方法和装置、存储介质及电子装置 | |
CN111723032B (zh) | 一种中断管控方法及电子设备 | |
CN112579507A (zh) | 宿主机与bmc通信的方法、bios、操作系统、bmc和服务器 | |
CN108874166B (zh) | 一种基于fpga和ps2协议的kvm控制器 | |
TWM598968U (zh) | 頻外的外接控制設備與系統 | |
CN111061661B (zh) | 基于PowerPC平台的RapidIO数据包处理方法及装置 | |
US11816049B2 (en) | Interrupt request signal conversion system and method, and computing device | |
CN114443527B (zh) | 基于工作队列的PCIe转MDIO驱动实现方法及装置 | |
US11847089B2 (en) | Electronic device and method for sharing data lanes of a network interface device between two or more computing devices | |
US11239920B2 (en) | Diagnostic module, monitoring method, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 200000 Room 202, building 11, No. 789, Puxing Road, Minhang District, Shanghai Patentee after: Shanghai Hongtaixin Semiconductor Technology Co.,Ltd. Country or region after: China Address before: 200120 2, building 979, Yun Han Road, mud town, Pudong New Area, Shanghai Patentee before: Shanghai resonant semiconductor technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |