一种基于软件无线电技术的通用核心模组
技术领域
本发明涉及无线通信设备技术领域,尤其涉及一种基于软件无线电技术的通用核心模组。
背景技术
为了满足人们不同的通信需求,种类繁多的无线通信标准被相继提出。目前主流的无线通信标准主要集中于45MHz~2.5GHz频段范围内,按照应用领域大致可分为四大类:数字蜂窝通信标准(LTE、CDMA、TD-SCDMA、CDMA200、GSM、WiMAX等)、无线接入通信标准(WLAN、Bluetooth、UWB、ZigBee、RFID等)、移动广播通信标准(DVB、CMMB、ATSC等)和导航定位通信标准(GPS、Galileo、Glonass、BDS等)。
为了能够便捷通信,用户希望将尽可能多的应用集成到一台移动通信终端。软件无线电技术可使通信终端支持不同通信标准:根据不同调制或者编码制式,使用不同的数据接口,动态加载不同的系统软件架构,无需修改硬件电路。由于软件无线电能够以一个通用、标准、模块化的硬件平台为依托,通过软件编程来实现无线电台的各种功能,通过体系结构的开放性和全面可编程性,通过软件更新改变硬件配置结构,实现新的功能。目前,主要通过软件无线电信号收发平台实现多通信标准的通信。
然而,在现有技术中,软件无线电平台在硬件设计时,处理器多采用现场可编程门阵列FPGA(Field Programmable Gate Array)和数字信号处理器DSP(Digital SignalProcessing)的组合完成基带信号的处理。FPGA和DSP的分立式,在硬件资源上,增加了硬件成本、电路板面积、功耗;通常只会处理同一制式的基带信号,一旦需要修改制式,则需要修改电路更换DSP。
现有的软件无线电平台硬件设计中,射频收发电路常采用分立器件搭建,无论是超外差架构、近零中频架构和零中频架构的射频收发电路,基本采用单个芯片的低噪声放大器、混频器、滤波器变增益放大器、数模转换器、模数转换器和功率放大器等分立器件搭建而成。然而,分立器件搭建增加了硬件成本、电路板面积、功耗;分立器件可编程性较差,每个器件如果配置接口不一样,器件之间协同配合难度大。
发明内容
针对上述技术问题,本发明方案提供一种基于软件无线电技术的通用核心模组,具有多功能、高性能、低功耗、低成本、小型化的特点。
本发明实施例提供了一种基于软件无线电技术的通用核心模组,包括:依次连接的射频前端电路、可编程射频收发芯片和可编程片上系统;所述可编程片上系统还与接口电路和扩展电路连接;
在接收链路工作时,所述射频前端电路接收射频无线信号,进行第一级接收处理后传输至所述可编程射频收发芯片;所述可编程射频收发芯片对第一级接收处理后的信号进行第二级接收处理后传输至所述可编程片上系统;所述可编程片上系统对第二级接收处理后的信号进行第三级接收处理;
在发射链路工作时,所述可编程片上系统基于系统指令生成待输出信号,并传输至所述可编程射频收发芯片;所述可编程射频收发芯片对所述待输出信号进行第一级发射处理后传输至所述射频前端电路;所述射频前端电路对第一级发射处理后的信号进行第二级发射处理后传输至天线端发出。
可选的,所述接口电路包括:程序下载接口子电路和通信接口子电路;
其中,所述可编程片上系统通过所述程序下载子电路下载或上传程序代码数据;所述可编程片上系统通过所述通信接口子电路与外部通信电路相连。
可选的,所述扩展电路包括:FLASH电路、DDR电路、EMMC电路、USB驱动电路、SDIO选择电路和/或复位电路。
可选的,所述射频前端电路包括天线接口和功率放大子电路;
所述第一级接收处理具体包括:通过所述天线接口接入射频无线信号,并通过功率放大子电路对所述射频无线信号进行放大处理。
可选的,所述射频前端电路包括:用于信号路径选择的射频开关。
可选的,所述第二级接收处理具体包括:
对第一级接收处理后的信号进行低噪声放大处理、混频处理、滤波处理和模数转换处理。
可选的,所述可编程片上系统采用型号为Zynq-7000的片上系统。
可选的,所述通信接口子电路的接口引脚,以板间连接器的形式引出。
可选的,所述接口引脚的类型包括SD、Ethernet、USB、SPI、I2C、CAN、UART和/或GPIO。
可选的,所述程序下载接口子电路采用JTAG接口。
本发明中提供的一个或多个技术方案,至少具有如下技术效果或优点:
本发明实施例基于软件无线电技术的通用核心模组,采用依次连接的射频前端电路、可编程射频收发芯片和可编程片上系统;所述可编程片上系统还与接口电路和扩展电路连接。一方面,射频收发电路通过射频前端电路和可编程射频收发芯片实现,并非通过单个芯片的低噪声放大器、混频器、滤波器变增益放大器、数模转换器、模数转换器和功率放大器等分立器件搭建而成;另一方面,处理器采用可编程片上系统,并非采用FPGA和DSP分立组合的传统结构,在硬件设计上增加了集成度,降低了硬件成本、电路板面积、功耗,同时提高了可编程性,实现了多功能、高性能、低功耗、低成本、小型化的技术效果。根据不同调制或者编码制式,使用不同的数据接口,动态加载不同的系统软件架构,无需修改硬件电路。可应用于移动设备、无线通信、电子对抗、频谱分析、软件无线电等多种应用领域。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其它的附图。
图1为本发明实施例提供的第一种基于软件无线电技术的通用核心模组的结构框图;
图2为本发明实施例提供的第二种基于软件无线电技术的通用核心模组的结构框图;
图3为本发明实施例提供的第三种基于软件无线电技术的通用核心模组的结构框图;
图4为本发明实施例提供的一种基于软件无线电技术的通用核心模组的具体电路方案框图;
图5为本发明实施例提供的一种射频前端电路的电路原理图;
图6为本发明实施例提供的一种可编程射频收发芯片电路的电路原理图;
图7为本发明实施例提供的一种扩展电路Flash电路的电路原理图;
图8A-图8D为本发明实施例提供的扩展电路EMMC电路的电路原理图;
图9为本发明实施例提供的一种扩展电路USB驱动电路的电路原理图;
图10为本发明实施例提供的一种扩展电路SDIO选择电路和SD卡槽的电路原理图;
图11为本发明实施例提供的一种扩展电路复位电路的电路原理图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,并获得其它的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
下面以具体实施例详细介绍本发明的技术方案。
请参考图1,本发明实施例提供一种基于软件无线电技术的通用核心模组,包括:依次连接的射频前端电路1、可编程射频收发芯片2和可编程片上系统3;可编程片上系统3还与接口电路4和扩展电路5连接。另外,所述模组还设置有电源电路,用于为上述所有电路模块供电。在接收链路工作时,射频前端电路1接收射频无线信号,进行第一级接收处理后传输至可编程射频收发芯片2;可编程射频收发芯片2对第一级接收处理后的信号进行第二级接收处理后传输至可编程片上系统3;可编程片上系统3对第二级接收处理后的信号进行第三级接收处理,并送入后续处理模块;在发射链路工作时,可编程片上系统3基于系统指令生成待输出信号,并传输至可编程射频收发芯片2;可编程射频收发芯片2对所述待输出信号进行第一级发射处理后传输至射频前端电路1;射频前端电路1对第一级发射处理后的信号进行第二级发射处理后传输至天线端发出。在具体实施过程中,可编程射频收发芯片2集成有低噪声放大电路、混频电路、滤波电路和模数转换电路等,所述第二级接收处理具体包括:对第一级接收处理后的信号进行低噪声放大处理、混频处理、滤波处理和模数转换处理。所述第三级接收处理具体包括:基带信号处理和软件处理。
在具体实施过程中,请参考图2,射频前端电路1包括天线接口11和功率放大子电路12;所述第一级接收处理具体包括:通过天线接口11接入射频无线信号,并通过功率放大子电路12对所述射频无线信号进行放大处理。
另外,针对目前软件无线电平台的射频接收链路和发射链路分离,缺少射频信号自检回路的问题,在具体实施过程中,为了实现通信链路路径可控,进而实现链路回环自检,请参考图3,射频前端电路1设置有用于信号路径选择的射频开关单元13。射频开关单元13包括设置在接收链路上、位于天线接口与可编程射频收发芯片2之间的第一开关131,以及设置在发射链路上,位于天线接口与可编程射频收发芯片2之间的第二开关132;第一开关131与第二开关132可选择连通或断开,当第一开关131与第二开关132选择连通时,所述模组进入通信链路回环自检模式。
在具体实施过程中,请参考图2或图3,接口电路4包括:程序下载接口子电路41和通信接口子电路42;其中,可编程片上系统3通过程序下载接口子电路41下载或上传程序代码数据;程序下载接口子电路41具体可采用JTAG接口。可编程片上系统3通过通信接口子电路42与外部通信电路相连;具体的,通信接口子电路42的接口引脚,以板间连接器的形式引出。所述接口引脚的类型包括SD、Ethernet、USB、SPI、I2C、CAN、UART和/或GPIO。扩展电路5包括:FLASH电路、DDR电路、EMMC电路、USB驱动电路、SDIO选择电路和/或复位电路。扩展电路作用如下:
FLASH电路和EMMC电路用于存储软件无线电模组的程序或数据;DDR电路用于存储和运行软件无线电模组的程序或者数据;USB驱动电路用于执行USB数据传输;SDIO选择电路用于选择板上SD Card卡槽或者连接座SD引脚;复位电路用于使可编程片上系统3恢复到起始状态。
另外,可编程片上系统3的通信接口引脚与连接器相连,用于其他GPIO扩展电路。
如图4所示,为本申请实施例一具体方案框图,可编程射频收发芯片2可采用武汉芯泰科技有限公司型号为STR0425B的射频收发器芯片(芯片datasheet可在官网“http://www.syntekchip.com/”下载获取)。可编程片上系统3可采用赛灵思(Xilinx)公司型号为Zynq-7000的片上系统。虚线框a所圈电路对应射频前端电路1,天线接口SMA_1和SMA_2分别用于连接信号接收天线和发射天线,射频开关RF_SW_1和RF_SW_2分别对应图3中第一开关131和第二开关132。时钟振荡器Crystal oscillator 1和时钟缓存Clock Buffer用于向射频收发器芯片STR0425B和可编程片上系统Zynq-7000提供时钟信号。可编程片上系统Zynq-7000周围外挂程序下载接口子电路、通信接口子电路和扩展电路。
请参考图5,为本申请一具体实施例的射频前端电路的电路原理图:该电路中采用位号为U9(对应图3中第一开关131)和U10(对应图3中第二开关132)的型号为SKYA21001射频开关芯片、位号为T1的型号为TCM2-43X+的巴伦、位号为U11的型号为TRF37C75的射频放大器(对应图3中功率放大子电路12)组合而成。射频开关U9的5号引脚与可编程射频收发芯片2的射频输入端口相连;U9的1号引脚与射频连接器J3相连,用于接收天线端的信号;U9的5号引脚与U10的1号引脚相连,用于将发射端的信号回环至接收端,可用于系统信号的自我检测;U9和U10的4、6号引脚为高低电平切换控制端口,用于选择是5号引脚和1号引脚连通或者与3号引脚连通;U10的3号引脚与U11的2号引脚相连,U11的作用是将可编程射频收发芯片2出来的信号进一步放大功率,经过U11的7号引脚连接至射频连接器J4,经天线端发射。T1的作用是将可编程射频收发芯片2输出的差分为100欧姆的差分信号转换成单端50欧姆的单端信号。
如图6为本申请一具体实施例的可编程射频收发芯片电路的电路原理图:该电路采用的是位号为U7的型号为STR0425B的芯片,该芯片包括1个接收通道和1个发射通道,通信带宽最大支持40MHz带宽,支持全双工模式和半双工模式,同频频率覆盖45MHz~2.5GHz,兼容目前主流的无线通信标准。其中接收通道工作时,该芯片的引脚C1接收来自天线端的信号,芯片内部信号进过低噪声放大器放大后,下混频、放大、滤波至模数转换相关处理后,通过芯片引脚DOUT<0>~DOUT<11>以及CLK_OUT(模数转换采样时钟)与可编程片上系统3相连;其中发射通道工作时,通过芯片引脚DIN<0>~DIN<11>以及CLK_IN(数模转换采样时钟)与可编程片上系统3相连,将数字基带信号转换成模拟信号后,经过芯片内部的滤波、放大、上混频至功率放大器,与位号为T1的巴伦相连。与可编程片上系统3相连的模数转换和数模转换接口CMOS接口,电平支持1.8V-3.3V可变。该芯片的引脚J1为芯片的参考时钟输入引脚,参考时钟频率为48MHz。该芯片的引脚H6~H9为SPI控制接口,可由可编程片上系统3的SPI总线编程配置。该芯片的其余端口为可编程GPIO口,可根据用户需要进行选择使用。
如图7为本申请实施例的扩展电路Flash电路的电路原理图:Flash电路中采用的是位号为U3的型号为W25Q256FVEIG的芯片,该芯片的1号引脚为片选信号,与可编程片上系统3相连;该芯片的6号引脚为SPI总线的时钟信号,与可编程片上系统相连;该芯片的2、3、5、7为数据信号,同样与可编程片上系统3相连。可以将bootloader程序烧写进W25Q256FVEIG芯片中,用来实现程序的引导和自动启动。
如图8A-图8D为本申请实施例的扩展电路EMMC电路的电路原理图:EMMC电路中采用的是位号为U5A~U5D的型号为THGBMJG6C1LBAIL的芯片,该芯片的M6、M5、A3、A4、A5、B2为EMMC的信号线,与可编程片上系统3相连,用于存储可编程片上系统3的固件或数据。
如图9为本申请实施例的扩展电路USB驱动电路的电路原理图:USB驱动电路中采用的是位号为U4的型号为USB3320C-EZK的芯片,该芯片的1~7、9~10、13、29、31号引脚与可编程片上系统3相连;该芯片的17~18、22、23与板间连接器相连,用于USB扩展。USB3320C-EZK采用USB OTG(On The Go USB)标准技术,允许在没有主机的情况下,实现设备间的数据传输。
如图10为本申请实施例的扩展电路SDIO选择电路和SD卡槽的电路原理图:SDIO选择电路中采用的是位号为U6的型号为TXS02612RTWR的芯片,该芯片的1、3、4、6、7、9号引脚为SDIO总线,与可编程片上系统3相连;SW3为拨码开关,与TXS02612RTWR的24号引脚相连,用于将电平为1.8V的A通道的SDIO总线切换至电平为3.3V的B0通道(16、18、19、20、22、23号引脚)或者B1通道(8、10、12、13、14、15号引脚),其中B0通道与SD Card卡槽相连,可以插入SD Card进行程序的烧录、读取或者启动;B1则与板间连接器相连,用于扩展使用。
如图11为本申请实施例的扩展电路复位电路的电路原理图:图中复位电路中采用的是位号为U2的型号为MAX811T复位芯片,MAX811T复位芯片的3号引脚与位号为SW1的按键轻触开关相连,当按键按下时,按键轻触开关的3~4号引脚和1~2号引脚连通至地,从而产生低电平信号给MAX811T,MAX811T的2号引脚再产生低电平至可编程片上系统3,使得可编程片上系统3接收到低电平触发信号进行复位。
总而言之,本发明实施例基于软件无线电技术的通用核心模组,采用依次连接的射频前端电路、可编程射频收发芯片和可编程片上系统;所述可编程片上系统还与接口电路和扩展电路连接。一方面,射频收发电路通过射频前端电路和可编程射频收发芯片实现,并非通过单个芯片的低噪声放大器、混频器、滤波器变增益放大器、数模转换器、模数转换器和功率放大器等分立器件搭建而成;另一方面,处理器采用可编程片上系统,并非采用FPGA和DSP分立组合的传统结构,在硬件设计上增加了集成度,降低了硬件成本、电路板面积、功耗,同时提高了可编程性,实现了多功能、高性能、低功耗、低成本、小型化的技术效果。根据不同调制或者编码制式,使用不同的数据接口,动态加载不同的系统软件架构,无需修改硬件电路。可应用于移动设备、无线通信、电子对抗、频谱分析、软件无线电等多种应用领域。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。