CN115940943A - 改善数模转换器中的微分非线性的方法和装置 - Google Patents

Abstract

本申请公开了改善数模转换器中的微分非线性的方法和装置。示例装置(110、120)包括：电阻器梯电路系统(201)，其包括多个中间电压节点；第一多个开关(206A‑206P)，其具有耦合到多个中间电压节点的输入端并且具有输出端；第一级解码器电路系统(204)，其被配置为：接收一组输入位(203)；并且基于输入位(203)的第一子集断开或闭合第一多个开关(206A‑206P)中的开关；第二多个开关(210A‑210D)，其具有耦合到第一多个开关的输出端的输入端并且具有耦合到公共节点的输出端；以及第二级解码器电路系统(208)，其被配置为：接收该组输入位(203)；并且基于输入位(203)的第二子集断开或闭合第二多个开关(210A‑210D)中的开关，第一子集和第二子集共享输入位中的一个，其中输出电压将被耦合到公共节点。

Description

改善数模转换器中的微分非线性的方法和装置

相关申请的交叉引用

本专利申请要求2021年9月22日提交的美国临时专利申请序列号63/246,825的权益和优先权，该申请在此通过引用整体并入本文。

技术领域

本说明书总体涉及数模转换器(DAC)电路系统，并且更具体地涉及改善DAC中的微分非线性的方法和装置。

背景技术

信息可以在计算设备中表示为数字或模拟信号。在许多应用中，信息需要从数字信号转换为模拟信号。例如，一数量的数据可以存储在数字存储器中。数字值可以转换成模拟电压。模拟电压可以通过介质传输到接收设备，从扬声器作为音频信号播放，等等。

DAC电路执行数字值到模拟电压的转换并且用于各种计算设备中。在一些示例中，数模转换可能降低信号的质量，导致信息丢失或失真。因此，信号完整性可以用作DAC电路的性能指标。

发明内容

对于改善数模转换器中的微分非线性的方法和装置，示例装置包括：电阻器梯电路系统，其被配置为：接收参考电压；并且使用参考电压和多个电阻器生成多个中间电压节点；第一级解码器电路系统，其被配置为：接收一组数字输入位；并且基于数字输入位的第一子集断开或闭合第一多个开关；第二多个开关，其具有耦合到第一多个开关的输出端的输入端并且具有耦合到公共节点的输出端；以及第二级解码器电路系统，其被配置为：接收该组数字输入位；并且基于数字输入位的第二子集断开或闭合第二多个开关，第一子集和第二子集交叠，其中公共节点被配置为产生输出电压。

附图说明

图1是两个通信设备的示例实施方式的框图。

图2是图1的DAC电路系统的示例实施方式的示意图。

图3包括描述图2的第一级解码器电路系统的输入和输出的第一表格和描述图2的第二级解码器电路系统的输入和输出的第二表格。

图4是表示可以由图1的DAC电路系统执行和/或实例化以产生模拟电压的示例操作的流程图。

图5示出了将图1的DAC电路系统的性能与先前DAC电路系统实施方式的性能进行比较的两个曲线图。

在附图中使用相同的附图标记或其他参考标识来表示相同或相似(功能和/或结构)的特征。

具体实施方式

附图不一定按比例绘制。通常，(一个或多个)附图和本说明书中相同的附图标记指代相同或相似的部分。尽管附图示出了具有清晰线和边界的层和区域，但是这些线和/或边界中的一些或全部可以是理想化的。实际上，边界和/或线可能是不可观察的、混合的和/或不规则的。

用于测量DAC电路的性能的一个指标是微分非线性(DNL)。DNL是指DAC电路响应接收到两个相继数字输入位而产生的两个模拟电压之间的偏差。例如，DAC电路可以被预期针对第一数字输入位(例如，00)产生第一模拟电压，并且针对第二相继数字输入位(例如，01)产生第二模拟电压。预期的第一模拟电压和预期的第二模拟电压之间的差可以称为最低有效位(LSB)步长。

实际上，DAC电路可以产生与预期的电压不同的第一模拟电压和第二模拟电压。如果实际的第一模拟电压和第二模拟电压之间的差大于LSB步长，则DAC电路可以具有正DNL值。类似地，如果实际的第一模拟电压和第二模拟电压之间的差小于LSB步长，则DAC电路可以具有负DNL值。理想的DAC电路具有为零的DNL值，这意味着数字输入值中的一个阶跃针对所有可能的数字输入位导致产生的模拟电压中的相同大小的阶跃。

DAC电路的许多实施方式包括多个开关。在这样的示例中，可以基于数字输入值断开或闭合特定开关以实现期望的模拟电压。开关的使用可能导致电路中的泄漏电流。泄漏电流是指跨过通常被视为绝缘的边界的电子流。例如，处于断开状态的理想开关将阻止任何电流在两个节点之间流动。在实践中，处于断开状态的实际的开关可能允许少量电流(即，泄漏电流)在节点之间流动。

在一些示例中，泄漏电流可以改变影响由DAC电路产生的模拟电压，导致具有大幅值(即，大的正值或大的负值)的DNL值和性能损失。为了减轻电流泄漏的影响，一些先前实施方式可以减小DAC电路内的电阻器梯(例如，电阻器分压器)中的电阻器的尺寸以增加通过梯的电流。随着通过梯的电流增加，泄漏电流可以对总电流具有更小的影响，并且因此对对应的输出电压具有更小的影响。然而，通过减小电阻器来增加通过梯的电流还增加DAC电路的功耗。由于计算设备寻求低功率部件以节省能量并提供设计灵活性，因此先前的DAC电路实施方式是次优的，因为它们由于泄漏电流而不准确和/或消耗大量功率。

本文公开的示例方法和装置在不增加功率的情况下减小DNL幅值并改善DAC电路性能。示例DAC电路实施具有两级或更多级开关的电阻器梯以及两个或更多个对应的示例解码器电路。示例解码器电路接收来自输入数字值的位的不同子集。位的子集交叠，使得示例DAC电路在产生斜坡函数时执行最少数量的开关翻转。如本文所用，开关翻转是指开当关改变状态时(例如，从断开改变为闭合或从闭合改变为断开)。

图1是两个通信设备的示例实施方式的框图。图1包括示例第一通信设备102、示例第二通信设备104和传输介质106。示例第一通信设备102包括示例处理器电路系统108、示例DAC电路系统110、示例发射器电路系统112、示例接收器电路系统114和示例模数转换器(ADC)电路系统116。类似地，示例第二通信设备104包括示例处理器电路系统118、示例DAC电路系统120、示例发射器电路系统122、示例模数转换器(ADC)电路系统124和示例接收器电路系统126.

示例处理器电路系统108和示例处理器电路系统118执行机器可读指令以针对它们的相应设备执行动作。例如，示例第一通信设备102可以向示例第二通信设备104发送确认消息。响应于接收到确认消息，示例第二通信设备104可以向示例第一通信设备102发送响应消息。在这样的示例中，示例处理器电路系统108可以执行指令以将形成确认消息的数据作为数字输入位提供到示例DAC电路系统110。稍后，示例处理器电路系统118可以执行指令以将形成响应消息的数据作为数字输入位提供到示例DAC电路系统120。示例处理器电路系统108、118可以由任何类型的处理器实施，包括但不限于包括可编程微处理器、可以实例化指令的现场可编程门阵列(FPGA)、中央处理器单元(CPU)、图形处理器单元(GPU)、数字信号处理器(DSP)、微控制器和集成电路，诸如专用集成电路(ASIC)等。

示例DAC电路系统110和示例DAC电路系统120两者根据本公开的教导来实施。示例DAC电路系统110、120接收数字输入值并基于输入值产生模拟电压。示例DAC电路系统110、120可以接收任何格式的任何数量的数字输入值。在图2、图3、图4中进一步探讨了示例DAC电路系统110、120。

示例发射器电路系统112和示例发射器电路系统122分别从示例DAC电路系统110和示例DAC电路系统120接收模拟电压。示例发射器电路系统112、122通过传输介质106将模拟电压传输到外部设备。在前述示例中，发射器电路系统112将确认消息作为模拟电压通过传输介质106发送到第二通信设备104。稍后在前述示例中，发射器电路系统122将响应消息作为模拟电压通过传输介质106发送到第一通信设备102。

示例发射器电路系统112、122可以使用任何通信标准和任何配置参数来传输电压。示例通信标准包括但不限于以太网、通用串行总线(USB)、

近场通信(NFC)、外围部件互连(PCI)、外围部件互连快速(PCIe)等。类似地，传输介质106可以由任何介质实施，包括但不限于无线网络、以太网缆线、同轴缆线、光纤缆线等。

示例接收器电路系统114、126经由传输介质106从外部设备接收模拟电压。在前述示例中，示例接收器电路系统126接收对应于确认消息的模拟电压。稍后在前述示例中，示例接收器电路系统114接收对应于响应消息的模拟电压。示例接收器电路系统114、126可以使用任何通信标准和任何配置参数来接收模拟电压。在一些示例中，示例接收器电路系统114、126和示例发射器电路系统112、122可以实施相同通信标准中的一个或多个。

示例ADC电路系统116、124从相应接收器电路系统114、126接收模拟电压并将模拟电压转换为数字值。示例ADC电路系统116、124可以产生任何格式的任何数量的数字值。示例ADC电路系统116、124可以将数字值提供到处理器电路系统108、118用于存储、附加处理等。在前述示例中，示例ADC电路系统124将对应于确认消息的数字值提供到示例处理器电路系统118。稍后在前述示例中，示例ADC电路系统116将对应于响应消息的数字值提供到示例处理器电路系统108。

示例DAC电路系统110、120促进将数据传输到外部设备。通过如图2、图3、图4中描述的实施方式并且根据本公开的教导，示例DAC电路系统110、120与先前实施方式相比通过最小化开关翻转的数量而不增加功耗来减小DNL误差的幅值。在这样做时，示例DAC电路系统110、120可以产生比DAC电路的先前实施方式更准确地表示确认消息和响应消息的模拟电压。

图2是图1的DAC电路系统的示例实施方式的示意图。图2包括示例数字输入位203、示例DAC电路系统110、120和示例发射器电路系统112、122。示例DAC电路系统110、120包括示例电阻器梯电路系统201、示例参考电压200、示例电阻器202A、202B、…、202P、示例第一级解码器电路系统204、示例第一级开关206A、206B、…、206P、示例第二级解码器电路系统208和示例第二级开关210A、210B、210C、210D。

图2的示例参考电压200是示例DAC电路系统110、120可以通过物理介质传输的最大电压。示例参考电压可以是任何电压。在一些示例中，示例参考电压是+3.3伏特(V)。示例DAC电路系统110、120可以从对应的通信设备102、104上的电源接入参考电压。

示例电阻器202A、202B、…、202P在参考电压和接地(GND)之间串联连接。这样做时，示例电阻器202A、202B、…、202P和参考电压形成电阻器梯电路系统201。电阻器梯电路系统201在电阻器202A、202B、…、202P之间的每个节点处产生多个中间电压。示例电阻器202A、202B、…、202P中的每一个可以具有相同的电阻值，使得任何两个相邻节点之间的电压差跨整个电阻器梯是相等的。在图2的示例实施方式中，电阻器202O和202P之间的电压为(1/16)×V_reference，电阻器202N和202O之间的电压为(2/16)×V_reference，等等。尽管利用16个电阻器来实施图2的示例DAC电路系统110、120，但在其他示例中，可以利用任何数量的电阻器来实施DAC电路系统110、120。示例制造商可以基于示例数字输入位203的数量来确定示例DAC电路系统110、120中的电阻器的数量。

数字输入位203是表示要被传输的数据的高电源电压(即，“1”位)和低电源电压(即，“0”位)的序列。图2的示例数字输入位203的长度为四位。因此，可以使用四个位表示的16个值中的每一个对应于由电压梯生成的16个电压中的一个。由于这个原因，图2的示例DAC电路系统110、120可以被称为4位DAC。来自示例数字输入位的四个位标记为<3:0>，其中位0是最低有效位(LSB)，位3是最高有效位(MSB)。示例DAC电路系统110、120可以接收来自对应的处理器电路系统108、118的示例数字输入位203。

示例第一级解码器电路系统204确定第一级开关206A、206B、…、206中的哪些应该断开或闭合以获得特定的模拟电压。示例第一级解码器电路系统204使用来自示例数字输入位203的四个位(表示为<3:0>)中的每一个来确定第一级开关206A、206B、…、206中的哪些断开或闭合。在图3、图4中进一步探讨了示例第一级解码器电路系统204。

示例第一级开关206A、206B、…、206P连接到电阻器202A、202B、…、202P之间的节点。虽然第一级开关206A、206B、…、206P中的每一个的输入端是不同的节点，但第一级开关206A、206B、…、206P的输出端连接到公共节点。例如，开关206A、206B、206C、206D的输出端连接以形成第一公共节点，开关206E、206F、206G、206H的输出端连接以形成第二公共节点，等等。第一级开关206A、206B、…、206P根据示例第一级解码器电路系统204断开和闭合。

示例DAC电路系统110、120被配置为使得开关组具有相同的状态。在图2中，独特的状态用“<”“>”符号指示。例如，在任何时间点，开关206A、206H、206I和206P(即<0>开关)全部断开或全部闭合。类似地，在任何时间点，开关206B、206G、206J和206O(即<1>开关)共享状态，开关206C、206F、206K、206N(即<2>开关)共享状态，并且开关206D、206E、206L、206M(即<3>开关)共享状态。为了使来自给定组的开关保持在相同状态，示例第一级解码器电路系统204可以同时改变组中的所有开关。示例制造商可以将开关第一级开关206A、206B、…、206P分组以共享状态，作为减少实施示例DAC电路系统110、120所需的控制逻辑电路系统的材料构建和/或尺寸的一种方式。

示例第二级解码器电路系统208确定第二级开关210A、210B、210C、210D中的哪些应该断开或闭合以实现特定的模拟电压。示例第二级解码器电路系统208使用来自示例数字输入位203的两个MSB(表示为<3:2>)来确定第二级开关210A、210B、210C、210D中的哪些应该断开或闭合。在图3、图4中进一步探讨了示例第二级解码器电路系统208。

示例第二级开关210A、210B、210C、210D具有连结到来自第一级开关206A、206B、…、206P的输出端的公共节点的输入端。进而，示例第二级开关可以具有连接到公共节点并提供到示例发射器电路系统112、122的输出端。实施第二级开关以减少所需开关的总数量。

在一些示例中，DAC电路系统110、120可以将多于四个位转换成唯一的模拟电压。在具有大量位转换的示例中，示例DAC电路系统110、120可以包括多个解码器和多级开关，作为与具有相同数量的位转换的单级DAC实施方式相比，减少所需控制逻辑电路系统的材料构建和/或尺寸的一种方式。有利地，示例DAC电路系统110、120以一种方式实施解码器电路，使得解码器使用的位的子集彼此交叠。例如，在图2中，数字输入位203的位3和2被第一级解码器电路系统204和第二级解码器电路系统208两者使用。这与DAC电路系统的先前实施方式形成对比，在先前实施方式中，由各个解码器用于翻转开关的位属于互斥子集。通过将位输入交叠到解码器，示例DAC电路系统110、120通过最小化开关翻转的数量来减小DNL的幅值。

图3包括描述图2的第一级解码器电路系统的输入和输出的第一表格和描述图2的第二级解码器电路系统的输入和输出的第二表格。具体地，示例第一级解码器电路系统204实施根据第一表格302改变开关状态所需的逻辑电路系统，并且示例第二级解码器电路系统208实施根据第二表格304改变开关状态所需的逻辑电路系统。表格302和304可以表示存储在相应解码器的存储器中的可编程表和/或可以表示相应解码器的硬接线电路系统的功能。

如第一表格302所述，来自示例数字输入位203的四个位中的每一个影响示例第一级解码器电路系统204是断开还是闭合开关。例如，位值0000、01111、10000和1111将使示例第一级解码器电路系统204闭合<0>开关206A、206H、206I和206P。值0000、01111、10000和1111还将使示例第一级解码器电路系统204断开先前闭合的<1>、<2>或<3>第一级开关中的任何一个。类似地，位值0001、0110、1001、1110使示例第一级解码器电路系统204闭合<1>第一级开关并断开任何先前闭合的<0>、<2>、<3>开关，等等。在一些示例中，数字上连续的输入位值(例如，0011和0100；0111和1000；1011和1100)被映射到相同组的第一级开关，使得第一级开关的状态在相继输入位值之间的转变期间不改变。这可以改善相关联的DAC电路系统的动态性能。

如第二表格304所述，示例第二级解码器电路系统208可以仅查看最高有效位的子集(例如，最高有效两位)以确定第二级开关210A、210B、210C、210D中的哪些应该改变状态。例如，示例第二级解码器电路系统208可以在每当位3和2为00时闭合开关210D并断开任何先前闭合的第二级开关，而不管位1和0是否具有00、01、10或11的值。类似地，当示例数字输入位203的位3和2为01时，示例第二级解码器电路系统208闭合开关210C，等等。

最小化开关翻转的数量的示例DAC电路系统110、120的一个示例是斜坡函数。斜坡函数是由相继数字输入值生成的模拟信号。例如，由示例DAC电路系统110、120产生的斜坡函数可以是16个模拟电压，其中第一电压对应于0000，第二电压对应于0001，第三电压对应于0010，等等。

在斜坡函数期间，示例DAC电路系统110、120产生对应于0011的第四电压，随后产生与对应于0100的第五电压相对应的电压。在第四电压处，第一表格302和第二表格304示出开关206D、206E、206L、206M、210D闭合并且所有其他开关断开。在第五电压下，第一表格302和第二表格304示出开关206D、206E、206L、206M、210C闭合并且所有其他开关断开。因此，当从对应于0011的模拟电压转变到对应于0100的模拟电压时，示例DAC电路系统110、120仅需要从第二级开关进行两次开关翻转(即，断开开关210B和闭合开关210C)。

有利地，示例第一级解码器电路系统204使第一级开关206A、206B、…、206P保持在由输入位0011确定的先前状态，因为开关206D、206E、206L、206M可以在输入位0011和0100之间的转变期间保持闭合。类似地，示例DAC电路系统110、120在从数字输入位0111转变到1000时以及在从数字输入位1011转变到1100时不需要来自第一级开关206A、206B、…、206P的任何开关翻转。这与DAC电路系统的先前实施方式形成对比，在先前实施方式中，4位DAC需要在斜坡函数的每个电压转变处进行第一级开关翻转。在一些示例中，示例DAC电路系统110、120可以在除用于产生斜坡函数的那些值之外的数字输入位203的不同值之间转变时减少开关翻转。在将多于4个数字位转换为独特的模拟电压的DAC电路系统110、120的示例中，在斜坡函数期间可以存在不需要来自一级开关的开关翻转的附加电压转变。

通过消除在斜坡函数期间改变某些开关的状态的需要，示例DAC电路系统110、120减小了泄漏电流，减小了DNL的幅值，并且与DAC电路系统的先前实施方式相比更准确。

图4是表示可以由图1的DAC电路系统执行和/或实例化以产生模拟电压的示例操作的流程图。示例操作400被推广到DAC电路系统110、120的任何实施方式。因此，示例DAC电路系统110、120中的解码器的数量可以被称为变量n。在图2的示例框图中，n＝2。

示例操作400在DAC电路系统110、120接收到一组数字输入位203时开始。(框402。)数字输入位203可以具有任何格式和任何数量。

示例n级解码器电路系统基于数字输入位的第一子集的映射断开或闭合一个或多个n级开关。(框404。)在图2的示例框图中，当第二级解码器电路系统208使用位3和2并根据第二表格304断开或闭合第二级开关210A、210B、210C、210D时，实施框404。

示例DAC电路系统110、120初始化计数器。(框406。)在示例操作400中，计数器被初始化为x＝1。在一些示例中，示例制造商可以在确定示例DAC电路系统110、120的各个解码器应该使用哪些位作为输入时初始化框406的计数器。在这样的示例中，示例DAC电路系统110、120在操作时可以不初始化框406的计数器。

示例n-x级解码器电路系统基于数字输入位的子集的映射断开或闭合一个或多个开关，其中n-x子集与n-x+1子集交叠。(框408。)在图2的示例框图中，当第一级解码器电路系统204使用位3至0并根据第一表格302断开或闭合第一级开关206A、206B、…、206P时，实施框408。在示例框图中，位3和2与n-x+1子集(即，示例第二级解码器电路系统208)和n-x子集(即，示例第一级解码器电路系统204)两者交叠。

示例DAC电路系统110、120基于数字输入位203确定是否所有开关都已被评估。(框410)。在图2的示例框图中，示例DAC电路系统110、120确定在第一级解码器电路系统204和第二级解码器电路系统208断开和闭合第一级开关206A、206B、…、206P和第二级开关210A、210B、210C、210D之后所有开关被评估。

如果已经基于数字输入位203评估了所有开关，则示例DAC电路系统110、120正在生成对应于数字输入位203的模拟电压并且示例操作400结束。如果尚未基于数字输入位203评估所有开关，则示例DAC电路系统110、120使计数器递增。(框412)。在框412之后，示例操作400返回框408，其中下一个解码器(即，n-x级解码器)基于与先前解码器(即，n-x+1级解码器)使用的数字输入位交叠的数字输入位的子集断开或闭合对应的开关。

在示例操作400中，计数器递增为x＝x+1。在一些示例中，示例制造商可以在确定示例DAC电路系统110、120的各个解码器应该使用哪些位作为输入时使框412的计数器递增。在这样的示例中，示例DAC电路系统110、120在操作时可以不使框412的计数器递增。

图5示出了图示图1、图5的DAC电路系统的性能的两个曲线图。图5包括第一曲线图502和第二曲线图504。第一曲线图包括第一最小值506和第一最大值508。第二曲线图包括第二最小值510和第二最大值512。

第一曲线图502示出了6位DAC电路的先前实施方式跨斜坡函数的多个输出的性能。第一曲线图502的x轴是指先前DAC电路系统实施方式所接受的六位数字值。x轴以基数10为单位列出，因此0对应于位000000，32对应于位100000，等等。第一曲线图502的y轴是指先前DAC电路系统实施方式在产生对应于x轴的数字输入值的模拟电压时所经历的DNL误差。y轴以LSB为单位列出，其描述了输入数字值和输出数字值之间的差，其中DAC产生的模拟电压对应于连续频谱上的输出数字值。

先前DAC电路系统实施方式使用大量的开关翻转来产生模拟电压，这导致高泄漏电流和不正确表示输入数字值的电压。结果，图5的先前DAC电路系统实施方式表现出具有大约-2.5LSB的DNL误差的第一最小值506，以及具有大约+1.3LSB的DNL误差的第一最大值508。除了具有大幅值的DNL误差之外，先前DAC电路系统实施方式还表现出显着的积分非线性(INL)误差。INL误差是指给定电压转变上的DNL的总和。与DNL一样，处于或接近0的INL值指示比具有更大幅值的INL值更高的准确度。然而，第一曲线图502示出第一最小值506和第一最大值508之和导致大约-1.2LSB的INL误差。

第二曲线图504示出了示例DAC电路系统110、120在实施为6位DAC电路时的性能。第二曲线图504示出了示例DAC电路系统110、120，跨多个实例的输出，多个实例生成与第一曲线图502相同的斜坡函数。示例DAC电路系统110、120使用比先前DAC电路系统实施方式少的开关翻转来产生模拟电压，这导致更小的泄漏电流和更能代表输入数字值的电压。结果，示例DAC电路系统110、120表现出具有大约-1.1LSB的DNL误差的第二最小值510和具有大约+1.1LSB的DNL误差的第二最大值512。结果，示例DAC电路系统110、120的INL误差大约为0LSB。

图5图示了示例DAC电路系统110、120表现出比先前DAC电路系统500小的DNL和INL误差的幅值。因此，本文公开的示例改善了DAC电路系统的准确度而没有引起附加功率使用。

在本说明书中，术语“和/或”(当以诸如A、B和/或C的形式使用时)是指A、B、C的任何组合或子集，诸如：(a)单独的A；(b)单独的B；(c)单独的C；(d)A与B；(e)A与C；(f)B与C；以及(g)A与B且与C。此外，如本文所用，短语“A或B中的至少一个”(或“A和B中的至少一个”)是指包括以下任何一种的实施方式：(a)至少一个A；(b)至少一个B；(c)至少一个A和至少一个B。

本文描述的示例方法、装置和制品改善了DAC电路系统的准确度，而没有引起附加功率使用。示例DAC电路系统110、120实施了跨开关级交叠数字输入位的解码器电路系统，与先前实施方式相比，这减少了开关翻转的总数、DNL和INL误差。

在整个说明书中使用术语“耦合”。该术语可以涵盖实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果设备A提供信号以控制设备B执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果介入部件C基本上不改变设备A和设备B之间的功能关系，则设备A通过介入部件C耦合到设备B，使得设备B经由设备A提供的控制信号由设备A控制。

“被配置为”执行任务或功能的设备可以由制造商在制造时被配置(例如，编程和/或硬连线)为执行该功能和/或可以在制造后由用户可配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程，通过设备的硬件部件和互连的构造和/或布局，或它们的组合。

如本文所用，术语“端子”、“节点”、“互连”、“引脚”和“引线”可互换使用。除非有相反的特别说明，否则这些术语通常用于表示设备元件、电路元件、集成电路、设备或其他电子或半导体部件之间的互连或它们的终端。

在本文中描述为包括某些部件的电路或设备可以替代地适于耦合到那些部件以形成所描述的电路系统或设备。例如，描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压源和/或电流源)可以替代地在单个物理设备(例如，半导体管芯和/或集成电路(IC)封装件)内仅包括半导体元件，并且可以适于例如由最终用户和/或第三方在制造时或制造后耦合到至少一些无源元件和/或源以形成所描述的结构。

本文描述的电路可重新配置以包括替换的部件以提供至少部分类似于在部件替换之前可用的功能的功能。除非另有说明，否则示出为电阻器的部件通常代表串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文示出和描述为单个部件的电阻器或电容器可以替代地分别是并联耦合在相同节点之间的多个电阻器或电容器。例如，本文示出和描述为单个部件的电阻器或电容器可以替代地分别是串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。

在前面的描述中，短语“接地”的使用包括机箱接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或适用于或适于本说明书的教导的任何其他形式的接地连接。除非另有说明，否则值之前的“约”、“大约”或“基本上”是指所述值的+/-10％。

在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例是可能的。

Claims (20)

1.一种产生输出电压的设备，所述设备包括：

电阻器梯电路系统，其包括串联耦合的多个电阻器，并且在多个电阻器之间具有多个中间电压节点；

第一多个开关，其具有耦合到相应多个中间电压节点的输入端并且具有输出端；

第一级解码器电路系统，其被配置为：

接收一组输入位；并且

基于所述输入位的第一子集断开或闭合所述第一多个开关中的开关；

第二多个开关，其具有耦合到所述第一多个开关的所述输出端的输入端并且具有耦合到公共节点的输出端；以及

第二级解码器电路系统，其被配置为：

接收所述一组输入位；并且

基于所述输入位的第二子集断开或闭合所述第二多个开关中的开关，所述第一子集和所述第二子集共享所述输入位中的一个，其中所述输出电压将被耦合到所述公共节点。

2.根据权利要求1所述的设备，其中：

所述一组输入位是具有若干位的第一组输入位；并且

所述第一级解码器电路系统进一步被配置为：

接收具有所述若干位的第二组输入位；并且

基于所述第二组输入位的第一子集，使所述第一多个开关保持在由所述第一组输入位确定的先前状态，所述第二组输入位的所述第一子集具有与所述第一组输入位的所述第一子集不同的值。

3.根据权利要求2所述的设备，其中所述第二级解码器电路系统进一步被配置为：

接收所述第二组输入位；并且

基于所述第二组输入位的第二子集断开或闭合所述第二多个开关中的开关，所述第二组输入位的所述第二子集具有与所述第一组输入位的所述第二子集不同的值。

4.根据权利要求1所述的设备，其中所述第二多个开关的所述输出端连接到多个公共节点，所述设备进一步包括第三多个开关，其具有耦合到所述第二多个开关的所述输出端的输入端并且具有连接到公共节点的输出端，所述公共节点被配置为产生所述输出电压。

5.根据权利要求1所述的设备，其中：

所述输入位的所述第一子集对应于第一数量的最低有效位；

所述输入位的所述第二子集对应于第二数量的最高有效位；并且

所述第二数量的最高有效位少于所述第一数量的最低有效位。

6.根据权利要求1所述的设备，其中所述多个电阻器具有相同的电阻值。

7.根据权利要求1所述的设备，其中：

所述第一多个开关包括开关的第一子集；

所述开关的第一子集具有相同的状态；并且

所述第一级解码器电路系统同时断开或闭合所述开关的第一子集。

8.一种产生输出电压的方法，所述方法包括：

将多个电阻器串联耦合到参考电压，所述多个电阻器之间具有多个中间电压节点；

接收一组输入位；

基于所述输入位的第一子集断开或闭合第一多个开关中的开关；所述第一多个开关具有连接到所述中间电压节点的输入端并且具有输出端；以及

基于所述输入位的第二子集断开或闭合第二多个开关中的开关，所述第二多个开关具有耦合到所述第一多个开关的所述输出端的输入端并且具有耦合到公共节点的输出端，所述第一子集和所述第二子集共享所述输入位中的一个，其中所述输出电压将被耦合到所述公共节点。

9.根据权利要求8所述的方法，其中：

所述一组输入位是具有若干位的第一组输入位；

所述方法进一步包括接收具有所述若干位的第二组输入位；并且

所述方法进一步包括基于所述第二组输入位的第一子集，使所述第一多个开关保持在由所述第一组输入位确定的先前状态，所述第二组输入位的所述第一子集具有与所述第一组输入位的所述第一子集不同的值。

10.根据权利要求9所述的方法，进一步包括：

基于所述第二组输入位的第二子集断开或闭合所述第二多个开关中的开关，所述第二组输入位的所述第二子集具有与所述第一组输入位的所述第二子集不同的值。

11.根据权利要求8所述的方法，其中：

所述第二多个开关的所述输出端连接到多个公共节点；并且

所述方法进一步包括基于所述一组输入位的第三子集断开或闭合第三多个开关中的开关，所述第三多个开关具有连接到所述第二多个开关的所述输出端的输入端并且具有连接到公共节点的输出端，所述公共节点被配置为产生所述输出电压。

12.根据权利要求8所述的方法，其中：

所述输入位的所述第一子集对应于第一数量的最低有效位；

所述输入位的所述第二子集对应于第二数量的最高有效位；并且

所述第二数量的最高有效位少于所述第一数量的最低有效位。

13.根据权利要求8所述的方法，其中所述多个电阻器具有相同的电阻值。

14.根据权利要求8所述的方法，其中：

所述第一多个开关包括开关的第一子集；

所述开关的第一子集具有相同的状态；并且

所述方法进一步包括同时断开或闭合所述开关的第一子集。

15.一种传输数据的设备；所述设备包括：

处理器电路系统，其提供一组位；

数模转换器电路系统，即DAC电路系统，所述DAC电路系统包括：

电阻器梯电路系统，其包括串联耦合的多个电阻器，并且在多个电阻器之间具有多个中间电压节点；

第一多个开关，其具有耦合到相应多个中间电压节点的输入端并且具有输出端；

第一级解码器电路系统，其被配置为：

接收一组输入位；并且

基于所述输入位的第一子集断开或闭合所述第一多个开关中的开关；

第二多个开关，其具有耦合到所述第一多个开关的所述输出端的输入端并且具有耦合到公共节点的输出端；以及

第二级解码器电路系统，其被配置为：

接收所述一组输入位；并且

基于所述输入位的第二子集断开或闭合所述第二多个开关中的开关，所述第一子集和所述第二子集共享所述输入位中的一个，其中输出电压将被耦合到所述公共节点；以及

发射器电路系统，其通过传输介质传输所述输出电压。

16.根据权利要求15所述的设备，其中：

所述一组输入位是具有若干位的第一组输入位；并且

所述第一级解码器电路系统进一步被配置为：

接收具有所述若干位的第二组输入位；并且

基于所述第二组输入位的第一子集，使所述第一多个开关保持在由所述第一组输入位确定的先前状态，所述第二组输入位的所述第一子集具有与所述第一组输入位的所述第一子集不同的值。

17.根据权利要求16所述的设备，其中所述第二级解码器电路系统进一步被配置为：

接收所述第二组输入位；并且

基于所述第二组输入位的第二子集断开或闭合所述第二多个开关中的开关，所述第二组输入位的所述第二子集具有与所述第一组输入位的所述第二子集不同的值。

18.根据权利要求15所述的设备，其中所述输入位的所述第一子集对应于第一数量的最低有效位；

所述输入位的所述第二子集对应于第二数量的最高有效位；并且

所述第二数量的最高有效位少于所述第一数量的最低有效位。

19.根据权利要求15所述的设备，其中所述多个电阻器具有相同的电阻值。

20.根据权利要求15所述的设备，其中：

所述第一多个开关包括开关的第一子集；

所述开关的第一子集具有相同的状态；并且

所述第一级解码器电路系统同时断开或闭合所述开关的第一子集。

Images