CN115939196A - 一种具有功能可重构的神经形态晶体管及其制备方法 - Google Patents
一种具有功能可重构的神经形态晶体管及其制备方法 Download PDFInfo
- Publication number
- CN115939196A CN115939196A CN202211271159.8A CN202211271159A CN115939196A CN 115939196 A CN115939196 A CN 115939196A CN 202211271159 A CN202211271159 A CN 202211271159A CN 115939196 A CN115939196 A CN 115939196A
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor
- neuromorphic
- gate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种具有功能可重构的神经形态晶体管及其制备方法。一种具有功能可重构的神经形态晶体管,其包括由下至上依次堆叠的:衬底、介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层;并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层,另一个为反铁电介质层;所述沟道层的两端分别设有源极层和漏极层。本发明解决了现有神经形态晶体管功能单一的问题,能够利用双栅结构分别控制对沟道电导的调制,可以在单个晶体管内实现脉冲神经元和神经突触功能。
Description
技术领域
本发明涉及晶体管领域,特别涉及一种具有功能可重构的神经形态晶体管及其制备方法。
背景技术
神经元是大脑信息处理的基本单元,突触则是神经元之间在功能上发生联系的部位,也是信息传递和处理的关键部位。从底层出发研制具有生物突触和神经元功能的微电子器件对于研制超低功耗“类脑芯片”和实现全新一代人工智能系统意义十分重大。
近年来,大量的电子器件被构筑出来模拟突触和神经元的部分功能,其中相较于两端器件,三端器件如晶体管可以同时执行信号传输和学习功能,并且具有更低的功耗和更高的稳定性而受到广泛关注。神经形态晶体管主要包括铁电晶体管和双电层晶体管两种类型,相较于双电层晶体管来说,铁电晶体管(FeFET)具有更高的稳定性并且能够大规模集成,是用来构筑神经形态芯片的强有力竞争者。FeFETs用于模拟突触的工作原理是由于具有高介电常数能够自发极化的铁电材料作为其绝缘层,通过电压可以调控铁电材料的极化状态,从而改变沟道载流子密度,而沟道电导非易失性改变实现了突触功能的模拟。此外,每一个脉冲电压都会改变铁电材料的细微极化状态,因此也会在沟道中得到不同的电导。利用这种多级化非易失性的变化可用于记录突触权重,模拟了突触的STDP学习功能。
而对于脉冲神经元来说,其负责整合输入的脉冲信号并输出新的脉冲信号来传递信息。脉冲神经元的基本功能可以抽象为带泄漏的积累发放(Leaky-Integrate-and-Fire,LIF)。LIF模型将神经元膜电位的变化分为两个过程描述:人为设置一个膜电位阈值,当膜电位低于阈值时,脉冲神经元体现出带泄漏的积累功能,并可用一个一阶微分方程描述;一旦膜电位高于阈值,脉冲神经元随即发放脉冲并将膜电位重置。然而,铁电器件是非易失性的,只能实现积累不能够实现泄漏功能,需要设计一个反馈路径或者对铁电层进行特殊设计,但这将增加神经元实现的硬件成本和能耗,然而反铁电材料具有本征的极化易失性,电场撤去后会逐渐恢复到未极化时的状态,具有本征的积累和泄漏功能,因此,反铁电晶体管是用于仿生脉冲神经元的强有力候选者。
目前单个神经形态晶体管只能够实现神经元功能或者只能够实现神经突触功能,这增加了工艺制造的复杂性并增加了制造成本。
为此,提出本发明。
发明内容
本发明的主要目的在于提供一种具有功能可重构的神经形态晶体管及其制备方法,解决了现有神经形态晶体管功能单一的问题,能够利用双栅结构分别控制对沟道电导的调制,可以在单个晶体管内实现脉冲神经元和神经突触功能。
为了实现以上目的,本发明提供了以下技术方案。
本发明的第一方面提供了一种具有功能可重构的神经形态晶体管,其包括由下至上依次堆叠的:衬底、介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层;并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层,另一个为反铁电介质层;所述沟道层的两端分别设有源极层和漏极层。
以上神经形态晶体管具有双栅结构,两个栅(第一栅层和第二栅层)的栅电介质材料分别由易失性的反铁电材料(即反铁电介质层)和非易失性的铁电材料(即铁电介质层)组成,通过分别控制两个栅对沟道电导的调制,可以在单个晶体管内实现脉冲神经元和神经突触功能。
在以上基础上,各层的形状和位置关系还可以进一步改进,以减少器件缺陷、减小漏电问题、提高灵敏度等。
进一步地,所述第一栅层位于所述介质隔离层的部分上表面,且所述第一介质层包围所述第一栅层。
进一步地,所述源极层和漏极层都覆盖所述沟道层的侧面以及部分上表面。
进一步地,所述沟道层的其余上表面被所述第二介质层覆盖。
进一步地,所述第二介质层的上表面、所述源极层的上表面和所述漏极层的上表面齐平。
进一步地,所述第一栅层和所述第二栅层均为金属栅。
进一步地,所述反铁电介质层采用以下中至少一种材料:PbNb[(ZrSn)Ti]O、HfO2基反铁电材料;所述HfO2基反铁电材料包括HfZrO、HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
进一步地,所述铁电介质层采用以下中至少一种材料:PZT、HfO2基铁电材料,所述HfO2基铁电材料包括HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
进一步地,所述沟道层采用金属氧化物半导体、离子性氧化物半导体、低维半导体材料中的至少一种;所述金属氧化物半导体包括ZnO、SnO中的至少一种,所述离子性氧化物半导体包括IGZO、IZO、IO、ITO、IAZO中的至少一种,所述低维半导体材料包括MoS2、SeIn、WS2、BP中的至少一种。
本发明的第二方面提供了上文所述的具有功能可重构的神经形态晶体管的制备方法,该方法涉及的步骤通过现有设备和工艺均可实现,更易实现工业化生产,其包括下列步骤:
提供衬底;
在所述衬底的表面由下至上依次形成介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层;
其中,优选采用低温沉积法形成所述沟道层。
综上,与现有技术相比,本发明达到了以下技术效果:
(1)利用双栅结构的晶体管,两个栅的栅电介质材料分别由易失性的反铁电材料和非易失性的铁电材料组成,通过分别控制两个栅对沟道电导的调制,可以在单个晶体管内实现脉冲神经元和神经突触功能。
(2)制备方法简单、易操作。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。
图1为本发明提供的一种神经形态晶体管的结构示意图;
图2为本发明提供的另一种神经形态晶体管的结构示意图;
图3和4为图1所示晶体管的工作原理图;
图5至11为本发明实施例1不同步骤得到结构图;
图12为本发明提供的制备方法的流程图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
目前单个神经形态晶体管只能够实现神经元功能或者只能够实现神经突触功能,这增加了工艺制造的复杂性并增加了制造成本。因此能否在单个晶体管内实现易失性的电导调制和非易失性的电导调制,从而在单个器件内即可以实现脉冲神经元功能又可以实现神经突触功能成为产品升级的重要技术突破。
为此,本发明提供了一种具有功能可重构的神经形态晶体管,如图1和2所示,其包括由下至上依次堆叠的:衬底1、介质隔离层2、第一栅层3、第一介质层、沟道层5、第二介质层、第二栅层7;并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层6,另一个为反铁电介质层4;所述沟道层5的两端分别设有源极层9和漏极层8。图1所示的晶体管反铁电介质层4位于下方,铁电介质层6位于上方;图2所示的晶体管反之,反铁电介质层4位于上方。两种晶体管都可以在单个晶体管内实现脉冲神经元和神经突触功能。
以上神经形态晶体管具有双栅结构,两个栅(第一栅层3和第二栅层7)的栅电介质材料分别由易失性的反铁电材料(即反铁电介质层)和非易失性的铁电材料(即铁电介质层)组成,通过分别控制两个栅对沟道电导的调制,可以在单个晶体管内实现脉冲神经元和神经突触功能。
具体地,以图1所示的晶体管为例,当脉冲对第一栅层3进行调控时,反铁电介质层4对沟道层5的电导进行调控,可以实现脉冲神经元功能,即如图3所示的脉冲神经元的带泄漏的积累功能。当脉冲对第二栅层7进行调控时,铁电介质层6对沟道层5的电导进行调控,可以实现神经突触功能,即如图4所示的神经突触的电导逐渐调制功能。
对于晶体管中的衬底1,其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材,例如绝缘体上硅(silicon-on-insulator,SOI)、体硅(bulksilicon)、碳化硅、锗、锗硅、砷化镓或者绝缘体上锗等,相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。
对于晶体管中的介质隔离层2,可以采用氧化物、氮氧化物等绝缘性良好的材料,同时还可以综合考虑其与第一栅层的刻蚀选择比,以便对第一栅层更高效、高质量地图形化处理。
对于晶体管中的所述第一栅层3和所述第二栅层7可采用任意适宜作为栅极的导体或半导体材料,优选金属栅。
对于晶体管中的反铁电介质层4,其可以采用以下中至少一种材料:PbNb[(ZrSn)Ti]O、HfO2基反铁电材料;所述HfO2基反铁电材料包括HfZrO、HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
对于晶体管中的铁电介质层6,其采用以下中至少一种材料:PZT、HfO2基铁电材料,所述HfO2基铁电材料包括HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
对于晶体管中的沟道层5,其采用金属氧化物半导体、离子性氧化物半导体、低维半导体材料中的至少一种;所述金属氧化物半导体包括ZnO、SnO中的至少一种,所述离子性氧化物半导体包括IGZO、IZO、IO、ITO、IAZO中的至少一种,所述低维半导体材料包括MoS2、SeIn、WS2、BP中的至少一种。
对于晶体管中第一栅层3和第一介质层的形状及位置关系,优选将所述第一栅层3位于所述介质隔离层的部分上表面,以便使所述第一介质层包围所述第一栅层3。这种结构可以提高电接触良率,减少漏电等问题。
或者通过以下结构改进也可以改善电特性。
例如,所述源极层9和漏极层8都覆盖所述沟道层的侧面以及部分上表面。
进一步地,所述沟道层5的其余上表面被所述第二介质层覆盖。
进一步地,所述第二介质层的上表面、所述源极层9的上表面和所述漏极层8的上表面齐平。
上述具有功能可重构的神经形态晶体管可采用简单的制备方法获得,该方法涉及的步骤通过现有设备和工艺均可实现,更易实现工业化生产,如图12所示,其包括下列步骤:
提供衬底;
在所述衬底的表面由下至上依次形成介质隔离层、第一栅层、第一介质层、沟道层、源极层和漏极层、第二介质层、第二栅层。
以上各层的形成手段包括但不限于原位氧化法、PECVD、ALCVD、磁控溅射、低温沉积、电弧离子镀等,根据材料类型适应性选择沉积方法。
其中,优选采用低温沉积法形成所述沟道层。
另外,每层材料的形成可能包括多个具体步骤,例如薄膜沉积、清洁、图形化处理等,如有需要可能涉及掩膜或牺牲层的沉积及去除等,对此,本发明没有特别限制。
本发明还提供了以下具体的制备实施例。
实施例1
第一步,提供如图5所示的衬底1。
第二步,在衬底1表面沉积介质隔离层2,得到如图6所示的结构。
第三步,在衬底表面沉积第一栅层3,得到如图7所示的结构,借助掩膜或图形化处理手段使第一金属栅层仅覆盖衬底的部分上表面。
第四步,沉积反铁电介质层4,使其包围第一栅层3,得到如图8示的结构。
第五步,沉积半导体沟道层5,其仅覆盖反铁电介质层4的部分表面,得到如图9所示的结构。
第六步,在半导体沟道层5两侧沉积源漏极,并进行图形化处理,以使源极层9和漏极层8都覆盖半导体沟道层的侧面以及部分上表面。如图10所示,此时半导体沟道层5和两侧的源极层9和漏极层8围成一个凹槽部。
第七步,在图10的凹槽部沉积铁电介质材料,形成铁电介质层6,并进行表面平坦化处理,使铁电介质层6的上表面、源极层9的上表面和漏极层8的上表面齐平,如图11所示。
第八步,在铁电介质层6上表面沉积第二栅层7,得到如图1所示的结构。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种具有功能可重构的神经形态晶体管,其特征在于,包括由下至上依次堆叠的:衬底、介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层;并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层,另一个为反铁电介质层;所述沟道层的两端分别设有源极层和漏极层。
2.根据权利要求1所述的具有功能可重构的神经形态晶体管,其特征在于,所述第一栅层位于所述介质隔离层的部分上表面,且所述第一介质层包围所述第一栅层。
3.根据权利要求1或2所述的具有功能可重构的神经形态晶体管,其特征在于,所述源极层和漏极层都覆盖所述沟道层的侧面以及部分上表面。
4.根据权利要求3所述的具有功能可重构的神经形态晶体管,其特征在于,所述沟道层的其余上表面被所述第二介质层覆盖。
5.根据权利要求4所述的具有功能可重构的神经形态晶体管,其特征在于,所述第二介质层的上表面、所述源极层的上表面和所述漏极层的上表面齐平。
6.根据权利要求1所述的具有功能可重构的神经形态晶体管,其特征在于,所述第一栅层和所述第二栅层均为金属栅。
7.根据权利要求1所述的具有功能可重构的神经形态晶体管,其特征在于,所述反铁电介质层采用以下中至少一种材料:PbNb[(ZrSn)Ti]O、HfO2基反铁电材料;所述HfO2基反铁电材料包括HfZrO、HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
8.根据权利要求1所述的具有功能可重构的神经形态晶体管,其特征在于,所述铁电介质层采用以下中至少一种材料:PZT、HfO2基铁电材料,所述HfO2基铁电材料包括HfAlO、HfSiO、HfLaO、HfGdO中的至少一种。
9.根据权利要求1所述的具有功能可重构的神经形态晶体管,其特征在于,所述沟道层采用金属氧化物半导体、离子性氧化物半导体、低维半导体材料中的至少一种;所述金属氧化物半导体包括ZnO、SnO中的至少一种,所述离子性氧化物半导体包括IGZO、IZO、IO、ITO、IAZO中的至少一种,所述低维半导体材料包括MoS2、SeIn、WS2、BP中的至少一种。
10.权利要求1-9任一项所述的具有功能可重构的神经形态晶体管的制备方法,其特征在于,包括下列步骤:
提供衬底;
在所述衬底的表面由下至上依次形成介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层;
其中,优选采用低温沉积法形成所述沟道层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211271159.8A CN115939196A (zh) | 2022-10-17 | 2022-10-17 | 一种具有功能可重构的神经形态晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211271159.8A CN115939196A (zh) | 2022-10-17 | 2022-10-17 | 一种具有功能可重构的神经形态晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939196A true CN115939196A (zh) | 2023-04-07 |
Family
ID=86699669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211271159.8A Pending CN115939196A (zh) | 2022-10-17 | 2022-10-17 | 一种具有功能可重构的神经形态晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939196A (zh) |
-
2022
- 2022-10-17 CN CN202211271159.8A patent/CN115939196A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kwon et al. | Memristive devices based on two-dimensional transition metal chalcogenides for neuromorphic computing | |
Jiang et al. | Emerging synaptic devices: from two-terminal memristors to multiterminal neuromorphic transistors | |
JP7355393B2 (ja) | 半導体デバイスを形成する方法および半導体デバイス | |
CN110246891B (zh) | 一种突触晶体管、器件及其制造方法、运算阵列 | |
CN103636016B (zh) | 4-端子压电晶体管(pet) | |
Wen et al. | Activity dependent synaptic plasticity mimicked on indium–tin–oxide electric-double-layer transistor | |
Li et al. | Short-term synaptic plasticity in emerging devices for neuromorphic computing | |
He et al. | Flexible oxide-based Schottky neuromorphic TFTs with configurable spiking dynamic functions | |
Zhai et al. | Reconfigurable 2D-ferroelectric platform for neuromorphic computing | |
Wang et al. | Boolean Logic Computing Based on Neuromorphic Transistor | |
Guo et al. | High-performance artificial synapse based on CVD-grown WSe2 flakes with intrinsic defects | |
CN115939196A (zh) | 一种具有功能可重构的神经形态晶体管及其制备方法 | |
JP7483858B2 (ja) | 再構成可能なfinfetベースの人工ニューロン及びシナプスデバイス | |
CN112909009B (zh) | 三维无结型神经元网络器件及其制作方法 | |
TWI719921B (zh) | 堆疊神經元件結構及其製作方法 | |
Fu et al. | Pseudo-transistors for emerging neuromorphic electronics | |
Persson | Integration of ferroelectric hfo2 onto a iii-v nanowire platform | |
Jeon et al. | Synaptic Characteristics of Atomic Layer-Deposited Ferroelectric Lanthanum-Doped HfO2 (La: HfO2) and TaN-Based Artificial Synapses | |
CN117279398A (zh) | 垂直电解质栅控晶体管、电子装置、制备方法及操作方法 | |
KR102645343B1 (ko) | 3차원 시냅스 소자 스택 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 시냅스 소자 스택의 제조 방법 | |
Peng et al. | Oxide Neuromorphic Transistors for Brain-like Computing | |
Ryu et al. | Low-Thermal-Budget Ferroelectric Field-Effect Transistors Based on CuInP2S6 and InZnO | |
Kwon et al. | Analog Reservoir Computing via Double-Gate Morphotropic Phase Boundary Transistors | |
Yoon et al. | Adaptive-learning functions of ferroelectric field-effect transistors for synaptic device applications | |
Meng et al. | Human somatosensory system based on sensor-memory integrated technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |