CN115938923A - 一种半导体器件的制备方法及半导体器件 - Google Patents
一种半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN115938923A CN115938923A CN202110937661.7A CN202110937661A CN115938923A CN 115938923 A CN115938923 A CN 115938923A CN 202110937661 A CN202110937661 A CN 202110937661A CN 115938923 A CN115938923 A CN 115938923A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- gate insulating
- material layer
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 123
- 230000008569 process Effects 0.000 claims abstract description 97
- 239000000463 material Substances 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 60
- 239000011810 insulating material Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 465
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 239000007769 metal material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000010405 reoxidation reaction Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 description 29
- 230000003647 oxidation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008439 repair process Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000427 thin-film deposition Methods 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例公开了一种半导体器件的制备方法，所述方法包括：在衬底上形成栅极绝缘材料层；在栅极绝缘材料层上形成栅极材料层；对栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；其中，栅极绝缘层和栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，栅极绝缘层的第一端相对栅极层的第一端、栅极绝缘层的第二端相对栅极层的第二端均向内凹进预设长度。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的制备方法及半导体器件。
背景技术
栅极叠层结构是晶体管不可或缺的一部分。现有技术中制造栅极叠层结构，通常是在衬底上先沉积栅极绝缘材料层和栅极材料层，然后再图案化刻蚀上述材料层形成栅极绝缘层和栅极层。上述刻蚀工艺会给衬底表面、栅极绝缘层和栅极层的侧表面带来一定程度的损伤。为了修复该损伤，传统的做法是在刻蚀工艺后执行再氧化工艺。
然而，采用上述现有技术制造的栅极叠层结构在经历再氧化工艺后，出现了有效沟道长度减小的问题。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种半导体器件的制备方法及半导体器件。
本发明的技术方案是这样实现的：
本发明实施例提供了一种半导体器件的制备方法，所述方法包括：在衬底上形成栅极绝缘材料层；
在所述栅极绝缘材料层上形成栅极材料层；
对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；
其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
上述方案中，所述方法还包括：执行再氧化工艺，所述栅极层的所述第一端和所述第二端在所述再氧化工艺中被氧化形成氧化层。
上述方案中，所述氧化层在平行于所述沟道长度的方向上的厚度小于或等于所述预设长度。
上述方案中，控制所述再氧化工艺的温度大于900℃，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
上述方案中，控制所述再氧化工艺的时间大于3分钟，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
上述方案中，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：在所述栅极材料层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对所述栅极材料层执行各向异性刻蚀工艺，形成所述栅极层；
以所述图案化的掩膜层为掩膜，对所述栅极绝缘材料层执行各向同性刻蚀工艺，形成所述栅极绝缘层。
上述方案中，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：
在所述栅极材料层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对所述栅极材料层和所述栅极绝缘材料层执行各向异性刻蚀，形成所述栅极层和栅极绝缘中间层，所述栅极绝缘中间层和所述栅极层在平行于沟道长度的方向上具有相同的长度；
对所述栅极绝缘中间层执行侧向刻蚀工艺，形成所述栅极绝缘层。
上述方案中，所述栅极材料层包括多晶硅材料层及金属材料层；在所述栅极绝缘材料层上形成栅极材料层，包括：
在所述栅极绝缘材料层上形成所述多晶硅材料层；在所述多晶硅材料层上形成所述金属材料层。
上述方案中，对所述栅极材料层执行刻蚀工艺，包括：依次刻蚀所述金属材料层和所述多晶硅材料层，得到金属层和多晶硅层，所述金属层和所述多晶硅层构成所述栅极层。
上述方案中，在所述栅极绝缘材料层上形成栅极材料层之后，所述方法还包括：在所述栅极材料层上形成盖帽材料层。
上述方案中，在对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺之前，所述方法还包括：对所述盖帽材料层执行刻蚀工艺，形成盖帽层。
本发明实施例还提供了一种半导体器件，所述器件包括：衬底；
栅极绝缘层，位于所述衬底上，所述栅极绝缘层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
栅极层，位于所述栅极绝缘层上，所述栅极层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
其中，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
上述方案中，所述栅极绝缘层的所述第一端与所述第二端之间的距离等于所述沟道长度。
上述方案中，所述栅极层的所述第一端和所述第二端均包括在再氧化工艺中形成的氧化层。
上述方案中，所述氧化层在平行于沟道长度的方向上的厚度小于或等于所述预设长度。
上述方案中，所述栅极层包括多晶硅层以及位于所述多晶硅层上的金属层，所述多晶硅层和所述金属层在平行于所述沟道长度的方向上的长度相等。
上述方案中，所述器件还包括：盖帽层，所述盖帽层位于所述栅极层上。
本发明实施例所提供的半导体器件的制备方法及半导体器件，其中，所述方法包括：在衬底上形成栅极绝缘材料层；在所述栅极绝缘材料层上形成栅极材料层；对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。如此，在执行后续的再氧化工艺时，所述栅极层的所述第一端和第二端被氧化形成氧化层，所述氧化层不会覆盖所述栅极绝缘层，使得实际的栅极长度大于或等于栅极绝缘层的长度，不会引起有效沟道长度的减小。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1a-1c为相关技术中提供的半导体器件的制备方法的工艺流程图；
图2为本发明实施例提供的半导体器件的制备方法的流程框图；
图3a至图3e为本发明实施例提供的半导体器件的制备方法的工艺流程图；
图4a至图4b为本发明另一实施例提供的刻蚀形成栅极绝缘层和栅极层的示意图；
图5为本发明实施例提供的半导体器件的结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
传统的形成栅极叠层结构的方法包括：首先，在半导体衬底上形成覆盖半导体衬底的栅极绝缘材料层和栅极材料层；接着，图案化刻蚀所述栅极绝缘材料层和所述栅极材料层，形成由栅极绝缘层和栅极层组成的栅极叠层结构。上述刻蚀工艺会给衬底表面、栅极叠层结构的侧表面带来一定程度的损伤，会影响栅极叠层结构的完整性及其电性品质。例如，可能在所述栅极绝缘层邻近所述栅极层底部的区域产生高电场，影响所述栅极绝缘层的可靠度；此外，所述栅极层与其下方衬底之间的漏电流也会增加。
为了修复所述栅极叠层结构在上述刻蚀工艺中的刻蚀损伤，研究人员尝试对蚀刻后的栅极叠层结构执行再氧化工艺。
图1a至图1c为相关技术中提供的半导体器件的制备工艺流程图。
首先，如图1a所示，先在衬底10上形成覆盖所述衬底10上表面的栅极绝缘材料层11’，接着在所述栅极绝缘材料层11’上形成栅极材料层12’。在形成所述栅极材料层12’后还可在所述栅极材料层12’上方形成盖帽材料层13’。
接着，如图1b所示，对所述栅极绝缘材料层11’、所述栅极材料层12’及盖帽材料层13’执行图案化刻蚀工艺，以形成包括栅极绝缘层11、栅极层12的栅极叠层结构以及盖帽层13。具体的，在刻蚀之前，可以先在盖帽材料层13’上形成图案化的掩膜层(图中未示出)，然后再执行刻蚀工艺。其中，所述栅极绝缘层11和所述栅极层12的初始长度均为L1。
在执行刻蚀工艺形成所述栅极叠层结构时，在所述衬底10的表面和所述栅极叠层结构的侧表面会出现一定程度的损伤，该损伤会导致器件的特性发生改变，如，阈值电压(Vth)不稳定或可靠性降低。
因此，需要对产生刻蚀损伤的栅极叠层结构执行修复工艺，目前，常用的修复工艺为栅极再氧化工艺，所述栅极再氧化工艺不仅可以修复栅极叠层结构刻蚀损伤还可以增加栅极边缘区域栅极氧化物的厚度从而减少GIDL漏电现象。如图1c所示，对栅极叠层结构执行再氧化工艺，栅极层的两端被氧化生成氧化层。此时，栅极绝缘层的长度为L1，实际的栅极长度变为L3，L3<L1，也就是说，实际栅极长度小于栅极绝缘层的长度，即实际的沟道长度小于预先设计的沟道长度，晶体管的有效沟道长度减小。
基于此，提出了本发明实施例的以下技术方案。
本发明实施例提供了一种半导体器件的制备方法，具体请参见图2。如图所示，所述方法包括了如下步骤：
步骤201：在衬底上形成栅极绝缘材料层；
步骤202：在所述栅极绝缘材料层上形成栅极材料层；
步骤203：对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；
其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
在所述方法中，在平行于沟道长度方向上，所述栅极层的两端较所述栅极绝缘层的两端具有突出的长度部分，即所述栅极层具有比所述栅极绝缘层更长的初始长度，从而在执行后续的再氧化工艺时，所述栅极层的所述第一端和第二端被氧化形成氧化层，所述氧化层不会覆盖所述栅极绝缘层，使得实际的栅极长度与预设的沟道长度相同，不会引起有效沟道长度的减小。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。
图3a至图3e为本发明实施例提供的半导体器件的制备方法的工艺流程图。
首先，如图3a所示，执行步骤201，在衬底20上形成栅极绝缘材料层21’。可以理解的是，在一些实施例中，在衬底20及栅极绝缘材料层21’之间还可以包含其他结构，如缓冲层等，在此不做具体限制。
在实际工艺中，衬底位于栅极绝缘材料层21’的底部，可以在后续形成叠层结构的工艺过程中起到支撑的作用。
这里，所述衬底可以为半导体衬底；具体包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底等)、至少一个III-V化合物半导体材料(例如为氮化镓(GaN)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底等)、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述衬底为硅衬底。
所述栅极绝缘材料层可以为高介电常数材料，其可为后续形成的栅极层和衬底之间提供电绝缘的作用。所述栅极绝缘材料层可以由例如硅氧化物等材料形成。
接着，执行步骤202，如图3b所示，在所述栅极绝缘材料层21’上形成栅极材料层22’。
在一实施例中，所述栅极材料层22’包括多晶硅材料层221’及金属材料层222’；在所述栅极绝缘材料层21’上形成栅极材料层22’，包括：在所述栅极绝缘材料层21’上形成所述多晶硅材料层221’；在所述多晶硅材料221’上形成所述金属材料层222’。但不限于此，所述栅极材料层22’也可以仅包括所述多晶硅材料层221’和所述金属材料层222’中的其中一层，即所述栅极材料层22’可以为多晶硅材料层221’或者金属材料层222’。在一具体的实施例中，所述金属材料层222’包括但不限于金属钨、金属硅化物及氮化钨等，其中金属硅化物可以为TiSi2、CoSi2及NiSi2等。
在一实施例中，如图3b所示，在形成所述栅极材料层22’后，还可以在所述栅极材料层22’上方形成盖帽材料层23’。所述盖帽材料层23’用于保护所述栅极材料层22’，所述盖帽材料层23’包括但不限于氧化硅、氮化硅等。
所述栅极绝缘材料层21’和所述栅极材料层22’可以使用一种或多种薄膜沉积工艺形成；具体地，所述薄膜沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。
继续执行步骤203，对所述栅极材料层22’和栅极绝缘材料层21’执行刻蚀工艺，形成栅极层22和栅极绝缘层21，如图3c-图3d所示。
其中，所述栅极绝缘层21和所述栅极层22在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层21的所述第一端21a相对所述栅极层22的所述第一端22a、所述栅极绝缘层21的所述第二端21b相对所述栅极层22的所述第二端22b均向内凹进预设长度△L。
在一实施例中，对所述栅极材料层22’和栅极绝缘材料层21’执行刻蚀工艺，包括：
在所述栅极材料层22’上形成图案化的掩膜层(图中未示出)；以所述图案化的掩膜层为掩膜，对所述栅极材料层22’执行各向异性刻蚀工艺，形成所述栅极层22，如图3c所示；继续以所述图案化的掩膜层为掩膜，对所述栅极绝缘材料层21’执行各向同性刻蚀工艺，形成所述栅极绝缘层21，如图3d所示。
在该实施例中，采用同一掩膜层，不同的刻蚀手段来刻蚀所述栅极材料层22’和栅极绝缘材料层21’，可以使得最后形成的栅极绝缘层21的两端21a、21b相对于所述栅极层22的两端22a、22b向内凹进预设长度△L。换句话说，最后形成的所述栅极绝缘层21的第一端21a相对所述栅极层22的第一端22a、所述栅极绝缘层21的第二端21b相对所述栅极层22的第二端22b均向内凹进预设长度△L。需要说明的是，所述预设长度△L数值并无特别限定，其与后续再氧化工艺中形成的氧化层的厚度有关。
在一具体的实施例中，对所述栅极材料层22’执行各向异性刻蚀工艺，包括：依次对所述金属材料层222’、多晶硅材料层221’执行刻蚀工艺，得到金属层222和多晶硅层221。所述栅极层22的第一端22a可以包含多晶硅层221的第一端221a及金属层的第一端222a，所述栅极层22的第二端22b可以包含多晶硅层221的第二端221b及金属层的第二端222b，其中，所述金属层222的第一端222a与所述多晶硅层221的第一端221a在垂直的方向齐平，所述金属层222的第二端222b与所述多晶硅层221的第二端221b在垂直的方向齐平。
在一具体的实施中，所述各向异性刻蚀工艺包括但不限于干法刻蚀工艺，如，等离子体刻蚀工艺等。所述各向同性刻蚀工艺包括但不限于湿法刻蚀工艺，如，采用酸性溶液腐蚀等。
图4a至图4b为本发明另一实施例提供的刻蚀形成栅极绝缘层21和栅极层22的示意图。如图所示，对所述栅极材料层22’和栅极绝缘材料层21’执行刻蚀工艺，包括：
在所述栅极材料层22’上形成图案化的掩膜层(图未示出)；
以所述图案化的掩膜层为掩膜，对所述栅极材料层22’和所述栅极绝缘材料层21’执行各向异性刻蚀，形成所述栅极层22和栅极绝缘中间层21”，所述栅极层22和所述栅极绝缘中间层21”在平行于沟道长度的方向上具有相同的长度，如图4a所示；
对所述栅极绝缘中间层21”执行侧向刻蚀工艺，形成所述栅极绝缘层21，如图4b所示。
在该实施例中，采用两步蚀刻工艺来刻蚀所述栅极材料层22’和栅极绝缘材料层21’，可以使得最后形成的栅极绝缘层21的两端21a、21b相对于所述栅极层22的两端22a、22b向内凹进预设长度△L。换句话说，最后形成的所述栅极绝缘层21的第一端21a相对所述栅极层22的第一端22a、所述栅极绝缘层21的第二端21b相对所述栅极层22的第二端22b均向内凹进预设长度△L。需要说明的是，所述预设长度△L数值并无特别限定，其与后续再氧化工艺中形成的氧化层的厚度有关。
在实际工艺中，所述各向异性刻蚀工艺可以为等离子体刻蚀工艺。所述侧向刻蚀工艺可以为湿法刻蚀工艺。
继续参见图3c，在一实施例中，在刻蚀栅极材料层22’和栅极绝缘材料层21’之前还可以包括刻蚀盖帽材料层23’形成盖帽层23的步骤。所述盖帽层23的刻蚀工艺可以与刻蚀栅极层22的工艺相同，在此不做赘述。
在执行完步骤203之后，在一实施例中，如图3e所示，所述方法还包括：执行再氧化工艺，所述栅极层22的所述第一端22a和所述第二端22b在所述再氧化工艺中被氧化形成氧化层223。在一具体实施例中，所述氧化层223在平行于沟道长度方向上的厚度小于或等于所述预设长度△L。另外，所述再氧化工艺还可以修复衬底20表面及栅极绝缘层21侧壁的损伤，同时还可以增加位于所述栅极层22两端的所述氧化层223的厚度从而减少栅诱导漏极泄漏电流(GIDL)漏电现象。
在一实施例中，通过控制再氧化的温度大于900℃，以使所述栅极层22的所述第一端22a和所述第二端22b充分氧化形成所述氧化层223，防止在后续工艺过程中因栅极层22侧壁氧化不充分造成进一步氧化的问题。
在另一实施例中，通过控制所述再氧化工艺的时间大于3分钟，以使所述栅极层22的所述第一端22a和所述第二端22b充分氧化形成所述氧化层223，防止在后续工艺过程中因栅极层22侧壁氧化不充分造成进一步氧化的问题。
在上述再氧化工艺后，因氧化层的形成导致实际栅极的长度发生了变化，由初始设计长度L2缩短为再氧化工艺后的L3。通过在步骤203中控制栅极绝缘层的两端相对栅极层的两端均向内凹进一预设长度△L，使得最终形成的实际栅极长度大于或等于栅极绝缘层的长度，即L3≥L1。
因此，通过本发明实施例的设计，使得栅极叠层结构在执行再氧化工艺后不会因栅极层侧壁氧化层的产生而造成器件有效沟道长度的减小。
本发明实施例还提供了一种半导体器件，如图5所示，所述半导体器件包括：
衬底20；
位于所述衬底20上的栅极绝缘层21，所述栅极绝缘层21在平行于沟道长度的方向上包括彼此相对的第一端21a和第二端21b；
位于所述栅极绝缘层21上的栅极层22，所述栅极层21在平行于沟道长度的方向上也包括彼此相对的第一端22a和第二端22b。
其中，所述栅极绝缘层21的所述第一端21a相对所述栅极层22的所述第一端22a、所述栅极绝缘层21的所述第二端21b相对所述栅极层22的所述第二端22b均向内凹进一预设长度△L。
在一些实施例中，所述器件还包括：盖帽层23，所述盖帽层23位于所述栅极层22上用于保护所述栅极层22，其中，所述盖帽层23包括但不限于氧化硅、氮化硅等。
在一些实施例中，所述衬底20和所述栅极绝缘层21之间还可以形成缓冲层等结构，在此不做过多限制。
在一些实施例中，在所述栅极层22和所述栅极绝缘层21的侧壁还可以形成侧墙结构用于保护所述栅极层22及所述栅极绝缘层21。此外，所述侧墙结构还可用于保持所述栅极层22与其他结构之间的电绝缘。其中，所述侧墙材料包括但不限于氮化硅SiN、碳化硅SiC等。
所述栅极绝缘层21和所述栅极层22可以使用一种或多种薄膜沉积工艺形成；具体地，所述薄膜沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。其中，所述栅极绝缘层21可采用高介电常数材料，包括但不限于硅氧化物等材料，所述栅极绝缘层21可为后续形成的栅极层22和衬底20之间供电绝缘的作用。
继续参见图5，所述栅极绝缘层21的所述第一端21a及所述第二端21b之间的距离为L1，该距离L1与沟道长度相等，即沟道长度为L1。
在一实施例中，所述栅极层22包括多晶硅层221及金属层222，且所述多晶硅层221和所述金属层222在平行于所述沟道长度的方向上的长度相等。其中，所述栅极层22的所述第一端22a包括多晶硅层221的第一端221a和金属层222的第一端222a；所述栅极层22的所述第二端22b包括多晶硅层221的第二端221b和金属层222的第二端222b。在该实施例中，所述金属层222的第一端222a与所述多晶硅层221的第一端221a在垂直的方向齐平，所述金属层222的第二端222b与所述多晶硅层221的第二端221b在垂直的方向齐平，即所述多晶硅层221及金属层222的长度相等。其中，用于形成所述金属层222的材料包括但不限于金属钨、金属硅化物及氮化钨等，其中金属硅化物可以为TiSi2、CoSi2及NiSi2等。
在一实施例中，所述栅极层22的所述第一端22a和所述第二端22b均包括在再氧化工艺中形成的氧化层223。也就是说，所述多晶硅层221的所述第一端221a和所述金属层222的所述第一端222a、所述多晶硅层221的所述第二端221b和所述金属层222的所述第二端222b均包括氧化层223。
在一实施例中，所述氧化层223在平行于沟道长度方向上的厚度小于或等于所述预设长度△L。在该实施例中，所述预设长度△L为所述栅极绝缘层21的所述第一端21a相对所述栅极层22的所述第一端22a、所述栅极绝缘层21的所述第二端21b相对所述栅极层22的所述第二端22b均向内凹进的长度数值。
应当理解的是，本发明实施例中所涉及到的栅极层的长度，以及栅极层所包括的多晶硅层及金属层中的长度均不作具体限定，可根据实际工艺需求进行灵活处理。另，对栅极层执行再氧化工艺后形成的氧化物层的厚度也不作过多限定，可根据实际工艺需求灵活处理。本发明实施例中涉及到的栅极叠层结构可应用于DRAM结构或其他半导体器件中，在此不做过多限定。
综上所述，本发明实施例中的栅极绝缘层的两端相对于栅极层的两端向内凹进预设长度△L，在执行再氧化工艺后，在栅极层侧壁形成的氧化层不会覆盖栅极绝缘层，从而使得最终形成的栅极叠层结构不会因栅极层侧壁氧化层的产生造成沟道有效长度的减小。与图1c的相关技术内容相比，本发明实施例提供的技术方案解决了再氧化工艺后因栅极层侧壁的氧化造成有效沟道长度变短的问题，从而改善了半导体器件的工作稳定性。
另外，通过设计所述再氧化工艺所需的温度和时间，使得栅极层的第一端和第二端可以充分氧化形成氧化层，防止在后续工艺过程中因栅极层侧壁氧化不充分造成进一步氧化的问题。
需要说明的是，本发明提供的半导体器件制备方法的实施例与半导体器件的实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
在衬底上形成栅极绝缘材料层；
在所述栅极绝缘材料层上形成栅极材料层；
对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；
其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
执行再氧化工艺，所述栅极层的所述第一端和所述第二端在所述再氧化工艺中被氧化形成氧化层。
3.根据权利要求2所述的方法，其特征在于，所述氧化层在平行于所述沟道长度的方向上的厚度小于或等于所述预设长度。
4.根据权利要求2所述的方法，其特征在于，控制所述再氧化工艺的温度大于900℃，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
5.根据权利要求2所述的方法，其特征在于，控制所述再氧化工艺的时间大于3分钟，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
6.根据权利要求1所述的方法，其特征在于，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：
在所述栅极材料层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对所述栅极材料层执行各向异性刻蚀工艺，形成所述栅极层；
以所述图案化的掩膜层为掩膜，对所述栅极绝缘材料层执行各向同性刻蚀工艺，形成所述栅极绝缘层。
7.根据权利要求1所述的方法，其特征在于，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：
在所述栅极材料层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对所述栅极材料层和所述栅极绝缘材料层执行各向异性刻蚀，形成所述栅极层和栅极绝缘中间层，所述栅极绝缘中间层和所述栅极层在平行于沟道长度的方向上具有相同的长度；
对所述栅极绝缘中间层执行侧向刻蚀工艺，形成所述栅极绝缘层。
8.根据权利要求1所述的方法，其特征在于，所述栅极材料层包括多晶硅材料层及金属材料层；在所述栅极绝缘材料层上形成栅极材料层，包括：
在所述栅极绝缘材料层上形成所述多晶硅材料层；在所述多晶硅材料层上形成所述金属材料层。
9.根据权利要求8所述的方法，其特征在于，对所述栅极材料层执行刻蚀工艺，包括：依次刻蚀所述金属材料层和所述多晶硅材料层，得到金属层和多晶硅层，所述金属层和所述多晶硅层构成所述栅极层。
10.根据权利要求1所述的方法，其特征在于，在所述栅极绝缘材料层上形成栅极材料层之后，所述方法还包括：在所述栅极材料层上形成盖帽材料层。
11.根据权利要求10所述的方法，其特征在于，在对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺之前，所述方法还包括：对所述盖帽材料层执行刻蚀工艺，形成盖帽层。
12.一种半导体器件，其特征在于，所述器件包括：
衬底；
栅极绝缘层，位于所述衬底上，所述栅极绝缘层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
栅极层，位于所述栅极绝缘层上，所述栅极层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
其中，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
13.根据权利要求12所述的器件，其特征在于，所述栅极绝缘层的所述第一端与所述第二端之间的距离等于所述沟道长度。
14.根据权利要求12所述的器件，其特征在于，所述栅极层的所述第一端和所述第二端均包括在再氧化工艺中形成的氧化层。
15.根据权利要求14所述的器件，其特征在于，所述氧化层在平行于沟道长度的方向上的厚度小于或等于所述预设长度。
16.根据权利要求12所述的器件，其特征在于，所述栅极层包括多晶硅层以及位于所述多晶硅层上的金属层，所述多晶硅层和所述金属层在平行于所述沟道长度的方向上的长度相等。
17.根据权利要求12所述的器件，其特征在于，所述器件还包括：盖帽层，所述盖帽层位于所述栅极层上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110937661.7A CN115938923A (zh) | 2021-08-16 | 2021-08-16 | 一种半导体器件的制备方法及半导体器件 |
| PCT/CN2021/128320 WO2023019743A1 (zh) | 2021-08-16 | 2021-11-03 | 一种半导体器件的制备方法及半导体器件 |
| US17/867,835 US20230049320A1 (en) | 2021-08-16 | 2022-07-19 | Method for manufacturing semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110937661.7A CN115938923A (zh) | 2021-08-16 | 2021-08-16 | 一种半导体器件的制备方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115938923A true CN115938923A (zh) | 2023-04-07 |
Family
ID=85239973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110937661.7A Pending CN115938923A (zh) | 2021-08-16 | 2021-08-16 | 一种半导体器件的制备方法及半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115938923A (zh) |
| WO (1) | WO2023019743A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594435A (zh) * | 2023-12-28 | 2024-02-23 | 哈工大郑州研究院 | 一种微米双内凹结构表面的制造方法、超疏油材料 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390522B1 (ko) * | 2000-12-01 | 2003-07-07 | 피티플러스(주) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 |
| KR100426381B1 (ko) * | 2001-03-30 | 2004-04-08 | 주승기 | 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법 |
| TW559896B (en) * | 2002-12-17 | 2003-11-01 | Ind Tech Res Inst | Method of forming TFT and forming TFT on color filter |
| KR101221951B1 (ko) * | 2005-12-28 | 2013-01-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
-
2021
- 2021-08-16 CN CN202110937661.7A patent/CN115938923A/zh active Pending
- 2021-11-03 WO PCT/CN2021/128320 patent/WO2023019743A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023019743A1 (zh) | 2023-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11127740B2 (en) | Method of manufacturing a semiconductor device with separated merged source/drain structure | |
| US9590085B2 (en) | Method and structure for III-V FinFET | |
| KR101727386B1 (ko) | 핀 구조물을 포함하는 반도체 디바이스 및 이의 제조 방법 | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| US10297505B2 (en) | Semiconductor device and fabrication method therefor | |
| TWI645459B (zh) | 半導體結構及其製造方法 | |
| TW201730940A (zh) | 半導體元件及其形成方法 | |
| TWI749798B (zh) | 半導體裝置及其形成方法 | |
| US7981784B2 (en) | Methods of manufacturing a semiconductor device | |
| TW201830523A (zh) | 形成環繞式閘極場效電晶體之方法 | |
| TW202131389A (zh) | 半導體結構及其形成方法 | |
| CN109950311B (zh) | 半导体结构及其形成方法 | |
| CN115938923A (zh) | 一种半导体器件的制备方法及半导体器件 | |
| CN111081546B (zh) | 半导体结构及其形成方法 | |
| CN111384160B (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
| US9196750B2 (en) | Flash memory structure and method for forming the same | |
| US7071038B2 (en) | Method of forming a semiconductor device having a dielectric layer with high dielectric constant | |
| US10014308B2 (en) | Electronic chip manufacturing method | |
| US20230049320A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| US10622481B2 (en) | Method of rounding corners of a fin | |
| CN113745112B (zh) | 半导体器件的形成方法 | |
| US11832439B2 (en) | Semiconductor device with pad structure and method for fabricating the same | |
| US20230282699A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240234541A9 (en) | Semiconductor device and method for manufacturing the same | |
| US20240136425A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |