CN115913407A - 一种基于fpga的一维相控阵自发自收校准方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的一维相控阵自发自收校准方法，属于电子对抗领域。首先，上位机收到校准指令，随后下发校准通道号、校准频点、移相器控制码给DSP；其次，DSP控制微波发射开关和微波变频链路，下发鉴相模块所需中频频率给FPGA软件，用于后面完成脉冲的实时鉴相；其次，FPGA软件接收到DDS频率码、初始相位，等待下发脉冲发送指令，控制DDS发射脉冲信号，通过上变频链路后通过阵列中一个发射单元辐射到空中；其次，通过将接收天线收到的信号送到下变频链路后混频、滤波到中频再送到FPGA中完成脉冲到达时间和实时相位的提取，形成校准PDW并上传到上位机，上位机通过计算获取最终的补偿相位；最后，通过切换频点和通道完成所有校准工作。

Description

一种基于FPGA的一维相控阵自发自收校准方法

技术领域

本发明属于电子对抗领域，具体涉及一种基于FPGA的一维相控阵自发自收校准方法。

背景技术

在电子对抗领域，为了提高干扰信号的有效辐射功率(ERP)，因此发射天线会选择相控阵天线，但是天线在制造时由于种种原因无法将各通道的幅度与相位做到完全一致，特别是相位的高度一致更难满足，而这又直接关乎其波束合成效率，因此对阵列的校准显得尤为重要，目前主流的校准方法主要有以下几种方法：

近场测量法：通过架设待测相控阵天线和近场微波探头，通过探头对围绕阵列闭合面上电场的采样，经过数值计算获得远场方向图和各单元通道的幅相分布。该方法测量精度高，可用于各种体制的阵列天线，但只能在微波暗室中进行，对测量仪器的同步性要求高、扫描时间长，实际操作时数据量大，测量效率低。

旋转矢量法：通过测量信号幅度随单个天线单元相位变化的正弦曲线，就可计算出每个单元通道的幅相值，而无需矢量测量仪器。但在实际应用中，若阵列单元数较多，则单个单元造成的曲线变化不明显，且需要校准的时间也较长。

互耦校准法：基于大型阵列天线中相邻单元的互耦系数相同的这一基本原理，通过对阵列中相邻单元进行收发测试，由测试数据计算出各有源通道的幅相信息，再根据理想分布进行阵列校准。互耦校准法虽然无需外场测量装置，测试过程简单，但其仅适用于收发共口面的相控阵天线，且辐射单元之间的隔离度不能太大。

以上测量方法的测量速度还都不够快，一般用于相控阵天线研制阶段的验证校准工作，不能满足大量工程需求的测量校准。而针对大规模的工程应用，需要一种更快、更稳健的校准方法。

发明内容

本发明提出了一种基于FPGA的一维相控阵自发自收校准方法，通过数字分系统控制阵列天线每个单元依次辐射相同频点的射频信号，经过远场辐射后利用架设的接收天线回收后，通过数字信号处理来计算阵列补偿相位，补偿相位＝2*π*f*(TOA-TOD)-鉴相相位+波位控制表，其中f：中频频率，TOA：脉冲到达时间，TOD：脉冲发射时间，波位控制表：MATLAB提前生成的波束合成相位控制表；最后，通过切换频点和阵列通道完成所有校准工作，形成最终的可供FLASH烧写相位校准表。

实现本发明的技术解决方案为：一种基于FPGA的一维相控阵自发自收校准方法，步骤如下：

步骤1、DSP处理器接收到上位机下发校准指令，切换系统到校准模式，转入步骤2。

步骤2、上位机下发校准频点、移相器控制码给DSP处理器，转入步骤3。

步骤3、DSP处理器控制相控阵校准通道号、微波发射开关和微波上、下变频链路，同时下发中频频率给FPGA中的鉴相模块，转入步骤4。

步骤4、干扰FPGA接收DDS频率控制字、初始相位，等待DSP处理器下发脉冲发送指令，控制DDS发射脉宽可设的脉冲信号，转入步骤5。

步骤5、干扰FPGA产生宽带PDW，上传结果至缓存FIFO，同时上传辐射信号的脉冲发射时间TOD，转入步骤6。

步骤6、主机DSP处理器通过SRIO接口读取测量结果并上传到上位机，上位机通过计算获取最终的补偿相位，补偿相位＝2*π*f*(TOA-TOD)-鉴相相位+波位控制表，其中f：中频频率，TOA：脉冲到达时间，TOD：脉冲发射时间，波位控制表：MATLAB提前生成的波束合成相位控制表，转入步骤7。

步骤7、DSP处理器判断是否完成一维线阵16个通道的校准操作，如果未达到则返回步骤3，否则转入步骤8。

步骤8、上位机切换校准频点6～18GHz，间隔100MHz，转入步骤9。

步骤9、DSP处理器判断是否完成6～18GHz的校准操作，如果未达到则返回步骤2，否则转入步骤10。

步骤10、在上位机上，人工或自动检查并确认各频点所有通道二次测量计算数据是否相同或相近，若满足要求，则结束校准；否则，重新校准。

本发明与现有技术相比，其显著优点在于：

1)算法时间复杂度低，实时性强，采用主频1GHz的DSP器件可在6min内给出6～18GHz的一维线阵(16单元)的相位补偿结果；

2)算法空间复杂度低，占用DSP内存空间和FPGA逻辑资源少，易于移植到其它相控阵校准平台；

3)校准过中无所其它设备，只需利用系统自身的自收自发链路即可实现校准。

附图说明

图1整机空馈校准测试连接示意图(远场)。

图2一种基于FPGA的一维相控阵自发自收校准方法流程图。

图3阵列天线校准后10GHz在0°方向图测试结果。

图4阵列天线校准后10GHz在20°方向图测试结果。

图5阵列天线校准后10GHz在-30°方向图测试结果。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围指内。

下面将结合本设计实例对具体实施方式、以及本次发明的技术难点、发明点进行进一步介绍。

结合图1～图5，本发明是一种基于FPGA的一维相控阵自发自收校准方法，算法的时间复杂度低、空间复杂度低、实时性强、占用DSP内存空间和FPGA逻辑资源少，易于移植到其他相控阵校准平台。本发明包括以下步骤：

步骤1、DSP处理器接收到上位机下发校准指令，切换系统到校准模式，转入步骤2。

步骤2、上位机下发校准频点、移相器控制码给DSP处理器，转入步骤3。

步骤3、DSP处理器控制相控阵校准通道号、微波发射开关和微波上、下变频链路，同时下发中频频率给FPGA中的鉴相模块，转入步骤4。

步骤4、干扰FPGA接收DDS频率控制字、初始相位，等待DSP处理器下发脉冲发送指令，控制DDS发射脉宽可设的脉冲信号，转入步骤5。

步骤5、干扰FPGA产生宽带PDW，上传结果至缓存FIFO，同时上传辐射信号的脉冲发射时间TOD，转入步骤6。

步骤6、主机DSP处理器通过SRIO接口读取测量结果并上传到上位机，上位机通过计算获取最终的补偿相位，补偿相位＝2*π*f*(TOA-TOD)-鉴相相位+波位控制表，其中f：中频频率，TOA：脉冲到达时间，TOD：脉冲发射时间，波位控制表：MATLAB提前生成的波束合成相位控制表，转入步骤7。

步骤7、DSP处理器判断是否完成一维线阵16个通道的校准操作，如果未达到则返回步骤3，否则转入步骤8。

步骤8、上位机切换校准频点6～18GHz，间隔100MHz，转入步骤9。

步骤9、DSP处理器判断是否完成6～18GHz的校准操作，如果未达到则返回步骤2，否则转入步骤10。

步骤10、在上位机上，人工或自动检查并确认各频点所有通道二次测量计算数据是否相同或相近，若满足要求，则结束校准。否则，重新校准。

实例：

相控阵阵列校准场景设置如下：阵列发射校准测试在暗室内进行，各设备布置如图1所示，布置要求及注意点如下，

a)待测阵列设备置于测试工装，保证一维线阵水平放置，口面与地面垂直。

b)接收天线位于待测阵面法线方向，间距大于5米，且两者处于同一高度。

c)拆去待测设备某一干涉仪天线，将接收天线用射频电缆与接收通道连接。

d)保证接收天线与发射阵面极化方向一致。

e)测试过程中，保持各仪器设备物理位置关系不变。

f)衰减器安装于接收通道之前，防止接收前端烧毁。

g)射频电缆应远离上位机控制光纤。

包括以下步骤：

步骤1、DSP处理器接收到上位机下发校准指令，切换系统到校准模式，转入步骤2。

步骤2、上位机下发校准频点、移相器控制码给DSP处理器，转入步骤3。

步骤3、DSP处理器控制相控阵校准通道号、微波发射开关和微波上、下变频链路，同时下发中频频率给FPGA中的鉴相模块，转入步骤4。

步骤4、干扰FPGA接收DDS频率控制字、初始相位，等待DSP处理器下发脉冲发送指令，控制DDS发射脉宽可设的脉冲信号，转入步骤5。

步骤5、干扰FPGA产生宽带PDW，上传结果至缓存FIFO，同时上传辐射信号的脉冲发射时间TOD，转入步骤6。

步骤6、主机DSP处理器通过SRIO接口读取测量结果并上传到上位机，上位机通过计算获取最终的补偿相位，补偿相位＝2*π*f*(TOA-TOD)-鉴相相位+波位控制表，其中f：中频频率，TOA：脉冲到达时间，TOD：脉冲发射时间，波位控制表：MATLAB提前生成的波束合成相位控制表，具体数值计算见表1至表4，转入步骤7。

表1阵列发射单元1在8000MHz校准后相位修正的测试结果

表2阵列发射单元1在8100MHz校准后相位修正的测试结果

表3阵列发射单元8在8800MHz校准后相位修正的测试结果

表4阵列发射单元8在8900MHz校准后相位修正的测试结果

根据以上表格，数字产生的中频信号通过微波上变频、下变频后，不同发射通道的脉冲收发时间会相差几个时钟周期，通过将该差值和随后获得的鉴相相位进行计算获得最终的修正相位，其相位波动范围在5°以内。由表1、表2、表3及表4中最后一列可得出，在不同频点、同一通道进行多次的校准试验中验证了校准方法的合理性。

备注：

1.修正相位＝2*π*f*(TOA-TOD)-鉴相相位，其中f：中频频率，TOA：脉冲到达时间，TOD：脉冲发射时间。

2.补偿相位＝修正相位+波位控制表，其中波位控制表：MATLAB提前生成的波束合成相位控制表。

步骤7、DSP处理器判断是否完成一维线阵16个通道的校准操作，如果未达到则返回步骤3，否则转入步骤8。

步骤8、上位机切换校准频点6～18GHz，间隔100MHz，转入步骤9。

步骤9、DSP处理器判断是否完成6～18GHz的校准操作，如果未达到则返回步骤2，否则转入步骤10。

步骤10、在上位机上，人工或自动检查并确认各频点所有通道二次测量计算数据是否相同或相近，若满足要求，则结束校准；否则，重新校准。校准最终生成“频点-通道-方位”三维相位补偿表(121*16*64*6bit＝726Kb)，用于干扰向不同方向辐射时相控阵的移相控制。

Claims (1)

1.一种基于FPGA的一维相控阵自发自收校准方法，其特征在于，步骤如下：

步骤1、DSP处理器接收到上位机下发校准指令，切换系统到校准模式，转入步骤2；

步骤2、上位机下发校准频点、移相器控制码给DSP处理器，转入步骤3；

步骤3、DSP处理器控制相控阵校准通道号、微波发射开关和微波上、下变频链路，同时下发中频频率给FPGA中的鉴相模块，转入步骤4；

步骤4、干扰FPGA接收DDS频率控制字、初始相位，等待DSP处理器下发脉冲发送指令，控制DDS发射脉宽可设的脉冲信号，转入步骤5；

步骤5、干扰FPGA产生宽带PDW，上传结果至缓存FIFO，同时上传辐射信号的脉冲发射时间TOD，转入步骤6；

步骤6、主机DSP处理器通过SRIO接口读取测量结果并上传到上位机，上位机通过计算获取最终的补偿相位，其中补偿相位＝2*π*f*(TOA-TOD)-鉴相相位+波位控制表，其中，f为中频频率，TOA为脉冲到达时间，TOD为脉冲发射时间，波位控制表：MATLAB提前生成的波束合成相位控制表，转入步骤7；

步骤7、DSP处理器判断是否完成一维线阵16个通道的校准操作，如果未达到则返回步骤3，否则转入步骤8；

步骤8、上位机切换校准频点6～18GHz，间隔100MHz，转入步骤9；

步骤9、DSP处理器判断是否完成6～18GHz的校准操作，如果未达到则返回步骤2，否则转入步骤10；

步骤10、在上位机上，人工或自动检查并确认各频点所有通道二次测量计算数据是否相同或相近，若满足要求，则结束校准；否则，重新校准。

Images