CN115911063A - Cmos图像传感器及其形成方法 - Google Patents
Cmos图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN115911063A CN115911063A CN202110960594.0A CN202110960594A CN115911063A CN 115911063 A CN115911063 A CN 115911063A CN 202110960594 A CN202110960594 A CN 202110960594A CN 115911063 A CN115911063 A CN 115911063A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- forming
- nitrogen
- regions
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
一种CMOS图像传感器及其形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底内形成多个N型源漏区；其中，在所述半导体衬底内形成多个N型源漏区包括：在所述半导体衬底内形成多个砷掺杂区；其中，在所述半导体衬底内形成多个砷掺杂区之前，还包括：在所述半导体衬底内形成多个氮掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域。本发明可以在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种CMOS图像传感器及其形成方法。
背景技术
图像传感器是将光学图像转换成电信号的半导体器件，由于CMOS图像传感器(CMOS Image Sensor，CIS)具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
其中，白像素(White Pixel，WP)以及暗电流(Dark Current)被视为评价CIS器件性能的关键参数。
具体地，在半导体制造工艺中，导致白像素数量增加的原因之一是缺陷，例如在半导体衬底内形成N型源漏区的过程中，就会添加重原子砷(As)掺杂的步骤，以降低欧姆接触电阻。
由于重原子砷的注入会在硅晶格中产生离子注入损伤从而引起晶体缺陷，如果在后续过程中没有相对较长时间的热处理以修复此缺陷，则此缺陷就会导致图像传感器产生很大的暗电流，甚至白点。
亟需一种CMOS图像传感器的形成方法，在不改变已有的重原子砷掺杂工艺的基础上，改善器件品质。
发明内容
本发明解决的技术问题是提供一种CMOS图像传感器及其形成方法，可以在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
为解决上述技术问题，本发明实施例提供一种CMOS图像传感器的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成多个N型源漏区；其中，在所述半导体衬底内形成多个N型源漏区包括：在所述半导体衬底内形成多个砷掺杂区；其中，在所述半导体衬底内形成多个砷掺杂区之前，还包括：在所述半导体衬底内形成多个氮掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域。
可选的，在所述半导体衬底内形成多个N型源漏区之前，所述方法还包括：形成N型轻掺杂区；其中，在形成所述N型轻掺杂区之前或之后，形成所述氮掺杂区。
可选的，在所述半导体衬底内形成多个N型轻掺杂区之前，所述方法还包括：在所述半导体衬底的表面形成第一掩膜层；其中，所述N型轻掺杂区以及所述氮掺杂区均是采用所述第一掩膜层为掩膜形成的。
可选的，在所述半导体衬底内形成多个N型源漏区还包括：进行一次或多次N型掺杂离子注入，且多次N型离子注入的能量和/或注入离子浓度不同；其中，在所述半导体衬底内形成所述氮掺杂区的步骤在所述一次N型掺杂离子注入或多次N型掺杂离子注入的步骤之前或之后，或在所述多次N型掺杂离子注入的步骤之间。
可选的，在所述半导体衬底内形成所述氮掺杂区包括：注入氮离子以形成所述氮掺杂区；在所述半导体衬底内形成砷掺杂区包括：注入砷离子以形成所述砷掺杂区；其中，至少一次的N型掺杂离子注入的注入深度大于等于氮离子注入深度；和/或，氮离子注入深度大于等于砷离子注入深度。
可选的，在所述半导体衬底内形成N型源漏区之前，所述方法还包括：在所述半导体衬底的表面形成第二掩膜层；其中，所述N型源漏区以及氮掺杂区均是采用所述第二掩膜层为掩膜形成的。
可选的，所述氮掺杂区的形成工艺的参数选自以下一项或多项：注入离子包括氮离子；注入离子浓度为1E13原子数/平方厘米至1E16原子数/平方厘米。
可选的，在形成所述N型源漏区之后，所述形成方法还包括：对所述半导体衬底进行退火处理；其中，所述退火处理的工艺参数选自以下一项或多项：退火温度为1000℃至1200℃；退火时间为1秒至300秒。
可选的，所述半导体衬底的表面形成有栅极结构，所述栅极结构包括：栅介质层以及位于栅介质层表面的栅极层；在形成所述N型源漏区之前，所述形成方法还包括：在所述栅极结构的侧壁表面形成偏移侧墙；所述N型源漏区位于部分栅极结构两侧的半导体衬底内。
为解决上述技术问题，本发明实施例提供一种CMOS图像传感器，包括：半导体衬底；多个N型源漏区，位于所述半导体衬底内；多个氮掺杂区，位于所述半导体衬底内；其中，每个N型源漏区包括砷掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域。
可选的，所述N型源漏区包含一个或多个N型源漏子区；其中，形成至少一个N型源漏子区的注入深度大于等于形成所述氮掺杂区的注入深度；和/或，形成所述氮掺杂区的注入深度大于等于形成所述砷掺杂区的注入深度。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，通过设置在半导体衬底内形成砷掺杂区之前，形成氮掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域，可以有效降低像素点自身产生电荷的影响，从而减轻白像素问题，并且由于先形成氮掺杂区，后形成砷掺杂区，可以在形成砷掺杂区的过程中，有效降低注入的砷离子对晶格产生的损伤，一方面，有效降低源漏端与衬底之间的漏电流(Leakage Current)，另一方面，有效降低由于损伤引起的栅诱导漏极泄漏电流(gate-induced drain leakage，GIDL)，从而在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
进一步，在形成N型轻掺杂区(Lightly Doped Drain，LDD)之前或之后，形成所述氮掺杂区，从而可以与N型轻掺杂区复用第一掩膜层注入氮离子，从而有效减少研发与工艺复杂度，降低改良成本。
进一步，在所述半导体衬底内形成所述氮掺杂区的步骤在所述一次N型掺杂离子注入或多次N型掺杂离子注入的步骤之前或之后，或在所述多次N型掺杂离子注入的步骤之间，可以使得氮掺杂区能够与N型源漏子区、砷掺杂区复用第二掩膜层注入氮离子，进一步减少研发与工艺复杂度，降低改良成本。
进一步，至少一次的N型掺杂离子注入的注入深度大于等于氮离子注入深度，可以对N型源漏区之外的器件与氮掺杂区进行隔离，有效避免由于注入氮离子，对CMOS图像传感器的器件性能产生额外的影响。
进一步，在本发明实施例中，氮离子注入深度大于等于砷离子注入深度，可以使得注入的氮离子在更大程度上改善砷掺杂带来的问题，更加有效地降低像素点自身产生电荷的影响，减轻白像素问题，更加有效降低注入的砷离子对晶格产生的损伤，有效降低漏电流。
附图说明
图1是本发明实施例中一种CMOS图像传感器的形成方法的流程图；
图2至图5是本发明实施例中一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图；
图6至图9是本发明实施例中另一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在半导体制造工艺中，为了降低欧姆接触电阻，会在半导体衬底内形成N型源漏区的过程中添加重原子砷(As)掺杂的步骤，可能会引起晶格损伤，导致出现白像素以及暗电流的问题，需要在不改变已有的重原子砷掺杂工艺的基础上，改善器件品质。
在本发明实施例中，通过设置在半导体衬底内形成砷掺杂区之前，形成氮掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域，可以有效降低像素点自身产生电荷的影响，从而减轻白像素问题，并且由于先形成氮掺杂区，后形成砷掺杂区，可以在形成砷掺杂区的过程中，有效降低注入的砷离子对晶格产生的损伤，有效降低漏电流，尤其是由于损伤引起的GIDL，从而在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中一种CMOS图像传感器的形成方法的流程图。所述CMOS图像传感器的形成方法可以包括步骤S11至步骤S13：
步骤S11：提供半导体衬底；
步骤S12：在半导体衬底内形成多个氮掺杂区，所述氮掺杂区与砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域；
步骤S13：在所述半导体衬底内形成多个砷掺杂区。
下面结合图2至图5对上述各个步骤进行说明。
图2至图5是本发明实施例中一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图2，提供半导体衬底100，所述半导体衬底100包括光电二极管区域110，在半导体衬底100的表面形成介质层101，在所述介质层101的表面形成栅极结构120，所述栅极结构120可以包括：栅介质层(图未示)以及位于栅介质层表面的栅极层(图未示)。
在具体实施中，所述半导体衬底100可以为硅衬底，或者所述半导体衬底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底100还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。在一种非限制性的具体实施方式中，所述半导体衬底100可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底100进行离子注入，实现深阱掺杂(Deep Well Implant)。
其中，所述光电二极管区域110的类型可以与所述半导体衬底100的掺杂类型相反。如果所述光电二极管区域110的类型为N型，则所述半导体衬底100的掺杂离子为P型离子，例如包括B、Ga或In；反之，如果所述光电二极管区域110的掺杂离子的类型为P型，则所述半导体衬底100的掺杂离子为N型离子，例如包括P、As或Sb。
进一步地，所述介质层101用于对半导体衬底100进行保护，其材料可以选自：氧化硅和氮化硅的堆叠层、氧化硅以及氮化硅，所述栅介质层的材料可以SiO2。
其中，氧化硅例如可以为SiO2，氮化硅例如可以为Si3N4。
参照图3，在所述半导体衬底100的表面形成第一掩膜层161；以所述第一掩膜层161为掩膜，在半导体衬底100内形成N型轻掺杂区131以及氮掺杂区132。
在图3示出的具体实施方式中，在形成N型轻掺杂区131之前或之后，以所述第一掩膜层161为掩膜，在半导体衬底100内形成氮掺杂区132。
在本发明实施例中，在形成N型轻掺杂区131之前或之后，形成所述氮掺杂区132，从而可以与N型轻掺杂区131复用第一掩膜层161注入氮离子，从而有效减少研发与工艺复杂度，降低改良成本。
进一步地，所述N型轻掺杂区131中可以包含N型掺杂离子，向半导体衬底100内进行N型掺杂离子注入，以得到N型轻掺杂区131。
更进一步地，向半导体衬底100内进行N型掺杂离子注入的注入参数可以包括以下一项或多项：
注入离子包括磷(P)离子；
注入能量为10KeV至30KeV，例如为20KeV；
注入剂量为1E12atom/cm2至1E14 atom/cm2，例如为1E13atom/cm2。
进一步地，所述氮掺杂区132中可以包含氮离子，向半导体衬底100内进行氮离子注入，以得到氮掺杂区132。
更进一步地，向半导体衬底100内进行氮离子注入的注入参数，也即所述氮掺杂区132的形成工艺的参数可以包括以下一项或多项：
注入离子包括氮(N)离子；
注入能量为5KeV至15KeV，例如为10KeV；
注入剂量为1E14atom/cm2至1E16 atom/cm2，例如为4E15atom/cm2；
参照图4，去除第一掩膜层161(参照图3)，在栅极结构120的侧壁表面形成偏移侧墙(spacer)121。
在具体实施中，可以采用常规工艺去除第一掩膜层161，以及形成偏移侧墙121，在本发明实施例中对此不作限制。
参照图5，在所述半导体衬底100的表面形成第二掩膜层162；以所述第二掩膜层162为掩膜，在半导体衬底100内形成多个N型源漏区，其中，每个N型源漏区可以包括砷掺杂区133和一个或多个N型源漏注入区(图未示)。
可以理解的是，由于半导体衬底100内可以具有多个栅极结构120，栅极结构120之间具有沟道，因此根据设计需求，可以在至少一部分沟道内形成N型源漏区，也即多个N型源漏区可以分别位于不同的沟道内，在单个沟道内，N型源漏区可以包括砷掺杂区133和一个或多个N型源漏子区。
并且，在单个沟道内，如果之前已形成N型轻掺杂区以及氮掺杂区，则N型源漏区可以与已形成的N型轻掺杂区和/或氮掺杂区132具有重叠区域。
进一步地，在所述半导体衬底100内形成多个N型源漏区的步骤可以包括：在所述半导体衬底100内进行一次或多次N型掺杂离子注入，且多次N型离子注入的能量和/或注入离子浓度不同；在所述半导体衬底100内形成多个砷掺杂区133。
需要指出的是，在本发明实施例中，可以不对砷掺杂区133和N型源漏子区之间的形成顺序进行限制，只是对氮掺杂区132和砷掺杂区133的形成顺序具有先后要求。
如在图2至图5示出的CMOS图像传感器的形成方法中，在形成所述N型轻掺杂区131之前或之后，基于第一掩膜层形成所述氮掺杂区132，因此砷掺杂区133必然在氮掺杂区132之后形成。
作为一个非限制性的例子，在单个沟道内，可以进行两次N型掺杂离子注入，分别形成第一N型源漏区(图未示)和第二N型源漏区(图未示)。
其中，第一次N型掺杂离子注入形成的注入参数可以包括以下一项或多项：
注入离子包括磷(P)离子；
注入能量为20KeV至30KeV，例如为25KeV；
注入剂量为150E3atom/cm2至250E3atom/cm2，例如为200E3atom/cm2。
其中，第二次N型掺杂离子注入形成的注入参数可以包括以下一项或多项：
注入离子包括磷(P)离子；
注入能量为2KeV至8KeV，例如为5KeV；
注入剂量为200E5atom/cm2至300E5atom/cm2，例如为250E5atom/cm2。
进一步地，在所述半导体衬底100内形成多个砷掺杂区133的步骤可以包括：
注入离子包括砷(As)离子；
注入能量为15KeV至25KeV，例如为20KeV；
注入剂量为150E5atom/cm2至250E5atom/cm2，例如为200E5atom/cm2。
如图5所示，所述N型源漏区位于部分栅极结构120两侧的半导体衬底100内，其中，由于在形成N型源漏区的过程中受到偏移侧墙121的影响，可以认为N型源漏区位于部分栅极结构120的偏移侧墙121两侧的半导体衬底100内。
在本发明实施例中，在半导体衬底100内形成砷掺杂区133之前，形成氮掺杂区132，所述氮掺杂区132与所述砷掺杂区133一一对应，且对应的氮掺杂区132与砷掺杂区133具有重叠区域，可以有效降低像素点自身产生电荷的影响，从而减轻白像素问题，并且由于先形成氮掺杂区132，后形成砷掺杂区133，可以在形成砷掺杂区133的过程中，有效降低注入的砷离子对晶格产生的损伤，有效降低漏电流，尤其是由于损伤引起的GIDL，从而在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
参照图6至图9，图6至图9是本发明实施例中另一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
其中，图6是在图2的基础上形成的，有关图2示出的半导体器件的更多内容，请参照前文的描述，此处不再赘述。
参照图6，在所述半导体衬底100的表面形成第一掩膜层261；以所述第一掩膜层261为掩膜，在半导体衬底100内形成N型轻掺杂区231。
进一步地，所述N型轻掺杂区231中可以包含N型掺杂离子，向半导体衬底100内进行N型掺杂离子注入，以得到N型轻掺杂区131。
其中，向半导体衬底100内进行N型掺杂离子注入的注入参数可以参照前文的描述，此处不再赘述。
参照图7，去除第一掩膜层261(参照图6)，在栅极结构120的侧壁表面形成偏移侧墙221。
在具体实施中，可以采用常规工艺去除第一掩膜层261，以及形成偏移侧墙221，在本发明实施例中对此不作限制。
参照图8，在所述半导体衬底100的表面形成第二掩膜层262；以所述第二掩膜层262为掩膜，在半导体衬底100内形成多个氮掺杂区232。
进一步地，所述氮掺杂区232中可以包含氮离子，向半导体衬底100内进行氮离子注入，以得到氮掺杂区232。
其中，向半导体衬底100内进行氮离子注入的注入参数可以参照前文，此处不再赘述。
参照图9，以所述第二掩膜层262为掩膜，在半导体衬底100内形成多个N型源漏区，其中，每个N型源漏区可以包括砷掺杂区233和一个或多个N型源漏子区(图未示)。
可以理解的是，由于半导体衬底100内可以具有多个栅极结构120，栅极结构120之间具有沟道，因此根据设计需求，可以在至少一部分沟道内形成N型源漏区，也即多个N型源漏区可以分别位于不同的沟道内，在单个沟道内，N型源漏区可以包括砷掺杂区和一个或多个N型源漏子区。
并且，在单个沟道内，如果之前已形成N型轻掺杂区以及氮掺杂区，则N型源漏区可以与已形成的N型轻掺杂区和/或氮掺杂区232具有重叠区域。
进一步地，在所述半导体衬底100内形成多个N型源漏区的步骤可以包括：在所述半导体衬底100内进行一次或多次N型掺杂离子注入，且多次N型离子注入的能量和/或注入离子浓度不同；在所述半导体衬底100内形成多个砷掺杂区233。
其中，进行一次或多次N型掺杂离子注入的注入参数可以参照前文，形成多个砷掺杂区233的注入参数也可以参照前文，此处不再赘述。
需要特别指出的是，虽然在图6至图9示出的CMOS图像传感器的形成方法中，先形成氮掺杂区232，然后形成N型源漏子区以及砷掺杂区233，然而在具体实施中，还可以在形成多个N型源漏子区之间，形成氮掺杂区232。
具体地，在本申请中，只是对氮掺杂区232和砷掺杂区233的形成顺序具有先后要求。具体地，需要先形成氮掺杂区232，后形成砷掺杂区233。
可以理解的是，如果先形成N型源漏子区，后形成砷掺杂区233，则在形成各个N型源漏子区之前以及之间，均可以形成氮掺杂区232；如果先形成砷掺杂区233，后形成N型源漏子区，则只能在形成砷掺杂区233之前，形成氮掺杂区232；如果先形成一部分N型源漏子区，然后形成砷掺杂区233，最后形成另一部分N型源漏子区，则在先形成的N型源漏子区之前或之间，可以形成氮掺杂区232。
进一步地，在所述半导体衬底100内形成多个N型源漏区的步骤可以包括：进行一次或多次N型掺杂离子注入，且多次N型离子注入的能量和/或注入离子浓度不同；其中，在所述半导体衬底内形成所述氮掺杂区232的步骤在所述一次N型掺杂离子注入或多次N型掺杂离子注入的步骤之前或之后，或在所述多次N型掺杂离子注入的步骤之间。
在本发明实施例中，在所述半导体衬底内形成所述氮掺杂区的步骤在所述一次N型掺杂离子注入或多次N型掺杂离子注入的步骤之前或之后，或在所述多次N型掺杂离子注入的步骤之间，可以使得氮掺杂区232能够与N型源漏子区、砷掺杂区233复用第二掩膜层262注入氮离子，进一步减少研发与工艺复杂度，降低改良成本。
在本发明实施例中，通过设置在半导体衬底内形成砷掺杂区233之前，形成氮掺杂区232，所述氮掺杂区232与所述砷掺杂区233一一对应，且对应的氮掺杂区232与砷掺杂区233具有重叠区域，可以有效降低像素点自身产生电荷的影响，从而减轻白像素问题，并且由于先形成氮掺杂区232，后形成砷掺杂区233，可以在形成砷掺杂区233的过程中，有效降低注入的砷离子对晶格产生的损伤，有效降低漏电流，尤其是由于损伤引起的GIDL，从而在不改变已有的重原子砷掺杂工艺的基础上，有效改善CMOS图像传感器的器件品质。
需要指出的是，在本发明实施例中，可以不对氮掺杂区的形成次数进行限制。
在本发明实施例的一种具体实施方式中，考虑到生产成本以及生产效率，以及尚未发现在不同步骤多次形成氮掺杂区具有明显优势，可以仅在前述可选步骤(step)中选择其中之一形成氮掺杂区。
进一步地，在所述半导体衬底内形成所述氮掺杂区包括：注入氮离子以形成所述氮掺杂区132(氮掺杂区232)；在所述半导体衬底内形成砷掺杂区133(砷掺杂区233)包括：注入砷离子以形成所述砷掺杂区133(砷掺杂区233)；其中，至少一次的N型掺杂离子注入的注入深度大于等于氮离子注入深度；和/或，氮离子注入深度大于等于砷离子注入深度。
在本发明实施例中，至少一次的N型掺杂离子注入的注入深度大于等于氮离子注入深度，可以对N型源漏区之外的器件与氮掺杂区132(氮掺杂区232)进行隔离，有效避免由于注入氮离子，对CMOS图像传感器的器件性能产生额外的影响。
在本发明实施例中，氮离子注入深度大于等于砷离子注入深度，可以使得注入的氮离子在更大程度上改善砷掺杂带来的问题，更加有效地降低像素点自身产生电荷的影响，减轻白像素问题，更加有效降低注入的砷离子对晶格产生的损伤，有效降低漏电流。
进一步地，在形成所述N型源漏区之后，所述形成方法还可以包括：对所述半导体衬底进行退火处理；其中，所述退火处理的工艺参数可以选自以下一项或多项：
退火温度为1000℃至1200℃；
退火时间为1秒至300秒。
在本发明实施例中，通过设置退火步骤，可以在形成砷掺杂区133(砷掺杂区233)之后，对晶格产生的损伤进行修复，进一步降低漏电流，尤其是降低由于损伤引起的GIDL，有利于更好地改善CMOS图像传感器的器件品质。
进一步地，半导体衬底100可以包含接口(IO)器件区域以及核(core)器件区域，所述氮掺杂区132(氮掺杂区232)可以仅位于所述IO器件区域内。
具体地，相比于核器件区域，IO器件区域的器件对像素点(Pixel)的性能产生更大影响，因此仅在IO器件区域形成氮掺杂区132，可以在尽可能少地改变已有的CMOS图像传感器的形成工艺的前提下，更有效地改善器件品质。
在本发明实施例中，还可以提供一种CMOS图像传感器，参照图5，可以包括：半导体衬底100；多个N型源漏区(图未示)，位于所述半导体衬底100内；多个氮掺杂区132，位于所述半导体衬底100内；其中，每个N型源漏区包括砷掺杂区133，所述氮掺杂区132与所述砷掺杂区133一一对应，且对应的氮掺杂区132与砷掺杂区133具有重叠区域。
进一步地，所述N型源漏区包含一个或多个N型源漏子区；其中，形成至少一个N型源漏子区的注入深度大于等于形成所述氮掺杂区132的注入深度；和/或，形成所述氮掺杂区132的注入深度大于等于形成所述砷掺杂区133的注入深度。
有关该CMOS图像传感器的原理、具体实现和有益效果请参照前文及图1至图9示出的关于CMOS图像传感器的形成方法的相关描述，此处不再赘述
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种CMOS图像传感器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成多个N型源漏区；
其中，在所述半导体衬底内形成多个N型源漏区包括：
在所述半导体衬底内形成多个砷掺杂区；
其中，在所述半导体衬底内形成多个砷掺杂区之前，还包括：
在所述半导体衬底内形成多个氮掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域。
2.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成多个N型源漏区之前，还包括：
形成N型轻掺杂区；
其中，在形成所述N型轻掺杂区之前或之后，形成所述氮掺杂区。
3.根据权利要求2所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成多个N型轻掺杂区之前，还包括：
在所述半导体衬底的表面形成第一掩膜层；
其中，所述N型轻掺杂区以及所述氮掺杂区均是采用所述第一掩膜层为掩膜形成的。
4.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成多个N型源漏区还包括：
进行一次或多次N型掺杂离子注入，且多次N型离子注入的能量和/或注入离子浓度不同；
其中，在所述半导体衬底内形成所述氮掺杂区的步骤在所述一次N型掺杂离子注入或多次N型掺杂离子注入的步骤之前或之后，或在所述多次N型掺杂离子注入的步骤之间。
5.根据权利要求4所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成所述氮掺杂区包括：注入氮离子以形成所述氮掺杂区；
在所述半导体衬底内形成砷掺杂区包括：注入砷离子以形成所述砷掺杂区；
其中，至少一次的N型掺杂离子注入的注入深度大于等于氮离子注入深度；和/或，
氮离子注入深度大于等于砷离子注入深度。
6.根据权利要求4所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成N型源漏区之前，还包括：
在所述半导体衬底的表面形成第二掩膜层；
其中，所述N型源漏区以及氮掺杂区均是采用所述第二掩膜层为掩膜形成的。
7.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，所述氮掺杂区的形成工艺的参数选自以下一项或多项：
注入离子包括氮离子；
注入离子浓度为1E13原子数/平方厘米至1E16原子数/平方厘米。
8.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，在形成所述N型源漏区之后，所述形成方法还包括：
对所述半导体衬底进行退火处理；
其中，所述退火处理的工艺参数选自以下一项或多项：
退火温度为1000℃至1200℃；
退火时间为1秒至300秒。
9.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于，所述半导体衬底的表面形成有栅极结构，所述栅极结构包括：栅介质层以及位于栅介质层表面的栅极层；
在形成所述N型源漏区之前，所述形成方法还包括：在所述栅极结构的侧壁表面形成偏移侧墙；
所述N型源漏区位于部分栅极结构两侧的半导体衬底内。
10.一种CMOS图像传感器，其特征在于，包括：
半导体衬底；
多个N型源漏区，位于所述半导体衬底内；
多个氮掺杂区，位于所述半导体衬底内；
其中，每个N型源漏区包括砷掺杂区，所述氮掺杂区与所述砷掺杂区一一对应，且对应的氮掺杂区与砷掺杂区具有重叠区域。
11.根据权利要求10所述的CMOS图像传感器，其特征在于，所述N型源漏区包含一个或多个N型源漏子区；
其中，形成至少一个N型源漏子区的注入深度大于等于形成所述氮掺杂区的注入深度；
和/或，形成所述氮掺杂区的注入深度大于等于形成所述砷掺杂区的注入深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110960594.0A CN115911063A (zh) | 2021-08-20 | 2021-08-20 | Cmos图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110960594.0A CN115911063A (zh) | 2021-08-20 | 2021-08-20 | Cmos图像传感器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115911063A true CN115911063A (zh) | 2023-04-04 |
Family
ID=86484330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110960594.0A Pending CN115911063A (zh) | 2021-08-20 | 2021-08-20 | Cmos图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115911063A (zh) |
-
2021
- 2021-08-20 CN CN202110960594.0A patent/CN115911063A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101605150B1 (ko) | 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들 | |
| TWI247384B (en) | Method for forming transistor of semiconductor device | |
| KR100924549B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN110034067B (zh) | 半导体器件及其形成方法 | |
| US20050136623A1 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
| KR100332107B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| CN115911087A (zh) | 一种提高uis性能的sgt-mosfet及其制造方法 | |
| CN115911063A (zh) | Cmos图像传感器及其形成方法 | |
| US6767809B2 (en) | Method of forming ultra shallow junctions | |
| CN103681278A (zh) | 一种pmos源漏的形成方法 | |
| US6423601B1 (en) | Retrograde well structure formation by nitrogen implantation | |
| CN109427887B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| WO2012031546A1 (en) | Mos device and fabricating method thereof | |
| CN111834228B (zh) | Ldmos器件的制备方法 | |
| WO2011066786A1 (en) | Ultra-shallow junction and method for forming the same | |
| CN111463286B (zh) | N管io组件及其制造方法 | |
| CN116314233A (zh) | Cmos图像传感器及其制造方法 | |
| KR940000991B1 (ko) | 반도체장치의 제조방법 | |
| KR100561977B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| CN107785319B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |