CN115910179A - 测试方法及测试系统 - Google Patents
测试方法及测试系统 Download PDFInfo
- Publication number
- CN115910179A CN115910179A CN202110957042.4A CN202110957042A CN115910179A CN 115910179 A CN115910179 A CN 115910179A CN 202110957042 A CN202110957042 A CN 202110957042A CN 115910179 A CN115910179 A CN 115910179A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- memory
- initial
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例涉及半导体电路测试领域,特别涉及一种测试方法及测试系统,包括:向存储模块中直接写入第一初始数据和第一校验数据;向存储模块的同一地址中直接写入第二初始数据和第二校验数据,存储在存储模块中的第二初始数据覆盖第一初始数据,第二校验数据覆盖第一校验数据;向存储模块的同一地址中直接写入第一初始数据,存储在存储模块中的第一初始数据覆盖第二初始数据;读出存储器的第一读出数据和第二读出数据,并基于第一读出数据或第二读出数据,判断ECC模块的功能是否异常,以提供对存储器的ECC功能简单且可靠的测试方法,且通过直接向存储模块中存储数据,节省ECC模块的编码时间,提高测试效率。
Description
技术领域
本申请涉及半导体电路测试领域,特别涉及一种测试方法及测试系统。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)由于其存储密度高、传输速度快等特点,广泛应用于现代电子系统中。随着半导体技术的发展,DRAM技术越来越先进,存储单元的集成度越来越高;同时,各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。
为了保证数据的存储不发生错误,通过引入检错纠错功能(Error CorrectionCode,ECC)来对存储的数据进行数据校验,以提高DRAM数据存储的准确性,即保证ECC功能的正确运行可以一定程度上确保存储的数据不发生错误。
然而,申请人发现目前对DRAM中ECC功能的测试环境较为局限,亟需设计一种简单且可靠的测试方法,以测试DRAM中ECC的功能是否正常。
发明内容
本申请实施例提供一种测试方法及测试系统,在存储器投入使用后,也可以测试存储器中ECC的功能是否正常。
本申请实施例提供了一种测试方法,应用于存储器,存储器包括存储模块和ECC模块,包括:向存储模块中直接写入第一初始数据和第一校验数据,第一校验数据为基于ECC模块的编码方式,根据第一初始数据编码获取;向存储模块的同一地址中直接写入第二初始数据和第二校验数据,存储在存储模块中的第二初始数据覆盖第一初始数据,第二校验数据覆盖第一校验数据,第一初始数据与第二初始数据具有数据差异,第一校验数据与第二校验数据具有数据差异;向存储模块的同一地址中直接写入第一初始数据,存储在存储模块中的第一初始数据覆盖第二初始数据;读出存储器的第一读出数据和第二读出数据,并基于第一读出数据或第二读出数据,判断ECC模块的功能是否异常,第一读出数据为从存储模块读出且被ECC模块校验并修正后的第一初始数据,第二读出数据为从存储模块读出且被ECC模块校验并修正后的第二校验数据。
本申请实施例提供了一种测试系统,应用于上述测试方法,包括:第一数据提供模块,被配置为,用于向存储器提供第一初始数据和第一校验数据;第二数据提供模块,被配置为,用于向存储器提供第二初始数据和第二校验数据,第一初始数据与第二初始数据具有数据差异,第一校验数据与第二校验数据具有数据差异;控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或者关闭,并控制ECC模块是否进入测试模式;数据分析模块,被配置为,用于获取存储器输出的第一读出数据和第二读出数据,并基于第一读出数据或第二读出数据,判断ECC模块的功能是否异常,第一读出数据为从存储器读出且校验并修正后的第一初始数据,第二读出数据为从存储器读出且校验并修正后的第二校验数据。
通过向存储模块中直接存储第一初始数据和第一校验数据标定正确数据后,首先向存储模块中直接存储第二初始数据和第二校验数据,再向存储模块中存储第一初始数据,即对校验数据进行注错,然后通过存储器读出的第一读出数据和第二读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠,另外通过直接向存储模块中存储数据,节省ECC模块的编码时间,提高测试效率。
附图说明
图1为本申请一实施例提供的一种存储器的结构示意图;
图2为本申请一实施例提供的一种测试方法的流程示意图;
图3为本申请一实施例提供的一种测试方法的具体数据流程示意图;
图4为本申请另一实施例提供的一种测试系统的结构示意图。
具体实施方式
为了保证数据的存储不发生错误,通过引入检错纠错功能(Error CorrectionCode,ECC)来对存储的数据进行数据校验,以提高DRAM数据存储的准确性,即保证ECC功能的正确运行可以一定程度上确保存储的数据不发生错误。
申请人发现目前对DRAM中ECC功能的测试环境较为局限,亟需设计一种简单且可靠的测试方法,以测试DRAM中ECC的功能是否正常。
本申请一实施例提供了一种测试方法,应用于存储器,存储器包括存储模块和ECC模块,包括:向存储模块中直接写入第一初始数据和第一校验数据,第一校验数据为基于ECC模块的编码方式,根据第一初始数据编码获取;向存储模块的同一地址中直接写入第二初始数据和第二校验数据,存储在存储模块中的第二初始数据覆盖第一初始数据,第二校验数据覆盖第一校验数据,第一初始数据与第二初始数据具有数据差异,第一校验数据与第二校验数据具有数据差异;向存储模块的同一地址中直接写入第一初始数据,存储在存储模块中的第一初始数据覆盖第二初始数据;读出存储器的第一读出数据和第二读出数据,并基于第一读出数据或第二读出数据,判断ECC模块的功能是否异常,第一读出数据为从存储模块读出且被ECC模块校验并修正后的第一初始数据,第二读出数据为从存储模块读出且被ECC模块校验并修正后的第二校验数据。
本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
图1为本实施例提供的一种存储器的结构示意图,图2为本实施例提供的一种测试方法的流程示意图,图3为本实施例提供的一种测试方法的具体数据流程示意图,以下结合附图对本实施例提供的测试方法作进一步详细说明,具体如下:
需要说明的是,本申请中用于对ECC的测试,具体用于测试ECC是否会使用出错的校验数据去修复真实数据,以及是否根据真实数据修复出错的校验数据,其中,真实数据表示待存储的数据,校验数据为ECC模块根据待存储的数据编译生成的检验数据,另外,本实施例中所提及的方案,同样也适用于测试ECC是否根据校验数据修复真实数据。
在一个例子中,参考图1,测试方法,应用于存储器,存储器包括:接口模块(未图示)、存储模块300和ECC模块200,其中,ECC模块200用于对存入存储模块300的数据进行检错纠错,存储模块300用于存储真实数据和校验数据,接口模块(未图示)用于获取待存入存储模块300的真实数据和校验数据,并用于输出存储器的读出数据,具体地,接口模块(未图示)包括第一测试焊盘114和第二测试焊盘124,其中,第一测试焊盘114用于传输真实数据,第二测试焊盘124用于传输校验数据;第一测试焊盘114与ECC模块200之间的真实数据通过第一数据路径115传输,第二测试焊盘124与ECC模块200之间的校验数据通过第二数据路径125传输。
对于图1,真实数据包括第一初始数据Data1和第二初始数据Data2,存储器的读出数据包括第一读出数据Read1和第二读出数据Read2,校验数据包括第一校验数据Parity1和第二校验数据Parity2。
即第一初始数据Data1和第二初始数据Data2通过第一数据通道115传输,第一校验数据Parity1和第二校验数据Parity2通过第二数据通道125传输;通过第一测试焊盘114向第一数据通道115中写入第一初始数据Data1和第二初始数据Data2,通过第二测试焊盘124向第二数据通道125中写入第一校验数据Parity1和第二校验数据Parity2。
在一个例子中,第一测试焊盘114采用存储器的数据焊盘,第二测试焊盘采用存储器的掩码焊盘。
存储器正常数据读写过程中可能会涉及到掩码操作,而存储器掩码操作是基于控制端是否发送掩码,以及相关掩码功能是否开启。对于掩码操作,在对存储器的ECC测试时是不会用到的,即在对ECC测试时,存储器的掩码焊盘相当于并没有作用,因此,采用掩码焊盘输出第二读出数据Read2,不需要对存储器新增焊盘,并不会改变存储器的外部结构。
参考图2,测试方法,具体包括步骤101~步骤105。
步骤101,向存储模块300中写入第一初始数据Data1和第一校验数据Parity1。
具体地,向存储模块300中直接写入第一初始数据Data1和第一校验数据Parity1,第一校验数据Parity1为基于ECC模块200的编码方式,根据第一初始数据Data1编码获取。
其中,第一初始数据Data1和第一校验数据Parity1用于指示ECC模块200后续所需校验的正确数据。
需要说明的是,在本实施例中,第一初始数据Data1以一个128位的二进制数为例进行举例说明,并不构成对本实施例的限定;在具体应用中,第一初始数据Data1的数据长度可以根据存储器所需存储的数据长度调整,相应地,ECC模块200根据第一初始数据Data1编译生成的第一校验数据Parity1为一个8位的二进制数。
在一个例子中,第一初始数据Data1存储在存储模块300的数据存储区,第一校验数据Parity1存储在存储模块300的校验存储区;进一步地,存储在数据存储区的第一初始数据Data1以8位一组,分为16组存储,以保证数据存储区中每个存储单元的存储空间与校验存储区中存储单元的存储空间一致。需要说明的是,可以根据存储器存储单元存储空间的划分方式,来划分存储在数据存储区的真实数据,本实施例并不构成对数据存储时数据划分的限定。
结合图1和图3,输入第一测试命令以使ECC模块200进入测试模式,输入第二测试命令以关闭ECC模块200,第一测试焊盘114获取第一初始数据Data1,并将第一初始数据Data1传输至存储模块300,第二测试焊盘124获取第一校验数据Parity1,并将第一校验数据Parity1传输至存储模块300。
在一个例子中,关闭ECC模块200包括:关闭ECC模块200的编码功能;开启ECC模块200包括:开启ECC模块200的编码功能。即通过关闭ECC模块200的编码功能,避免ECC模块200根据真实数据编码生成校验数据。
在另一个例子中,关闭ECC模块200包括:关闭ECC模块200与存储模块300之间的存取校验数据的数据传输通道;开启ECC模块200包括:开启ECC模块200与存储模块300之间存取校验数据的数据传输通道。即通过关闭ECC模块200与存储模块300之间存取校验数据的数据传输通道来保证ECC模块200根据真实数据编码生成校验数据无法存入存储模块300中。
另外,在一个例子中,第二数据通道125基于第一测试命令开启。对于正常运行状态的存储器,其ECC功能在进行校验和修复后不会输出校验数据,在一些实施例中,第二数据路径125基于第一测试命令开启,即进一步保证只有对ECC功能测试时,存储器才会输入或输出校验数据。
步骤102,向存储模块300中写入第二初始数据Data2和第二校验数据Parity2。
具体地,向存储模块300的同一地址中直接写入第二初始数据Data2和第二校验数据Parity2,存储在存储模块300中的第二初始数据Data2覆盖第一初始数据Data1,第二校验数据Parity2覆盖第一校验数据Parity1,其中,第一初始数据Data1与第二初始数据Data2具有数据差异,第一校验数据Parity1和第二校验数据Parity2具有数据差异。
具体地,由于第一初始数据Data1与第二初始数据Data2具有数据差异,分别根据第一初始数据Data1编码获取的第一校验数据Parity1和根据第二初始数据Data2编码获取的第二校验数据Parity2也具有数据差异。
需要说明的是,在本实施例中,第二初始数据Data2以一个128位的二进制数为例进行举例说明,并不构成对本实施例的限定。
对于常用的存储器的ECC功能,若存储器在存储模块300中的校验数据仅有一位发生改变,可根据真实数据对校验数据进行修复,若校验数据发生改变的数位大于1,ECC模块200无法对校验数据进行修复,因此,在本实施例中,第一初始数据Data1和第二初始数据Data2有且仅有一位数据差异,即分别根据第一初始数据Data1编码获取的第一校验数据Parity1和根据第二初始数据Data2编码获取的第二校验数据Parity2也有且仅有一位数据差异,以保证注错后的第二校验数据Parity2可以被ECC模块修复。
结合图1和图3,第一测试焊盘114获取第二初始数据Data2,并将第二初始数据Data2传输至存储模块300,第二测试焊盘124获取第二校验数据Parity2,并将第二校验数据Parity2传输至存储模块300。
步骤103,向存储模块300中写入第一初始数据Data1。
具体地,向存储模块300的同一地址中直接写入第一初始数据Data1,存储在存储模块300中的第一初始数据Data1覆盖第二初始数据Data2。
结合图1和图3,第一测试焊盘114获取第一初始数据Data1,并将第一初始数据Data1传输至存储模块300,第一初始数据Data1存入存储模块300之后,输入第二测试命令以开启ECC模块200。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错。本实施例通过控制ECC模块200的开启与关闭,直接向存储模块300中存储真实数据和校验数据,节省ECC模块的编码时间,提高测试效率,并实现在校验数据中注入错误,从而模拟在存储模块300中存储的校验数据出现错误。需要说明的是,在其他实施例中,步骤103也可以为输入第一校验数据Parity1,从而实现在真实数据中注入错误,从而模拟在存储模块300中存储的真实数据出现错误。
步骤104,读出存储模块300中的第一初始数据Data1和第二校验数据Parity2。
具体地,读出存储模块300中的第一初始数据Data1和第二校验数据Parity2,ECC模块200基于第一初始数据Data1编码生成对应于第一初始数据Data1的检测数据,并基于检测数据校验并修正第二校验数据Parity2。
结合图1和图3,存储模块300将第一初始数据Data1和第二校验数据Parity2读出至ECC模块200,ECC模块200基于第一初始数据Data1编码生成对应于第一初始数据Data1的检测数据,ECC模块200根据检测数据校验并修正第二校验数据Parity2。
步骤105,获取存储器的第一读出数据Read1和第二读出数据Read2,并基于第一读出数据Read1和第二读出数据Read2判断ECC模块功能是否异常。
其中,第一读出数据Read1为从存储模块300读出且被ECC模块200校验并修正后的第一初始数据Data1,第二读出数据Read2为从存储模块300读出且被ECC模块200校验并修正后的第二校验数据Parity2。
在一个例子中,若读出的第一读出数据Read1与待写入的第一初始数据Data1相同,说明注错后的校验数据被ECC模块200修复,初始数据未变化,ECC模块200功能正常;若读出的第一读出数据Read1与待写入的第一初始数据Data1不同,说明初始数据被ECC模块200错误修复,ECC模块200功能异常。
在另一个例子中,若读出的第二读出数据Read2与待写入的第一校验数据Parity1相同,说明注错后的校验数据被ECC模块200修复,ECC模块200功能正常;若读出的第二读出数据Read2与待写入的第一校验数据Parity1不同,说明注错后的校验数据未被修复,初始数据被ECC模块200错误修复,ECC模块200功能异常。
需要说明的是,在其他实施例中,可以结合上述对真实数据和校验数据的测试方式,双重保障以进一步保证测试结果的准确性。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错,本实施例通过向存储模块中直接存储第一初始数据和第一校验数据标定正确数据后,首先向存储模块中直接存储第二初始数据和第二校验数据,再向存储模块中存储第一初始数据,即对校验数据进行注错,然后通过存储器读出的第一读出数据和第二读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠,另外通过直接向存储模块中存储数据,节省ECC模块的编码时间,提高测试效率。
上面各种步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤;对流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其流程的核心设计都在该专利的保护范围内。
本申请另一实施例提供了一种测试系统,应用于上述测试方法,包括:第一数据提供模块,被配置为,用于向存储器提供第一初始数据和第一校验数据;第二数据提供模块,被配置为,用于向存储器提供第二初始数据和第二校验数据,第一初始数据与第二初始数据具有数据差异,第一校验数据与第二校验数据具有数据差异;控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或者关闭,并控制ECC模块是否进入测试模式;数据分析模块,被配置为,用于获取存储器输出的第一读出数据和第二读出数据,并基于第一读出数据或第二读出数据,判断ECC模块的功能是否异常,第一读出数据为从存储器读出且校验并修正后的第一初始数据,第二读出数据为从存储器读出且校验并修正后的第二校验数据。
图4为本实施例提供的一种测试系统的结构示意图,以下结合附图对本实施例提供的测试系统作进一步详细说明,具体如下:
参考图4,测试系统400,用于对存储器的ECC模块进行测试,包括:
第一数据提供模块401,被配置为,用于向存储器提供第一初始数据Data1和第一校验数据Parity1。
需要说明的是,在本实施例中,第一初始数据Data1以一个128位的二进制数为例进行举例说明,并不构成对本实施例的限定;在具体应用中,第一初始数据Data1的数据长度可以根据存储器所需存储的数据长度调整,相应地,存储器的ECC模块根据第一初始数据Data1编译生成的第一校验数据Parity1为一个8位的二进制数。
第二数据提供模块402,被配置为,用于向存储器提供第二初始数据Data2和第二校验数据Parity2,其中,第一初始数据Data1和第二初始数据Data2具有数据差异,第一校验数据Parity1和第二校验数据Parity2具有数据差异。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错。本实施例通过控制ECC模块的开启与关闭,直接向存储模块中存储真实数据和校验数据,节省ECC模块的编码时间,提高测试效率,并实现在校验数据中注入错误,从而模拟在存储模块中存储的校验数据出现错误。
对于常用的存储器的ECC功能,若存储器在存储模块中的校验数据仅有一位发生改变,可根据真实数据对校验数据进行修复,若校验数据发生改变的数位大于1,ECC模块无法对校验数据进行修复,因此,在本实施例中,第一初始数据Data1和第二初始数据Data2有且仅有一位数据差异,即分别根据第一初始数据Data1编码获取的第一校验数据Parity1和根据第二初始数据Data2编码获取的第二校验数据Parity2也有且仅有一位数据差异,以保证注错后的第二校验数据Parity2可以被ECC模块修复。
在一个例子中,第一数据提供模块401和第二数据提供模块402通过第一测试焊盘向存储器中写入第一初始数据Data1和第二初始数据Data2,通过第二测试焊盘向存储器中写入第一校验数据Parity1和第二校验数据Parity2。
进一步地,第一测试焊盘114采用存储器的数据焊盘,第二测试焊盘采用存储器的掩码焊盘。存储器正常数据读写过程中可能会涉及到掩码操作,而存储器掩码操作是基于控制端是否发送掩码,以及相关掩码功能是否开启。对于掩码操作,在对存储器的ECC测试时是不会用到的,即在对ECC测试时,存储器的掩码焊盘相当于并没有作用,因此,采用掩码焊盘输出第二读出数据Read2,不需要对存储器新增焊盘,并不会改变存储器的外部结构。
控制模块403,被配置为,用于根据控制信号控制存储器的ECC模块的开启或者关闭,并控制ECC模块是否进入测试模式。
具体地,通过第一测试信号控制存储器的ECC模块进入测试模式,通过第二测试信号控制存储器的ECC模块的开启或者关闭。
在一个例子中,关闭ECC模块包括:关闭ECC模块的编码功能;开启ECC模块包括:开启ECC模块的编码功能。即通过关闭ECC模块200的编码功能,避免ECC模块200根据真实数据编码生成校验数据。
在另一个例子中,关闭ECC模块包括:关闭ECC模块与存储模块之间的存取校验数据的数据传输通道;开启ECC模块包括:开启ECC模块与存储模块之间存取校验数据的数据传输通道。即通过关闭ECC模块200与存储模块300之间存取校验数据的数据传输通道来保证ECC模块200根据真实数据编码生成校验数据无法存入存储模块300中。
数据分析模块404,被配置为,用于获取存储器输出的第一读出数据Read1和第二读出数据Read2,并基于第一读出数据Read1和第二读出数据Read2,判断存储器的ECC模块的功能是否异常,其中,第一读出数据Read1为存储器读出且校验并修正后的第一初始数据Data1,第二读出数据Read2为存储器读出且校验并修正后的第二校验数据Parity2。
在一个例子中,数据分析模块404包括:获取单元414,被配置为,获取存储器数据的第一读出数据Read1;判断单元424,连接第一数据提供模块401和获取单元414,基于第一读出数据Read1和第一初始数据Data1,判断存储器ECC模块的功能是否异常。
对于判断单元424,若读出的第一读出数据Read1与待写入的第一初始数据Data1相同,说明注错后的校验数据被ECC模块修复,初始数据未变化,ECC模块功能正常;若读出的第一读出数据Read1与待写入的第一初始数据Data1不同,说明初始数据被ECC模块错误修复,ECC模块功能异常。
在另一个例子中,数据分析模块404包括:获取单元414,被配置为,获取存储器数据的第二读出数据Read2;判断单元424,连接第一数据提供模块401和获取单元414,基于第二读出数据Read2和第一校验数据Parity1,判断存储器ECC模块的功能是否异常。
对于判断单元424,若读出的第二读出数据Read2与待写入的第一校验数据Parity1相同,说明注错后的校验数据被ECC模块200修复,ECC模块200功能正常;若读出的第二读出数据Read2与待写入的第一校验数据Parity1不同,说明注错后的校验数据未被修复,初始数据被ECC模块200错误修复,ECC模块200功能异常。
需要说明的是,在其他实施例中,可以结合上述对真实数据和校验数据的测试方式,双重保障以进一步保证测试结果的准确性。
由于存储器存储数据是采用电平存储的形式,而电平存储的数据可能由于电平的变化而导致写入的数据和读出的数据不同,因此需要通过ECC来对写入的数据和读出的数据进行检错纠错,本实施例通过向存储模块中直接存储第一初始数据和第一校验数据标定正确数据后,首先向存储模块中直接存储第二初始数据和第二校验数据,再向存储模块中存储第一初始数据,即对校验数据进行注错,然后通过存储器读出的第一读出数据和第二读出数据判断存储器的ECC功能是否正常,即存储器投入使用后仍可以采用较为简单的方式进行ECC功能的校验,测试环境真实,且获取的测试数据更加可靠,另外通过直接向存储模块中存储数据,节省ECC模块的编码时间,提高测试效率。
值得一提的是,本实施例中所涉及到的各单元均为逻辑单元,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本申请的创新部分,本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入,但这并不表明本实施例中不存在其它的单元。
本领域的普通技术人员可以理解,上述各实施例是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。
Claims (16)
1.一种测试方法,应用于存储器,所述存储器包括存储模块和ECC模块,其特征在于,包括:
向所述存储模块中直接写入第一初始数据和第一校验数据,所述第一校验数据为基于所述ECC模块的编码方式,根据所述第一初始数据编码获取;
向所述存储模块的同一地址中直接写入第二初始数据和第二校验数据,存储在所述存储模块中的所述第二初始数据覆盖所述第一初始数据,所述第二校验数据覆盖所述第一校验数据,所述第一初始数据与所述第二初始数据具有数据差异,所述第一校验数据与所述第二校验数据具有数据差异;
向所述存储模块的同一地址中直接写入所述第一初始数据,存储在所述存储模块中的所述第一初始数据覆盖所述第二初始数据;
读出所述存储器的第一读出数据和第二读出数据,并基于所述第一读出数据或第二读出数据,判断所述ECC模块的功能是否异常,所述第一读出数据为从所述存储模块读出且被所述ECC模块校验并修正后的所述第一初始数据,所述第二读出数据为从所述存储模块读出且被所述ECC模块校验并修正后的所述第二校验数据。
2.根据权利要求1所述的测试方法,其特征在于,包括:
在所述向所述存储模块中直接写入第一初始数据和第一校验数据之前,还包括:输入第一测试命令以使所述ECC模块进入测试模式,输入第二测试命令以关闭所述ECC模块;
在所述向存储模块的同一地址中直接写入所述第一初始数据之后,且所述读出所述存储器的第一读出数据和第二读出数据之前,还包括:输入所述第二测试命令以开启所述ECC模块。
3.根据权利要求2所述的测试方法,其特征在于,所述第一初始数据和所述第二初始数据通过第一数据通道传输,所述第一校验数据和所述第二校验数据通过第二数据通道传输,且所述第二数据通道基于所述第一测试命令开启。
4.根据权利要求3所述的测试方法,其特征在于,通过第一测试焊盘向所述第一数据通道中写入所述第一初始数据和所述第二初始数据,通过第二测试焊盘向所述第二数据通道中写入所述第一校验数据和所述第二校验数据。
5.根据权利要求4所述的测试方法,其特征在于,所述第一测试焊盘采用所述存储器的数据焊盘,所述第二测试焊盘采用所述存储器的掩码焊盘。
6.根据权利要求2所述的测试方法,其特征在于,包括:
所述关闭所述ECC模块包括:关闭所述ECC模块的编码功能;
所述开启所述ECC模块包括:开启所述ECC模块的编码功能。
7.根据权利要求2所述的测试方法,其特征在于,包括:
所述关闭所述ECC模块包括:关闭所述ECC模块向所述存储模块之间存储校验数据的数据通道;
所述开启所述ECC模块包括:开启所述ECC模块与所述存储模块之间存储校验数据的数据通道。
8.根据权利要求1所述的测试方法,其特征在于,所述第一初始数据与所述第二初始数据有且仅有一位数据差异,所述第一校验数据与所述第二校验数据有且仅有一位数据差异。
9.根据权利要求1所述的测试方法,其特征在于,所述基于所述第一读出数据或第二读出数据,判断所述ECC模块的功能是否异常包括:
若所述第二读出数据与待写入的所述第一校验数据相同,所述ECC模块功能正常;
若所述第二读出数据与待写入的所述第一校验数据不同,所述ECC模块功能异常。
10.根据权利要求1所述的测试方法,其特征在于,所述基于所述第一读出数据或第二读出数据,判断所述ECC模块的功能是否异常包括:
若所述第一读出数据与待写入的所述第一初始数据相同,所述ECC模块功能正常;
若所述第一读出数据与待写入的所述第一初始数据不同,所述ECC模块功能异常。
11.一种测试系统,应用于权利要求1~10任一项所述测试方法,其特征在于,包括:
第一数据提供模块,被配置为,用于向存储器提供第一初始数据和第一校验数据;
第二数据提供模块,被配置为,用于向存储器提供第二初始数据和第二校验数据,所述第一初始数据与所述第二初始数据具有数据差异,所述第一校验数据与所述第二校验数据具有数据差异;
控制模块,被配置为,用于根据控制信号控制存储器的ECC模块的开启或者关闭,并控制所述ECC模块是否进入测试模式;
数据分析模块,被配置为,用于获取存储器输出的第一读出数据和第二读出数据,并基于所述第一读出数据或第二读出数据,判断所述ECC模块的功能是否异常,所述第一读出数据为从存储器读出且校验并修正后的所述第一初始数据,所述第二读出数据为从存储器读出且校验并修正后的所述第二校验数据。
12.根据权利要求11所述的测试系统,其特征在于,所述第一初始数据与所述第二初始数据有且仅有一位数据差异,所述第一校验数据与所述第二校验数据有且仅有一位数据差异。
13.根据权利要求11所述的测试系统,其特征在于,所述数据分析模块,包括:
获取单元,被配置为,获取存储器输出的第一读出数据;
判断单元,连接所述第一数据提供模块和所述获取单元,基于所述第一读出数据和所述第一初始数据,判断所述ECC模块的功能是否异常。
14.根据权利要求11所述的测试系统,其特征在于,包括:
获取单元,被配置为,获取存储器输出的第二读出数据;
判断单元,连接所述第一数据提供模块和所述获取单元,基于所述第二读出数据和所述第一校验数据,判断所述ECC模块的功能是否异常。
15.根据权利要求11所述的测试系统,其特征在于,所述第一数据提供模块通过第一测试焊盘向所述存储器中写入所述第一初始数据和所述第一校验数据;所述第二数据提供模块通过第二测试焊盘向所述存储器中写入所述第二初始数据和所述第二校验数据。
16.根据权利要求15所述的测试系统,其特征在于,所述第一测试焊盘采用所述存储器的数据焊盘,所述第二测试焊盘采用所述存储器的掩码焊盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110957042.4A CN115910179A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110957042.4A CN115910179A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115910179A true CN115910179A (zh) | 2023-04-04 |
Family
ID=86480178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110957042.4A Pending CN115910179A (zh) | 2021-08-19 | 2021-08-19 | 测试方法及测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115910179A (zh) |
-
2021
- 2021-08-19 CN CN202110957042.4A patent/CN115910179A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
CN110289041B (zh) | 一种系统芯片中bist与ecc结合的存储器检测装置 | |
US20100251043A1 (en) | Semiconductor integrated circuit, circuit function veryfication device and method of veryfying circuit function | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP5462453B2 (ja) | 半導体装置 | |
CN111078462B (zh) | 数据校验方法及电路 | |
CN114582411A (zh) | 存储器检测方法、电路、装置、设备及存储介质 | |
KR20190086936A (ko) | 메모리 장치 | |
CN115938451A (zh) | 测试方法及测试系统 | |
CN115910183A (zh) | 测试方法及测试系统 | |
EP4231302A1 (en) | Test method and test system | |
US7143229B2 (en) | Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor | |
CN102339648A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
US10762977B1 (en) | Memory storage device and memory testing method thereof | |
CN111048142B (zh) | 应用于闪存控制器的编码器自我测试电路及相关的方法 | |
KR100577988B1 (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
CN115910179A (zh) | 测试方法及测试系统 | |
US20120246527A1 (en) | Built-in self test circuit and designing apparatus | |
CN116153378A (zh) | 错误检查刷写操作方法和使用该方法的半导体系统 | |
JP6594712B2 (ja) | 半導体メモリ及び半導体メモリのベリファイ方法 | |
US6754857B2 (en) | Method of testing cache memory | |
CN115910178A (zh) | 存储器、数据处理结构和数据分析方法 | |
US20230307078A1 (en) | Method and device for checking data, electronic device, and storage medium | |
US11955989B2 (en) | Memory device and test method thereof | |
US11494262B2 (en) | Electronic device having one-time-programmable (OTP) memory and method for writing and reading OTP memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |