CN115879496A - 通信标签和电子设备 - Google Patents

Abstract

本申请提供了一种通信标签和电子设备。通信标签可以包括电路板和设置在电路板上的芯片。电路板可以形成两个线圈。两个线圈可以分别设置在电路板的两个不同的导电层上。可选的，两个线圈可以交叉设置。另外，为两个线圈馈电的线路可以相互靠近设置。本申请提供的通信标签可以具有相对较大的感应面积，且可以辐射相对较强的磁场，有利于提升通信标签的感应性能。

Description

通信标签和电子设备

技术领域

本申请涉及电子设备领域，并且更具体地，涉及通信标签和电子设备。

背景技术

电子设备与电子设备相互靠近，以实现多个电子设备间的短距离通信交互。近场通信(near field communication，NFC)是一种常见的短距离通信方式。以NFC交互为例，电子设备可以具有用于辐射NFC信号的线圈。电子设备可以通过该线圈与其他电子设备进行NFC交互。如何提高电子设备感应短距离通信信号的性能，是本申请要解决的问题。

发明内容

本申请提供一种通信标签和电子设备，目的是提升通信标签和电子设备感应短距离通信信号的性能。

第一方面，提供了一种通信标签，包括：

电路板，所述电路板包括包括第一线圈和第二线圈，所述第一线圈和所述第二线圈位于所述电路板上的不同导电层上，所述第一线圈上的电流和所述第二线圈上的电流方向相同；

芯片，所述芯片设置在所述电路板上，所述芯片包括第一端口和第二端口，所述第一端口和所述第二端口的极性相反；

所述电路板包括第一导电层和第二导电层，所述芯片、所述第一导电层和所述第二导电层形成线圈馈电电路；

所述线圈馈电电路包括第一馈电端、第二馈电端、第三馈电端、第四馈电端；

所述第一馈电端位于所述第一导电层，并与所述第一端口电连接；

所述第二馈电端位于所述第一导电层，并与所述第二端口电连接；

所述第三馈电端位于所述第二导电层，且与所述第一馈电端相对设置，所述第三馈电端与所述第二端口电连接；

所述第四馈电端位于所述第二导电层，且与所述第二馈电端相对设置，所述第四馈电端与所述第一端口电连接；

所述第一线圈电连接在所述第一馈电端和所述第三馈电端之间，所述第二线圈电连接在所述第二馈电端和所述第四馈电端之间。

所述线圈馈电电路可以用于为所述第一线圈和所述第二线圈馈电。由于通信标签可以包括两个线圈，因此通信标签的信号强度、感应面积等可以相应增加。通过在电路板上合理布线，有利于使第一线圈和第二线圈可以共用芯片的相同端口。线圈馈电电路可以在芯片的两侧形成两个180°反向的差分端口，以便于在为第一线圈和第二线圈馈电的同时，有利于降低馈电电路对第一线圈和第二线圈的信号干扰。

结合第一方面，在第一方面的某些实现方式中，所述线圈馈电电路还包括第一导通孔和第二导通孔，

所述第一导通孔电连接在所述第一导电层上的所述第二馈电端和所述第二导电层上的所述第三馈电端之间，

所述第二导通孔电连接在所述第一导电层上的所述第一馈电端和所述第二导电层上的所述第四馈电端之间。

通过导通孔，可以将第一导电层和第二导电层电连接，以有利于将反向的差分端口相互靠近设置，有利于降低馈电电路对第一线圈和第二线圈的信号干扰。

结合第一方面，在第一方面的某些实现方式中，所述线圈馈电电路包括第一线路，所述第一线路位于所述第一导电层，所述第一线路电连接在所述第一端口和所述第一馈电端之间；

所述线圈馈电电路还包括第二线路，所述第二线路位于所述第一导电层，所述第二线路电连接在所述第二端口和所述第二馈电端之间；

所述线圈馈电电路还包括第三线路，所述第三线路位于所述第二导电层，所述第三线路和所述第一线路相对设置，所述第三线路电连接在所述第一导通孔和所述第三馈电端之间，所述第三线路与所述第二端口通过所述第一导通孔和所述第二线路电连接；

所述线圈馈电电路还包括第四线路，所述第四线路位于所述第二导电层，所述第四线路和所述第二线路相对设置，所述第四线路电连接在所述第二导通孔和所述第四馈电端之间，所述第四线路与所述第一端口通过所述第二导通孔和所述第一线路电连接。

由于第一线路的电流方向可以与第三线路的电流方向大致相反，第二线路的电流方向可以与第四线路的电流方向大致相反，通过将第一线路与第三线路靠近设置，将第二线路与第四线路靠近设置，第四线路产生的磁场可以用于抵消第二线路产生的部分磁场，第一线路产生的磁场可以用于抵消第三线路产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

结合第一方面，在第一方面的某些实现方式中，所述第三线路和所述第四线路位于所述芯片的两侧，所述第一导通孔位于所述芯片的靠近所述第三线路的一侧，所述第二导通孔位于所述芯片的靠近所述第四线路的一侧；

所述第一线路包括第一部分，所述第一线路的第一部分和所述第三线路相对设置，所述第二线路包括第一部分，所述第二线路的第一部分和所述第四线路相对设置；

所述第一线路还包括第二部分和第三部分，所述第一线路的第二部分的一端与所述第二导通孔相连，所述第一线路的第三部分绕所述第一导通孔，连接在所述第一线路的第一部分和第二部分之间；

所述第二线路还包括第二部分和第三部分，所述第二线路的第二部分的一端与所述第一导通孔相连，所述第二线路的第三部分绕所述第二导通孔，连接在所述第二线路的第一部分和第二部分之间；

所述第一线路的第二部分和所述第二线路的第二部分的间距小于预设间距。

由于第一线路的第一部分的电流方向可以与第二线路的第二部分的电流方向大致相反，通过将第一线路的第一部分与第二线路的第二部分靠近设置，第一线路的第一部分产生的磁场可以用于抵消第二线路的第二部分产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

结合第一方面，在第一方面的某些实现方式中，所述芯片的所述第一端口位于所述第一线路的所述第二部分和所述第三部分之间，所述芯片的所述第二端口位于所述第二线路的所述第二部分和所述第三部分之间。

芯片的第一端口和第二端口可以位于芯片的两端，第一端口和第二端口的连线方向可以相对于第一线路或第二线路垂直设置，芯片可以横跨第一线路和第二线路之间的间隔空间。这有利于减少从芯片的端口到相互靠近设置的线路之间的线路。

结合第一方面，在第一方面的某些实现方式中，所述第一线路和所述第二线路位于所述芯片的两侧，所述第一导通孔位于所述芯片的靠近所述第二线路的一侧，所述第二导通孔位于所述芯片的靠近所述第一线路的一侧；

所述第三线路包括第一部分，所述第三线路的第一部分和所述第一线路相对设置，所述第四线路包括第一部分，所述第四线路的第一部分和所述第二线路相对设置；

所述第三线路还包括第二部分和第三部分，所述第三线路的第二部分的一端与所述第一导通孔相连，所述第三线路的第二部分和所述第一线路或所述第二线路相对设置，所述第三线路的第三部分绕所述第二导通孔，连接在所述第三线路的第一部分和第二部分之间；

所述第四线路还包括第二部分和第三部分，所述第四线路的第二部分的一端与所述第二导通孔相连，所述第四线路的第二部分和所述第一线路或所述第二线路相对设置，所述第四线路的第三部分绕所述第一导通孔，连接在所述第四线路的第一部分和第二部分之间。

由于第三线路的第二部分的电流方向可以与第一线路或第二线路的电流方向大致相反，第四线路的第二部分的电流方向可以与第一线路或第二线路的电流方向大致相反，通过将第三线路的第二部分与第一线路或第二线路靠近设置，将第四线路的第二部分与第一线路或第二线路靠近设置，第三线路的第二部分产生的磁场可以用于抵消第一线路或第二线路产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

结合第一方面，在第一方面的某些实现方式中，所述芯片的所述第一端口连接在所述第一线路的一端，所述芯片的所述第二端口连接在所述第二线路的一端。

芯片的第一端口和第二端口可以位于芯片的两端，第一端口和第二端口的连线方向可以相对于第一线路或第二线路平行设置，芯片可以横跨第一线路和第二线路相互靠近的两端之间的间隔空间，有利于减少第一线路和第二线路的长度。

结合第一方面，在第一方面的某些实现方式中，所述第一导电层还包括电连接在所述第一馈电端和所述第一线圈的第一端之间的第五线路，所述第二导电层还包括电连接在所述第三馈电端和所述第一线圈的第二端之间的第六线路，所述第五线路和所述第六线路相对设置。

由于第五线路的电流方向可以与第六线路的电流方向大致相反，通过将第五线路与第六线路靠近设置，第五线路产生的磁场可以与第六线路产生的磁场尽可能相互抵消，有利于减少线圈的馈电线路对线圈产的磁场的影响。

结合第一方面，在第一方面的某些实现方式中，所述第一导电层还包括电连接在所述第二馈电端和所述第二线圈的第一端之间的第七线路，所述第二导电层还包括电连接在所述第四馈电端和所述第二线圈的第二端之间的第八线路，所述第七线路和所述第八线路相对设置。

由于第七线路的电流方向可以与第八线路的电流方向大致相反，通过将第七线路与第八线路靠近设置，第七线路产生的磁场可以与第八线路产生的磁场尽可能相互抵消，有利于减少线圈的馈电线路对线圈产的磁场的影响。

结合第一方面，在第一方面的某些实现方式中，所述第一线圈和所述第二线圈交叉设置。

第一线圈和第二线圈围成区域可以是通信标签的有效感应区域。在通信标签的有效感应区域内，通信标签产生的磁场的方向可以相对一致，通信标签产生的磁场的磁通量可以相对较大。从而通信标签可以满足短距离通信的通信要求。对于特定的短距离通信频段，线圈的长度通常相对固定。在满足通信要求的情况下，单线圈所能够实现的感应面积相对较小。本申请提供的通信标签可以在更多的偏移距离内达到满足要求的耦合系数，在增大通信标签的有效感应区域的面积的同时，通信标签的感应磁场幅值可以相对较高。因此，本申请实施例提供的方案可以兼顾通信标签的感应面积和感应磁场幅值。

例如，由于通信标签的感应面积可以相对较大且磁通量幅值较高，当用户将该其他设备靠近通信标签的任一有效感应区域时，该其他设备可以与通信标签快速完成配对，或者该其他设备可以与具有通信标签的电子设备快速完成配对，因此有利于提升用户使用通信标签的便利度。

结合第一方面，在第一方面的某些实现方式中，所述第一线圈位于所述第一导电层上，所述第二线圈位于所述第二导电层上，所述第一线圈在所述第二导电层上的部分投影位于所述第二线圈围成的区域内。

第一线圈与第二线圈具有合适的交叉程度，有利于提高第一线圈和第二线圈形成的有效感应区域的中心区域的感应性能，有利于使用户在靠近通信标签的中心区域时可以快速实现配对。

结合第一方面，在第一方面的某些实现方式中，所述第一线圈位于所述第一导电层上，所述第二线圈位于所述第二导电层上，所述第一线圈与所述第二线圈互不交叉；

所述电路板还包括第三导电层，所述第三导电层包括第三线圈，所述第三线圈与所述第一线圈交叉设置，且所述第三线圈与所述第二线圈交叉设置；所述通信标签还包括：

容性器件，所述容性器件的第一端口与所述第三线圈的第一端电连接，所述容性器件的第二端口与所述第三线圈的第二端电连接。

第一线圈和第二线圈可以形成第一方向的磁场。在第一线圈和第二线圈的间隔区域内，第一线圈和第二线圈均可以形成与第一方向相反的第二方向的磁场。在第一线圈和第二线圈的间隔区域内的磁场可以被利用。通过设置与第一线圈和第二线圈均交叉的第三线圈，从而在第一线圈和第二线圈之间形成的第二方向的磁场可以使第三线圈感应出第一方向的磁场。因此，通信标签的有效感应区域可以包括第一线圈的感应区域、第二线圈的感应区域，以及第一线圈和第二线圈之间的感应区域。因此，通信标签的有效感应面积可以大于第一线圈的有效感应面积以及第二线圈的有效感应面积的总和。本申请提供的通信标签可以具有相对较大的感应面积，且通信标签辐射磁场的磁通量可以相对优良。因此，本申请实施例提供的方案可以兼顾通信标签的感应面积和感应磁场幅值，进而有利于提升通信标签感应短距离通信信号的性能。

结合第一方面，在第一方面的某些实现方式中，所述第三线圈在所述第一导电层上的第一部分投影位于所述第一线圈围成的区域内，第三线圈在所述第二导电层上的第二部分投影位于所述第二线圈围成的区域内。

第一线圈与第三线圈具有合适的交叉程度，且第二线圈与第三线圈具有合适的交叉程度，有利于提高第三线圈形成的有效感应区域的感应性能，有利于使用户在靠近通信标签时可以快速实现配对。

结合第一方面，在第一方面的某些实现方式中，所述芯片和所述容性器件设置在所述第三导电层的同侧。

合理设置芯片和容易器件的位置，有利于提高电路板上布线的灵活度。

结合第一方面，在第一方面的某些实现方式中，所述芯片在所述电路板上的投影位于所述第一线圈和所述第二线圈以外。

将芯片设置在远离第一线圈和第二线圈的位置，有利于减少线圈馈电电路产生的信号对第一线圈和第二线圈产生的信号的干扰。

第二方面，提供了一种电子设备，包括上述第一方面的任一种可能的实现方式所述的通信标签。

附图说明

图1是本申请提供的一种电子设备的示意性结构图。

图2是本申请提供的一种通信标签的示意性结构图。

图3是本申请提供的一种巴伦的示意性结构图。

图4是本申请提供的另一种巴伦的示意性结构图。

图5是本申请提供的一种通信标签的磁场方向图。

图6是本申请提供的一种通信标签的感应性能图。

图7是本申请提供的另一种通信标签的示意性结构图。

图8是本申请提供的另一种通信标签的磁场方向图。

图9是本申请提供的又一种通信标签的示意性结构图。

图10是本申请提供的又一种通信标签的自谐振线圈谐振驻波比图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

图1是本申请实施例提供的一种电子设备100的结构示意图。电子设备100可以是手机、平板电脑、电子阅读器、电视、笔记本电脑、数码相机、音箱、耳机、手表、车载设备、可穿戴设备、服务器、存储设备、数据中心等包含射频功能的设备。存储设备例如可以是具有射频功能的硬盘等。图1所示实施例以电子设备100是存储设备为例进行说明。如图1所示，电子设备100可以具有短距离通信标签20。短距离通信标签20还可以被称为读卡器。在一个示例中，短距离通信标签20例如可以是NFC标签或NFC读卡器。

下面通过一个示例阐述短距离通信的原理。设备A可以包括用于短距离通信的标签A。设备B可以包括用于短距离通信的标签B。当标签A和标签B之间的距离足够靠近时，标签A感应到标签B辐射的磁场的磁通量可以相对较大，并产生感应电流。从而，设备A可以感应到来自设备B的短距离通信信号。

两个设备间可以通过短距离通信交互信息。例如，终端设备(如手机、电脑、音箱、耳机、手表等电子设备)、存储设备均可以具有短距离通信标签，从而终端设备和存储设备均可以具有短距离通信功能。当终端设备的短距离通信标签靠近或触碰存储设备的短距离通信标签时，终端设备和存储设备可以通过短距离通信协议交互信息。终端设备可以获取存储设备的相关信息，并完成终端设备和存储设备的配对。

可选的，存储设备可以对终端设备开放读写存储设备的功能。从而终端设备可以读取和/或写入存储设备内的存储器。

例如，终端设备可以显示对存储设备的操控界面。用户可以通过该操控界面操控存储设备。操控界面例如可以显示存储设备存储的文件。通过针对操控界面的一系列操作，存储设备可以向终端设备发送存储设备存储的数据。

又如，终端设备可以显示终端设备的数据备份界面。用户可以通过该数据备份界面，将终端设备存储的数据备份至存储设备。数据备份界面例如可以显示终端设备存储的文件。通过针对数据备份界面的一系列操作，终端设备可以向存储设备发送待备份的数据。

在一些可能的场景中，多个设备间可以使用包括短距离通信在内的多种通信方式交互。例如，终端设备还可以通过如无线局域网(wireless local area network，WLAN)、蓝牙等通信协议与网关设备建立通信连接。类似地，存储设备可以和该网关设备建立通信连接。

例如，当终端设备向存储设备备份数据时，终端设备可以通过网关设备向存储设备发送待备份的数据。又如，当终端设备从存储设备读取数据时，存储设备可以通过网关设备向终端设备发送存储设备存储的数据。

短距离通信标签可以包括线圈。当来自外界的磁场贯穿该线圈时，该线圈可以产生感应电流。线圈的感应性能与短距离通信标签的感应性能密切相关。通常情况下，线圈的感应面积越大，短距离通信标签更容易靠近其他设备的短距离通信标签。线圈的匝数越多，线圈更容易产生稳定、幅值较大的感应电流，线圈辐射的磁通量可以相对较大，更有利于使短距离通信标签实现相对稳定的短距离通信。

然而，对于特定工作频段的短距离通信标签，该线圈的长度可以相对固定。如果增大线圈的感应面积，则线圈的匝数则会相应减少。如何提升通信标签和电子设备感应短距离通信信号的性能，突破短距离通信性能的瓶颈，是需要解决的问题。

图2是本申请实施例提供的一种通信标签20的示意性结构图。图2所示的通信标签20可以是用于短距离通信的通信标签20。

在图2所示的示例中，通信标签20可以包括电路板21。电路板21上的线路可以用于形成线圈。在其他示例中，电路板21还可以替代为其他可以形成线圈的部件，例如铜丝卷绕形成的线圈。

通信标签20还可以包括设置在电路板21上的芯片22。芯片22可以包括极性相反的第一端口2201和第二端口2202。也就是说，当第一端口2201的极性(或电位)为正时，第二端口2202的极性为负；当第一端口2201的极性为负时，第二端口2202的极性为正。第一端口2201和第二端口2202可以分别与线圈的两端电连接，从而芯片22的第一端口2201、线圈、芯片22的第二端口2202可以形成电流回路。

电路板21可以是一种双面板。电路板21可以包括第一导电层210和第二导电层220。从垂直于第一导电层210的方向观察第一导电层210，可以观察到第一导电层210的线路。在图2中，第一导电层210的线路通过实线轮廓、黑底白点的填充图案表示。根据图2示出的观察方向，第一导电层210会遮挡第二导电层220的线路，因此在图2中，第二导电层220的线路通过虚线轮廓、白底黑点的填充图案表示。

沿图2中的A-A截面观察通信标签20，可以得到图2所示的A-A截面图。相对于电路板21的厚度方向，第一导电层210和第二导电层220可以分别位于该电路板21的两侧。

第一导电层210上形成有第一线圈23。第二导电层220上形成有第二线圈24。第一线圈23和第二线圈24可以交叉(即部分重叠、不完全重叠)设置。也就是说，第一线圈23第一部分和第二线圈24的第一部分可以对齐设置，第一线圈23的第二部分和第二线圈24的第二部分可以错开设置。在一些实施例中，芯片22在电路板21上的投影可以位于第一线圈23和第二线圈24以外。

在一些实施例中，第一线圈23的部分线路可以与第二线圈24的部分线路对齐设置。

在另一些实施例中，第一线圈23的第一部分在第二导电层220的投影可以位于第二线圈24围成的区域内，第一线圈23的第二部分在第二导电层220的投影可以与第二线圈24无交叉，第一线圈23的第三部分在第二导电层220的投影可以与第二线圈24的一部分对齐。第二线圈24围成的区域可以指第二线圈24的内圈围成的区域。

在又一些实施例中，第二线圈24的第一部分在第一导电层210的投影可以位于第一线圈23围成的区域内，第二线圈24的第二部分在第一导电层210的投影可以与第一线圈23无交叉，第二线圈24的第三部分在第一导电层210的投影可以与第一线圈23的一部分对齐。第一线圈23围成的区域可以指第一线圈23的内圈围成的区域。

在一个示例中，第一线圈23和第二线圈24的交叉区域的感应面积占第一线圈23的感应面积的百分比例如可以为a％。也就是说，第一线圈23的与第二线圈24对齐的第一部分在第一导电层210的投影面积为b₁，第一线圈23在第一导电层210的总投影面积为b₂，b₁/b₂的百分比可以为a％。a％可以取值5～95％，可选的，a％可以取值15～70％；在一个示例中，a％可以取值20～50％；进一步地，a％可以取值25～40％；再进一步地，a％可以取值30～35％。

第一线圈23和第二线圈24可以形成方向相同的电流(例如均为顺时针或均为逆时针)，从而形成方向相同的磁场。因此，在第一线圈23的第一部分的区域产生的磁场可以与在第二线圈24的第一部分的区域产生的磁场相互叠加。第一线圈23和第二线圈24的交叉区域可以对应通信标签20的中心感应区域，因此有利于提高在通信标签20的中心感应区域产生的磁场的磁通量。

另外，线圈外围产生的磁场的磁通量通常小于线圈中心产生的磁场的磁通量，因此，在第一线圈23的外围产生的磁场和在第二线圈24的外围产生的磁场的叠加磁通量，可以与在第一线圈23或第二线圈24的中心产生的磁场的磁通量差别相对较小，有利于提升通信标签23产生的磁通量的均匀度。因此，本申请实施例提供的方案有利于提升通信标签20的感应性能。

下面介绍第一线圈23与芯片22的电连接关系，以及第二线圈24与芯片22的电连接关系。

如图2所示，芯片22可以设置在电路板21的靠近第一导电层210的一侧。芯片22的第一端口2201和第二端口2202可以位于芯片22的两侧。芯片22、第一导电层210和第二导电层220可以形成线圈馈电电路29。在一些实施例中，线圈馈电电路29可以位于第一线圈23围成的区域以外，且位于第二线圈24围成的区域以外。

线圈馈电电路29可以包括电路板21中用于为第一线圈23和第二线圈24馈电的馈电网络。线圈馈电电路29可以包括馈电端291、馈电端292、馈电端293、馈电端294。

馈电端291、馈电端292可以位于第一导电层210，馈电端291可以与芯片22的第一端口2201电连接，馈电端292可以与芯片22的第二端口2202电连接。馈电端293、馈电端294可以位于第二导电层220，馈电端293可以与芯片22的第二端口2202通过电连接在第一导电层210和第二导电层220之间的导通孔电连接，馈电端294可以与芯片22的第一端口2201通过电连接在第一导电层210和第二导电层220之间的导通孔电连接。

馈电端291和馈电端293可以相对设置，且馈电端291和馈电端293的极性可以相反。第一线圈23电连接在馈电端291和馈电端293之间，从而线圈馈电电路29可以为第一线圈23馈电。

馈电端292和馈电端294可以相对设置，且馈电端292和馈电端294的极性可以相反。第二线圈24电连接在馈电端292和馈电端294之间，从而线圈馈电电路29可以为第二线圈24馈电。

馈电端291和馈电端292的极性可以相反，馈电端293和馈电端294的极性可以相反，因此，线圈馈电电路29可以在芯片22的两侧形成两个180°反向的差分端口，以便于为第一线圈23和第二线圈24馈电，有利于使第一线圈23和第二线圈24发射方向相同的磁场。

线圈馈电电路29可以包括第一线路211、第二线路212。第一线路211、第二线路212可以是第一导电层210上的线路。芯片22的第一端口2201可以与该第一线路211电连接。第一线路211的远离第一端口2201的一端可以是线圈馈电电路29的馈电端291。芯片22的第二端口2202可以与该第二线路212电连接。第二线路212的远离第二端口2202的一端可以是线圈馈电电路29的馈电端292。

第一线圈23可以包括第一端231和第二端232。第一线圈23的第一端231可以位于第一线圈23的外圈，第一线圈23的第二端232可以位于第一线圈23的内圈。

第一线圈23的第一端231可以通过第一导电层210的第一线路211与芯片22的第一端口2201电连接。

如图2所示，线圈馈电电路29还可以包括第三线路221。第三线路221可以是第二导电层220上的线路。如图2中的A-A截面图所示，电路板21还可以包括电连接在第一导电层210的第一线圈23和第二导电层220的第三线路221之间的导通孔251。第一线圈23的第二端232可以通过导通孔251，与第二导电层220的第三线路221电连接。

结合图2和图3，或结合图2和图4，电路板21还可以包括电连接在第一导电层210的第二线路212和第二导电层220的第三线路221之间的导通孔252。也就是说，第三线路221的远离馈电端293的一端可以与导通孔252相连。第二导电层220的第三线路221可以通过导通孔252、第一导电层210的第二线路212与芯片22的第二端口2202电连接。

第二线圈24可以包括第二端242和第一端241。第二线圈24的第二端242可以位于第二线圈24的外圈，第二线圈24的第一端241可以位于第二线圈24的内圈。

第三线路221可以与第一导电层210上的第一线路211相对设置。例如，部分第三线路221和部分第一线路211之间的间距小于预设间距。在本申请中，预设间距例如可以是10mm、5mm、2mm，1mm，又如可以更小，例如0.5mm，0.2mm或0.1mm。预设距离可以根据通信标签的整体尺寸确定。又如，第三线路221在第一导电层210上的投影与第一线路211交叉或重叠。又如，第一线路211在第二导电层220上的投影与第三线路221交叉或重叠。又如，第一线路211和第三线路221可以至少部分对齐设置。

如图2所示，线圈馈电电路29还可以包括第四线路222。第四线路222可以是第二导电层220上的线路。第二线圈24的第二端242可以与第二导电层220的第四线路222电连接。如图2中的A-A截面图所示，电路板21还可以包括电连接在第一导电层210的第一线路211和第二导电层220的第四线路222之间的导通孔253。第二导电层220的第四线路222可以通过导通孔253、第一导电层210的第一线路211与芯片22的第一端口2201电连接。

结合图2和图3，或结合图2和图4，电路板21还可以包括电连接在第二导电层220的第二线圈24和第一导电层210的第二线路212之间的导通孔254。也就是说，第四线路222的远离馈电端294的一端可以与导通孔254相连。第二线圈24的第一端241可以通过导通孔254、第一导电层210的第二线路212与芯片22的第二端口2202电连接。

第四线路222可以与第一导电层210上的第二线路212相对设置。例如，部分第四线路222和部分第二线路212之间的间距小于预设间距。又如，第四线路222在第一导电层210上的投影与第二线路212交叉或重叠。又如，第二线路212在第二导电层220上的投影与第四线路222交叉或重叠。又如，第四线路222和第二线路212可以至少部分对齐设置。

图2至图4中实线箭头还示出了第一线圈23的一种可能的电流方向图。图2至图4中虚线箭头还示出了第二线圈24的一种可能的电流方向图。

假设来自芯片22的电信号从芯片22的第一端口2201流出，通过第一导电层210的第一线路211，从第一线圈23的第一端231流入第一线圈23。第一线圈23可以按顺时针方向由外向内绕制，从而第一线圈23可以形成顺时针方向的电流，并产生垂直于第一线圈23的磁场。第一线圈23上导通的电流可以从第一线圈23的第二端232流出，通过导通孔251、第二导电层220的第三线路221流入芯片22的第二端口2202。

假设来自芯片22的电信号从芯片22的第一端口2201流出，通过第二导电层220的第四线路222，从第二线圈24的第二端242流入第二线圈24。第二线圈24可以按顺时针方向由外向内绕制。从而第二线圈24可以形成顺时针方向的电流，并产生垂直于第二线圈24的磁场。第二线圈24上导通的电流可以从第二线圈24的第一端241流出，通过导通孔254、第一导电层210的第二线路212流入芯片22的第二端口2202。

为使第一线圈23和第二线圈24形成方向相同的电流，第一线圈23和第二线圈24还可以具有其他可能的结构。

例如，第一线圈23的第一端231可以位于第一线圈23的内圈，且第一线圈23按照逆时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的外圈，且第二线圈24按照顺时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成顺时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的外圈，且第一线圈23按照顺时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的内圈，且第二线圈24按照逆时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成顺时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的内圈，且第一线圈23按照逆时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的内圈，且第二线圈24按照逆时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成顺时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的外圈，且第一线圈23按照逆时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的外圈，且第二线圈24按照逆时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成逆时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的外圈，且第一线圈23按照逆时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的内圈，且第二线圈24按照顺时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成逆时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的内圈，且第一线圈23按照顺时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的外圈，且第二线圈24按照逆时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成逆时针方向的电流。

又如，第一线圈23的第一端231可以位于第一线圈23的内圈，且第一线圈23按照顺时针方向由外向内绕制；第二线圈24的第二端242可以位于第二线圈24的内圈，且第二线圈24按照顺时针由外向内绕制。假设电流从芯片22的第一端口2201流出、芯片22的第二端口2202流入，则第一线圈23、第二线圈24均可以形成逆时针方向的电流。

图3示出了本申请实施例提供的一种线圈馈电电路29的示意性结构图。下面针对图2中芯片22所在的局部区域，结合图3，阐述第一线圈23和芯片22，以及第二线圈24和芯片22的一种电连接关系。图3所示的结构可以是一种巴伦结构。

第一线圈23的第一端231可以位于芯片22的靠近第一端口2201的一侧。第一导电层210的第一线路211可以从第一线圈23的第一端231延伸至芯片22的第一端口2201。第一线圈23的第二端232可以位于芯片22的靠近第一端口2201的一侧。由于芯片22的第一端口2201和第二端口2202可以位于芯片22的两侧，第二导电层220的第三线路221可以从芯片22的靠近第一端口2201的一侧延伸至靠近第二端口2202的一侧。由于芯片22的第二端口2202与第二导电层220的第三线路221通过导通孔252电连接，导通孔252例如可以位于芯片22的靠近第二端口2202的一侧。在图3所示的示例中，第二线路212的一部分可以从芯片22的第二端口2202延伸到导通孔252，另一部分可以从芯片22的第二端口2202延伸到第二线圈24的第一端241。

第二线圈24的第二端242可以位于芯片22的靠近第二端口2202的一侧。由于芯片22的第一端口2201和第二端口2202可以位于芯片22的两侧，第二导电层220的第四线路222可以从芯片22的靠近第一端口2201的一侧延伸至靠近第二端口2202的一侧。由于芯片22的第一端口2201与第二导电层220的第四线路222通过导通孔254电连接，导通孔254例如可以位于芯片22的靠近第一端口2201的一侧。在图3所示的示例中，第一线路211的一部分可以从芯片22的第一端口2201延伸到导通孔254，另一部分可以从芯片22的第一端口2201延伸到第二线圈24的第二端242。第二线圈24的第一端241可以位于芯片22的靠近第二端口2202的一侧。第一导电层210的第二线路212可以从第二线圈24的第一端241延伸至芯片22的第二端口2202。

第一导电层210的第一线路211可以从馈电端291延伸至芯片22的第一端口2201。第一导电层210的第二线路212可以从芯片22的第二端口2202延伸到馈电端292。第一线路211和第二线路212可以位于芯片22的两侧，导通孔252可以位于芯片22的靠近第二线路212的一侧，导通孔254可以位于芯片的靠近第一线路211的一侧。

如图3所示，导通孔252可以位于芯片22的第二端口2202附近。导通孔252例如可以位于芯片22的靠近第二端口2202的一侧。导通孔252又如可以与第一线圈23的第二端232位于芯片22的同侧。导通孔254可以位于芯片22的第一端口2201附近。导通孔254例如可以位于芯片22的靠近第一端口2201的一侧。导通孔254又如可以与第二线圈24的第二端242位于芯片22的同侧。

第二导电层220的第三线路221与芯片22的第二端口2202可以通过的第二线路212和导通孔252电连接。第三线路221的第一部分2211可以从馈电端293延伸至导通孔254附近，第三线路221的第二部分2212可以从导通孔252延伸至导通孔254附近，第三线路221的第三部分2213可以连接在第三线路221的第一部分2211和第二部分2212之间，并绕过或避让导通孔254。

第三线路221的第一部分2211可以靠近第一线路211设置，例如第三线路221的第一部分2211可以与第一线路211对齐设置。也就是说，第三线路221的第一部分2211在第一导电层210的投影可以与第一线路211间隔距离小于预设间距，或者第三线路221的第一部分2211在第一导电层210的投影可以与第一线路211有交叉，或者第三线路221的第一部分2211在第一导电层210的投影可以与第一线路211重叠。

由于第一线路211的电流方向可以与第三线路221的第一部分2211的电流方向大致相反，第三线路221的第一部分2211产生的磁场可以抵消第一线路211产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

第三线路221的第二部分2212可以靠近第二线路212或第一线路211设置，例如第三线路221的第二部分2212可以与第二线路212或第一线路211对齐设置。也就是说，第三线路221的第二部分2212在第一导电层210的投影可以与第二线路212或第一线路211间隔距离小于预设间距，或者第三线路221的第二部分2212在第一导电层210的投影可以与第二线路212或第一线路211有交叉，或者第三线路221的第二部分2212在第一导电层210的投影可以与第二线路212或第一线路211重叠。

由于第二线路212或第一线路211的电流方向可以与第三线路221的第二部分2212的电流方向大致相反，第三线路221的第二部分2212产生的磁场可以抵消第二线路212产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

第二导电层220的第四线路222与芯片22的第一端口2201可以通过导通孔254、第一导电层210的第一线路211电连接。第四线路222的第一部分2221可以从馈电端294延伸至导通孔252附近，第四线路222的第二部分2222可以从导通孔254延伸至导通孔252附近，第四线路222的第三部分2223可以连接在第三线路221的第一部分2221和第二部分2222之间，并绕过或避让导通孔252。

第四线路222的第一部分2221可以靠近第二线路212设置，例如第四线路222的第一部分2221可以与第二线路212对齐设置。也就是说，第四线路222的第一部分2221在第一导电层210的投影可以与第二线路212间隔距离小于预设间距，或者第四线路222的第一部分2221在第一导电层210的投影可以与第二线路212有交叉，或者第四线路222的第一部分2221在第一导电层210的投影可以与第二线路212重叠。

由于第二线路212的电流方向可以与第四线路222的第一部分2221的电流方向大致相反，第四线路222的第一部分2221产生的磁场可以抵消第二线路212产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

第四线路222的第二部分2222可以靠近第一线路211或第二线路212设置，例如第四线路222的第二部分2222可以与第一线路211或第二线路212对齐设置。也就是说，第四线路222的第二部分2222在第一导电层210的投影可以与第一线路211或第二线路212间隔距离小于预设间距，或者第四线路222的第二部分2222在第一导电层210的投影可以与第一线路211或第二线路212有交叉，或者第四线路222的第二部分2222在第一导电层210的投影可以与第一线路211或第二线路212重叠。

由于第一线路211的电流方向可以与第四线路222的第二部分2222的电流方向大致相反，第四线路222的第二部分2222产生的磁场可以抵消第一线路211产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

图4示出了本申请实施例提供的一种线圈馈电电路29的示意性结构图。下面针对图2中芯片22所在的局部区域，结合图4，阐述第一线圈23和芯片22，以及第二线圈24和芯片22的一种电连接关系。图4所示的结构可以是另一种巴伦结构。

在图4所示的示例中，第一线圈23的第一端231和第二端232可以位于芯片22的同侧。第二线圈24的第二端242和第一端241可以位于芯片22的同侧。第一线圈23的第一端231和第二线圈24的第二端242可以分别位于芯片22的两侧。该两侧可以均不同于芯片22的靠近第一端口2201的一侧和靠近第二端口2202的一侧。

以图4为例，芯片22可以具有4侧，分别为第一侧、第二侧、第三侧、第四侧。第一侧、第二侧、第三侧、第四侧例如可以是芯片22的上侧、右侧、下侧、左侧。第一侧可以为芯片22的靠近第一端口2201的一侧。第一线圈23的第一端231和第二端232可以位于芯片22的第二侧。第三侧可以为芯片22的靠近第二端口2202的一侧。第二线圈24的第二端242第一端241可以位于芯片22的第四侧。在其他可能的示例中，第一线圈23的第一端231和第二端232也可以位于芯片22的靠近第一端口2201的一侧或靠近第二端口2202的一侧。类似地，第二线圈24的第二端242和第一端241也可以位于芯片22的靠近第一端口2201的一侧或靠近第二端口2202的一侧。

第二导电层220的第三线路221可以从馈电端293延伸至导通孔252。第二导电层220的第四线路221可以从导通孔254延伸到馈电端294。第三线路221和第四线路221可以位于芯片22的两侧，导通孔252可以位于芯片22的靠近第三线路221的一侧，导通孔254可以位于芯片的靠近第四线路221的一侧。

第二导电层220的第三线路221与芯片22的第二端口2202可以通过的第二线路212和导通孔252电连接。第二线路212的第一部分2121可以从馈电端292延伸至导通孔254附近，第二线路212的第二部分2122可以从导通孔252延伸至导通孔254附近，第二线路212的第三部分2123可以连接在第二线路212的第一部分2121和第二部分2122之间，并绕过或避让导通孔254。

第一线路211的第一部分2111可以靠近第三线路221设置，例如第一线路211的第一部分2111可以与第三线路221对齐设置。有关第一线路211的第一部分2111的说明可以参照上文中有关第三线路221的第一部分2211的说明。由于第三线路221的电流方向可以与第一线路211的第一部分2111的电流方向大致相反，第一线路211的第一部分2111产生的磁场可以抵消第三线路221产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

第二线路212的第一部分2121可以靠近第四线路222设置，例如第二线路212的第一部分2121可以与第四线路222对齐设置。有关第二线路212的第一部分2121的说明可以参照上文中有关第四线路222的第一部分2221的说明。由于第四线路222的电流方向可以与第二线路212的第一部分2121的电流方向大致相反，第二线路212的第一部分2121产生的磁场可以抵消第四线路222产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

第二线路212的第二部分2122可以靠近第一线路211的第二部分2112设置。也就是说，第二线路212的第二部分2122和第一线路211的第二部分2112之间的间距可以小于预设间距。由于第一线路211的第二部分2112的电流方向可以与第二线路212的第二部分2122的电流方向大致相反，第二线路212的第二部分2122产生的磁场可以抵消第一线路211的第二部分2112产生的部分磁场，有利于减少线圈的馈电线路对线圈产的磁场的影响。

在图2至图4所示的实施例中，第一导电层210还可以包括线路213，线路213可以电连接在线圈馈电电路29的馈电端291和第一线圈23的第一端231。第二导电层20还可以包括线路223，线路223可以电连接在线圈馈电电路29的馈电端293和第一线圈23的第二端232。线路213和线路223之间相对设置。例如，线路213和线路223之间的间距可以小于预设间距。

在图2至图4所示的实施例中，第一导电层210还可以包括线路214，线路214可以电连接在线圈馈电电路29的馈电端292和第二线圈24的第一端241。第二导电层20还可以包括线路224，线路224可以电连接在线圈馈电电路29的馈电端294和第二线圈24的第二端242。线路214和线路224之间相对设置。例如，线路214和线路224之间的间距可以小于预设间距。

图5示出了本申请提供的通信标签20的磁场分布图。由图5可知，第一线圈23和第二线圈24围成区域可以是通信标签20的有效感应区域。在通信标签20的有效感应区域内，通信标签20产生的磁场的方向可以相对一致，通信标签20产生的磁场的磁通量可以相对较大。从而通信标签20可以满足短距离通信的通信要求。

图6示出了本申请提供的通信标签20的通信性能的示意图。图6中横坐标表示到通信标签20的有效感应区域的中心的偏移距离。图6中的纵坐标可以表示通信标签20的耦合系数。图6中的实线表示本申请提供的方案的通信性能。图6中的虚线表示具有单线圈的通信标签20的通信性能。

对于特定的短距离通信频部分，线圈的长度通常相对固定。在满足通信要求的情况下，单线圈所能够实现的感应面积相对较小。本申请提供的通信标签20可以在更多的偏移距离内达到满足要求的耦合系数，在增大通信标签20的有效感应区域的面积的同时，通信标签20的感应磁场幅值可以相对较高。因此，本申请实施例提供的方案可以兼顾通信标签20的感应面积和感应磁场幅值。

图7是本申请实施例提供的另一种通信标签20的结构性示意图。与图2所示的通信标签20类似，图7所示的通信标签20包括电路板21、芯片22，电路板21的线路形成通信标签20的第一线圈23和第二线圈24。第一线圈23的结构和第二线圈24的结构可以参照图2所示的示例。第一线圈23与芯片22的电连接关系、结构关系和位置关系，以及第二线圈24与芯片22的电连接关系、结构关系和位置关系可以参照图2至图4所示的示例。

与图2所示的通信标签20略有不同，图7所示的第一线圈23和第二线圈24互不交叉。也就是说，第一线圈23在第二导电层的投影区域与第二线圈24无交叉，第二线圈24在第一导电层的投影区域与第一线圈23无交叉。可选的，第一线圈23和第二线圈24可以相互靠近设置。例如第一线圈23在第二导电层的投影区域与第二线圈24的间距可以小于预设间距。第二线圈24在第一导电层的投影区域与第一线圈23的间距可以小于预设间距。

根据前述示例可知，图7的通信标签20可以具有相互独立的两个感应区域，这两个感应区域可以分别对应第一线圈23的感应区域和第二线圈24的感应区域。在第一线圈23围绕的区域内，第一线圈23可以形成第一方向的磁场；类似地，在第二线圈24围绕的区域内，第二线圈24可以形成第一方向的磁场。因此，在第一线圈23和第二线圈24的间隔区域内，第一线圈23和第二线圈24均可以形成与第一方向相反的第二方向的磁场，如图8所示。在第一线圈23和第二线圈24的间隔区域内的磁场可以被利用。例如，可以被用于通信，或者被用于能量传输。

图9是本申请实施例提供的另一种通信标签20的结构性示意图。沿图9中的B-B截面观察通信标签20，可以得到图9所示的B-B截面的视图。

与图7所示的通信标签20类似，图9所示的通信标签20包括电路板21、芯片22，电路板21的线路形成通信标签20的第一线圈23和第二线圈24。第一线圈23和第二线圈24互不交叉。第一线圈23的结构和第二线圈24的结构可以参照图2所示的示例。第一线圈23与芯片22的电连接关系、结构关系和位置关系，以及第二线圈24与芯片22的电连接关系、结构关系和位置关系可以参照图2至图4所示的示例。

与图7所示的通信标签20略有不同，图9所示的通信标签20还可以包括容性器件26、第三线圈27、第五线路28。第三线圈27的第一端与容性器件26的第一端口电连接。第三线圈27的第二端通过第五线路28与容性器件26的第二端口电连接。

容性器件26可以为容性芯片或电容器。容性芯片例如可以是未激活(或灭活)的芯片。在一些实施例中，容性器件26例如可以与芯片22设置在第三导电层230的同侧。在另一些实施例中，容性器件26可以与芯片22设置在电路板21的两侧。

第三线圈27的一侧可以与第一线圈23交叉设置。第三线圈27的另一侧可以与第二线圈24交叉设置。在一些实施例中，第三线圈27在第一导电层210上的投影可以位于第一线圈23围成的区域内。第三线圈27在第二导电层220上的投影可以位于第二线圈24围成的区域内。第三线圈27可以设置在电路板21的第三导电层230上。在图9所示的实施例中，第三导电层230可以位于第一导电层210的远离第二导电层220的一侧。

第五线路28可以设置在电路板21的除第三导电层230以外的其他导电层上。例如，第五线路28可以设置在第一导电层210或第二导电层220上。第五线路28和第三线圈27可以通过导通孔电连接。第五线路28和容性器件26可以通过导通孔电连接。在图9所示的实施例中，第五线路28可以位于第一线圈23和第二线圈24之间。

在图9所示的实施例中，第一线圈23和第二线圈24可以形成第一方向的磁场。在第一线圈23和第二线圈24之间可以形成第二方向的磁场。第三线圈27可以被第一线圈23和第二线圈24感应，并形成第一方向的磁场。由此，第一线圈23、第二线圈24、第三线圈27形成的磁场方向可以相同。容性器件26可以用于调整第三线圈27的工作频部分，以使得第三线圈27的工作频部分可以与第一线圈23、第二线圈24的工作频部分相同。第三线圈27的工作频部分可以对应图10所示的谐振频点f₀。

在图9所示的实施例中，在第一线圈23和第二线圈24之间形成的第二方向的磁场可以使第三线圈27感应出第一方向的磁场。例如，在图9所示的实施例中，第一线圈23、第二线圈24均可以形成逆时针方向的电流，以使第三线圈27形成逆时针方向的电流，从而第三线圈27可以形成第一方向的磁场。因此，通信标签20的有效感应区域可以包括第一线圈23的感应区域、第二线圈24的感应区域，以及第一线圈23和第二线圈24之间的感应区域。因此，通信标签20的有效感应面积可以大于第一线圈23的有效感应面积以及第二线圈24的有效感应面积的总和。

本申请提供的通信标签可以具有相对较大的感应面积，且通信标签辐射磁场的磁通量可以相对优良。因此，本申请实施例提供的方案可以兼顾通信标签的感应面积和感应磁场幅值，进而有利于提升通信标签感应短距离通信信号的性能。例如，由于通信标签的感应面积可以相对较大且磁通量幅值较高，当用户将该其他设备靠近通信标签的任一有效感应区域时，该其他设备可以与通信标签快速完成配对，或者该其他设备可以与具有通信标签的电子设备快速完成配对，因此有利于提升用户使用通信标签的便利度。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种通信标签(20)，其特征在于，包括：

电路板(21)，所述电路板(21)包括第一线圈(23)和第二线圈(24)，所述第一线圈(23)和所述第二线圈(24)位于所述电路板(21)上的不同导电层上，所述第一线圈(23)上的电流和所述第二线圈(24)上的电流方向相同；

芯片(22)，所述芯片(22)设置在所述电路板(21)上，所述芯片(22)包括第一端口(2201)和第二端口(2202)，所述第一端口(2201)和所述第二端口(2202)的极性相反；

所述电路板(21)包括第一导电层(210)和第二导电层(220)，所述芯片(22)、所述第一导电层(210)和所述第二导电层(220)形成线圈馈电电路(29)，所述线圈馈电电路(29)包括第一馈电端(291)、第二馈电端(292)、第三馈电端(293)、第四馈电端(294)；

所述第一馈电端(291)位于所述第一导电层(210)，并与所述第一端口(2201)电连接；

所述第二馈电端(292)位于所述第一导电层(210)，并与所述第二端口(2202)电连接；

所述第三馈电端(293)位于所述第二导电层(220)，且与所述第一馈电端(291)相对设置，所述第三馈电端(293)与所述第二端口(2202)电连接；

所述第四馈电端(294)位于所述第二导电层(220)，且与所述第二馈电端(292)相对设置，所述第四馈电端(294)与所述第一端口(2201)电连接；

所述第一线圈(23)电连接在所述第一馈电端(291)和所述第三馈电端(293)之间，所述第二线圈(24)电连接在所述第二馈电端(292)和所述第四馈电端(294)之间。

2.根据权利要求1所述的通信标签(20)，其特征在于，所述线圈馈电电路(29)还包括第一导通孔(252)和第二导通孔(254)，

所述第一导通孔(252)电连接在所述第一导电层(210)上的所述第二馈电端(292)和所述第二导电层(220)上的所述第三馈电端(293)之间，

所述第二导通孔(254)电连接在所述第一导电层(210)上的所述第一馈电端(291)和所述第二导电层(220)上的所述第四馈电端(294)之间。

3.根据权利要求1或2所述的通信标签(20)，其特征在于，

所述线圈馈电电路(29)包括第一线路(211)，所述第一线路(211)位于所述第一导电层(210)，所述第一线路(211)电连接在所述第一端口(2201)和所述第一馈电端(291)之间；

所述线圈馈电电路(29)还包括第二线路(212)，所述第二线路(212)位于所述第一导电层(210)，所述第二线路(212)电连接在所述第二端口(2202)和所述第二馈电端(292)之间；

所述线圈馈电电路(29)还包括第三线路(221)，所述第三线路(221)位于所述第二导电层(220)，所述第三线路(221)和所述第一线路(211)相对设置，所述第三线路(221)电连接在所述第一导通孔(252)和所述第三馈电端(293)之间，所述第三线路(221)与所述第二端口(2202)通过所述第一导通孔(252)和所述第二线路(212)电连接；

所述线圈馈电电路(29)还包括第四线路(222)，所述第四线路(222)位于所述第二导电层(220)，所述第四线路(222)和所述第二线路(212)相对设置，所述第四线路(222)电连接在所述第二导通孔(254)和所述第四馈电端(294)之间，所述第四线路(222)与所述第一端口(2201)通过所述第二导通孔(254)和所述第一线路(211)电连接。

4.根据权利要求3所述的通信标签(20)，其特征在于，所述第三线路(221)和所述第四线路(222)位于所述芯片(22)的两侧，所述第一导通孔(252)位于所述芯片(22)的靠近所述第三线路(221)的一侧，所述第二导通孔(254)位于所述芯片(22)的靠近所述第四线路(222)的一侧；

所述第一线路(211)包括第一部分(2111)，所述第一线路(211)的第一部分(2111)和所述第三线路(221)相对设置，所述第二线路(212)包括第一部分(2121)，所述第二线路(212)的第一部分(2121)和所述第四线路(222)相对设置；

所述第一线路(211)还包括第二部分(2112)和第三部分(2113)，所述第一线路(211)的第二部分(2112)的一端与所述第二导通孔(254)相连，所述第一线路(211)的第三部分(2113)绕所述第一导通孔(252)，连接在所述第一线路(211)的第一部分(2111)和第二部分(2112)之间；

所述第二线路(212)还包括第二部分(2122)和第三部分(2123)，所述第二线路(212)的第二部分(2122)的一端与所述第一导通孔(252)相连，所述第二线路(212)的第三部分(2123)绕所述第二导通孔(254)，连接在所述第二线路(212)的第一部分(2121)和第二部分(2122)之间；

所述第一线路(211)的第二部分(2112)和所述第二线路(212)的第二部分(2122)的间距小于预设间距。

5.根据权利要求4所述的通信标签(20)，其特征在于，所述芯片(22)的所述第一端口(2201)位于所述第一线路(211)的所述第二部分(2112)和所述第三部分(2113)之间，所述芯片(22)的所述第二端口(2202)位于所述第二线路(212)的所述第二部分(2122)和所述第三部分(2123)之间。

6.根据权利要求3所述的通信标签(20)，其特征在于，所述第一线路(211)和所述第二线路(212)位于所述芯片(22)的两侧，所述第一导通孔(252)位于所述芯片(22)的靠近所述第二线路(212)的一侧，所述第二导通孔(254)位于所述芯片(22)的靠近所述第一线路(211)的一侧；

所述第三线路(221)包括第一部分，所述第三线路(221)的第一部分(2211)和所述第一线路(211)相对设置，所述第四线路(222)包括第一部分(2221)，所述第四线路(222)的第一部分(2221)和所述第二线路(212)相对设置；

所述第三线路(221)还包括第二部分(2212)和第三部分(2213)，所述第三线路(221)的第二部分(2212)的一端与所述第一导通孔(252)相连，所述第三线路(221)的第二部分(2212)和所述第一线路(211)或所述第二线路(212)相对设置，所述第三线路(221)的第三部分(2213)绕所述第二导通孔(254)，连接在所述第三线路(221)的第一部分(2211)和第二部分(2212)之间；

所述第四线路(222)还包括第二部分(2222)和第三部分(2223)，所述第四线路(222)的第二部分(2222)的一端与所述第二导通孔(254)相连，所述第四线路(222)的第二部分(2222)和所述第一线路(211)或所述第二线路(212)相对设置，所述第四线路(222)的第三部分(2223)绕所述第一导通孔(252)，连接在所述第四线路(222)的第一部分(2221)和第二部分(2222)之间。

7.根据权利要求6所述的通信标签(20)，其特征在于，所述芯片(22)的所述第一端口(2201)连接在所述第一线路(211)的一端，所述芯片(22)的所述第二端口(2202)连接在所述第二线路(212)的一端。

8.根据权利要求1至7中任一项所述的通信标签(20)，其特征在于，所述第一导电层(210)还包括电连接在所述第一馈电端(291)和所述第一线圈(23)的第一端(231)之间的第五线路(213)，所述第二导电层(220)还包括电连接在所述第三馈电端(293)和所述第一线圈(23)的第二端(232)之间的第六线路(223)，所述第五线路(213)和所述第六线路(223)相对设置。

9.根据权利要求1至8中任一项所述的通信标签(20)，其特征在于，所述第一导电层(210)还包括电连接在所述第二馈电端(292)和所述第二线圈(24)的第一端(242)之间的第七线路(214)，所述第二导电层(210)还包括电连接在所述第四馈电端(294)和所述第二线圈(24)的第二端(241)之间的第八线路(224)，所述第七线路(224)和所述第八线路(214)相对设置。

10.根据权利要求1至9中任一项所述的通信标签(20)，其特征在于，所述第一线圈(23)和所述第二线圈(24)交叉设置。

11.根据权利要求10所述的通信标签(20)，其特征在于，所述第一线圈(23)位于所述第一导电层(210)上，所述第二线圈(24)位于所述第二导电层(220)上，所述第一线圈(23)在所述第二导电层(220)上的部分投影位于所述第二线圈(24)围成的区域内。

12.根据权利要求1至9中任一项所述的通信标签(20)，其特征在于，所述第一线圈(23)位于所述第一导电层(210)上，所述第二线圈(24)位于所述第二导电层(220)上，所述第一线圈(23)与所述第二线圈(24)互不交叉；

所述电路板(21)还包括第三导电层(230)，所述第三导电层(230)包括第三线圈(27)，所述第三线圈(27)与所述第一线圈(23)交叉设置，且所述第三线圈(27)与所述第二线圈(24)交叉设置；所述通信标签(20)还包括：

容性器件(26)，所述容性器件(26)的第一端口与所述第三线圈(27)的第一端电连接，所述容性器件的第二端口与所述第三线圈(27)的第二端电连接。

13.根据权利要求12所述的通信标签(20)，其特征在于，所述第三线圈(27)在所述第一导电层(210)上的第一部分投影位于所述第一线圈(23)围成的区域内，第三线圈(27)在所述第二导电层(220)上的第二部分投影位于所述第二线圈(24)围成的区域内。

14.根据权利要求12或13所述的通信标签(20)，其特征在于，所述芯片(22)和所述容性器件(26)设置在所述第三导电层(230)的同侧。

15.根据权利要求1至14中任一项所述的通信标签(20)，其特征在于，所述芯片(22)在所述电路板(21)上的投影位于所述第一线圈(23)和所述第二线圈(24)以外。

16.一种电子设备(100)，其特征在于，包括如权利要求1至15中任一项所述的通信标签(20)。

Images