CN115867771A - 多维测量物位雷达和方法 - Google Patents

Abstract

本发明涉及一种包括处理器、可编程逻辑门、一个或多个雷达芯片和电源的多维测量物位雷达。

Description

多维测量物位雷达和方法

技术领域

本发明涉及物位测量和填充材料表面拓扑测量。特别地，本发明涉及通过物位雷达检测物位或填料表面拓扑的方法、多维测量物位雷达、程序元件和计算机可读介质。

背景技术

多维(即，二维或三维)测量雷达系统用于确定松散材料的物位或表面拓扑。这种测量装置也可用于工业环境或工厂自动化中的过程自动化领域。这里提到了用于测量松散材料堆的三维测量雷达系统(拓扑感测雷达系统)，也提到了多维测量微波屏障，这是示例性的而非全部。

在拓扑感测雷达系统作为过程自动化领域的传感器的示例的情况下，这种系统尤其需要从4…20mA接口获得其完全的能量供应，以便实现快速的市场渗透。然而，就目前已知的装置，只能通过使用相应大的储能器并且插入大量的停用传感器电子器件的时间段以再生储能器来实现相应设计的传感器的所需电功率方面的限制。

在多维测量微波屏障(Mikrowellenschranke)作为工厂自动化传感器的示例的情况下，当它能够从IO-Link接口获得其操作所需的所有能量时，总是具有巨大的竞争优势，在监测区域内检测到物体时，还可以通过该接口向外部提供开关信号。

发明内容

在此背景下，本发明的目的是降低物位测量期间的能量消耗。

该目的通过独立权利要求的特征解决。本发明的其它实施例由从属权利要求和以下实施例的描述给出。

本发明的第一方面涉及一种通过例如用于工业环境中的过程自动化的物位雷达检测物位和/或填充材料或松散材料的表面拓扑的方法。

在这种情况下，首先启动物位雷达的处理器，随后必要时在物位雷达的内部储能器中收集能量。一旦在启动处理器之后在物位雷达的储能器中收集到足够的能量，就会执行测量周期。在测量周期开始时启动可编程逻辑门。特征“可编程逻辑门”应作广义解释。例如，它是现场可编程门阵列FPGA。

然后，启动物位雷达的雷达芯片以执行雷达测量序列。通常，物位雷达具有多个雷达芯片。然而，也可以仅提供单个雷达芯片。在测量周期结束时，关闭雷达芯片，例如进入休眠模式或完全断开与电源的连接。

此后，如果有足够的能量，则通过可编程逻辑门和/或处理器计算填充材料表面拓扑、物位或填充材料体积。否则，现在再次收集能量，直到储能器充分充电。在计算完成之后，关闭可编程逻辑门或使其进入休眠模式。然后，关闭处理器或使其进入休眠模式，以便能尽快对储能器充电。

根据一实施例，在通过可编程逻辑门计算拓扑或物位之前，如果还没有收集到足够的能量来计算物位的拓扑，则关闭可编程逻辑门。如果能量不足，这种关闭也可以发生在计算过程期间。

根据一实施例，通过断开处理器和可编程逻辑门之间的控制线并将可编程逻辑门断电来关闭可编程逻辑门。

根据另一实施例，在储能器中收集的能量完全来自双线线路、三线线路或物位测量装置的电池。

根据另一实施例，在能量存储器中收集能量之前，将处理器置于节能模式或将其关闭。

根据另一实施例，可编程逻辑门是现场可编程门阵列FPGA。

本发明的另一方面涉及一种多维测量物位雷达，其被配置和编程为执行上文和下文描述的方法。

根据另一实施例，多维测量物位雷达包括处理器、可编程逻辑门、一个或多个用于执行雷达测量序列的雷达芯片和被配置为向处理器、可编程逻辑门和雷达芯片供电的电源。

根据另一实施例，物位雷达包括一个或多个供电开关，供电开关被配置为选择性地中断对处理器的供电、可编程逻辑门的供电和/或雷达芯片的供电。

根据另一实施例，物位雷达可被一个或多个控制线路开关，控制线路开关被配置为选择性地中断处理器和雷达芯片之间的控制线路。

根据另一实施例，物位雷达包括一个或多个数据线路开关，数据线路开关被配置为中断雷达芯片和可编程逻辑门之间的数据线路。

本发明的另一方面涉及一种程序元件，当其在多维测量物位雷达的处理器上执行时，该程序元件指示物位雷达执行上面和下面描述的步骤。

本发明的另一方面涉及一种存储有上述程序元件的计算机可读介质。

本发明的另一方面涉及上文和下文描述的多维测量雷达或上文和下文描述的方法的用于区域监测的用途。

本发明的另一方面涉及上文和下文描述的多维测量雷达或上文和下文描述的方法的作为或用于微波屏障的用途。

下面结合附图描述了本发明的实施例。如果在附图的以下描述中使用相同的附图标记，则这些附图标记表示相同或相似的元件。附图中的图示是示意性的而不是按比例绘制的。

在上述用途中，可以省略“计算拓扑或物位”的步骤。代替地，可以提供“确定开关信号”。相应的方法是本领域技术人员已知的。

附图说明

图1示出了多维测量物位雷达。

图2示出了另一多维测量物位雷达。

图3示出了另一多维测量物位雷达。

图4示出了方法的流程图。

具体实施方式

图1示出了多维测量物位雷达，其可以尤其被设计为用于工业环境中的过程自动化。

术语“工业环境中的过程自动化”可以理解为如下技术的一个子领域，这些技术包含无人工参与的操作机器和装置的所有措施。过程自动化的一个目标是在诸如化学、食品、制药、石油、造纸、水泥、航运或矿业之类的领域中使工厂的各个部件的交互自动化。为此，可以使用大量的传感器，这些传感器特别适用于过程工业的诸如机械稳定性、对于污染物的不敏感性、极端温度、极端压力之类的特定要求。通常将这些传感器的测量值传送到控制室，在控制室中可以监测诸如填充物位、极限物位、流量、压力或密度之类的过程参数，并且可以手动或自动更改整个工厂的设置。

工业环境中的过程自动化的一个子领域涉及工厂的物流自动化和供应链的物流自动化。在物流自动化领域中，通过距离传感器和角度传感器使建筑物内或单个物流装置内的过程自动化。典型的应用包括例如用于以下领域的物流自动化系统：机场的办理行李和货物托运处理领域、交通监控领域(收费系统)、贸易领域、包裹配送或还有建筑物安全(访问控制)领域。先前列出的示例的公共点在于，各个应用端都需要将存在检测与对象大小和位置的精确测量结合起来。为此，可以使用借助于激光、LED、2D相机或3D相机的基于光学测量方法的传感器，这些传感器根据渡越时间原理(ToF：time of flight)检测距离。

工业环境中的过程自动化的另一子领域涉及工厂/制造自动化。在诸如汽车制造业、食品制造业、制药业或一般包装行业之类的许多行业中，都可以见到这种应用示例。工厂自动化的目的是使通过机器、生产线和/或机器人执行的货物生产自动化，即，在没有人工参与的情况下运行。在此使用的传感器以及在检测对象的位置和大小时对于测量精度的特定要求与上述物流自动化示例中的传感器和特定要求相当。

通过本发明中提出的实施例和过程，可以为广泛的应用场景提供多维测量装置，该多维测量装置被设计为使用特定部件和过程实现最大能量效率。由此，能够从双线或三线接口为整个传感器系统供电。类似地，可以实现仅需将很少的能量暂时存储在传感器中，这尤其在防爆要求方面以及在尺寸和制造成本方面都是有利的。

特别地，提供了一种多维测量雷达系统，其包括至少一个微控制器和多通道雷达片上系统(RSoC)，并且被设计为使用来自双线接口或三线接口来获取其操作所需的所有能量。

一维测量雷达系统多年来一直是最先进的技术。尤其在过程自动化领域以及工厂自动化或安全技术领域中，使用相应设计的传感器来确定距物体的距离，并通过双线接口(4..20mA)或三线接口(IO-Link)将其提供到外部。

此外，汽车工程领域的最新进展为自动化领域实施多维测量雷达系统开辟了可能性。其基础是雷达片上系统(RSoC)，RSoC已经面世了一段时间，并且提供了大量硬件部件以用于实现雷达信号的多个传输通道和多个接收通道，这些部件包括单个芯片上的必要数字控制电路。

通过多维测量雷达系统，不仅可以确定距物体的距离，还可以精确检测其在空间中的位置。图1示出了多维测量雷达系统100的第一示例。系统的部件由电源单元101供电，电源单元可以例如从车辆电气系统102获得足够的能量。专门设计的微处理器102可以通过SPI接口107、108向最多两个RSoC装置105、106施加控制信号。雷达装置105、106按照主-从构造连接，并通过至少一个高频同步线路109相互同步，从而可以总体控制多个发射和/或接收天线110。由装置105、106经由天线110接收的信号在相应设计的高速同步接口111、112处以数字化形式传输到处理器102。处理器具有专门的输入，以读取信号111、112。特别地，为此使用了LVDS接口或CSI-2接口。处理器还被设计为利用相应强大的计算单元尤其通过数字波束成形来执行雷达信号处理，并确定各个反射物在空间中的位置并将其提供给外部。特别地，存储有处理器102的程序逻辑的非易失性存储器104和允许经由其接口进行快速存储器访问的易失性存储器103(例如DDR2、DDR3或DDR4存储器)在这里具有辅助作用。系统的部件在启动之后被持续供电。通过使用针对应用优化的处理器102，最多可以将两个雷达模块集成到系统中并进行评估，但执行测量所需的能量仍然很高。

对于过程自动化或工厂自动化领域中的许多应用，与图1中的装置相比，有必要大幅提高雷达系统的成像质量。例如，可以增加雷达芯片(RSoC)的数量。图2示出了相应的示例。通过引入充当第二从装置的附加雷达芯片202并且相关地增加发射和/或接收天线110、205的数量，提高了雷达系统的分辨率以及因此反射物的空间位置的确定精度。附加雷达芯片通过另一同步线路206与先前的RSoC 105、106同步。对于雷达芯片的扩展阵列105、106、202，不存在专门的处理器102，这就是为什么通常使用所谓的片上系统(SoC)评估此类系统的原因，片上系统的特征在于将通用处理器207和可自由编程的FPGA 208集成在一个芯片上。借助于FPGA 208，可以特别实现用于雷达芯片的信号111、112、204的快速数字接口。此外，数字波束成形的大部分计算也可以在SoC 201的FPGA 208中进行。与装置100相比，装置200的特征在于更高质量的雷达测量，但是由于使用额外的RSoC 202和SoC 201来评估信号，与装置100相比，它在测量执行期间需要明显更多的能量，因此与利用图1的装置实现的方案相比，它离提供从双线或三线接口获取其全部能量供应的多维雷达系统的目标更远了。

图3示出了另一实施例。一个核心方面是提供极其节能的微处理器302，微处理器302控制测量时机，并为此由电源307经由供电线路308永久供电。

控制程序持久存储在非易失性存储器104中，并且在系统开机时可以加载到处理器302和/或与处理器302连接的易失性存储器311中并执行。控制处理器302经由信号线路309连接到电源307，控制处理器通过信号线路309可以特别读出和监控集成在电源307中的储能器310(例如电容器或电池)的充电状态。用于构建物位雷达300的基本部件还有供电开关301、控制线路开关305和数据线路开关306，它们允许处理器302经由开关信号312、313、314在测量序列期间选择性地开启并再次选择性地关闭系统的各个部件。例如，供电开关301可用于选择性地将电源电压315经由线路316转发至部件105、106、202、303、304，因此相应部件可转换至操作状态。此外，可以再次选择性地中断对各个部件105、106、202、303、304的供电，由此立即将各个部件的能量消耗降低到零。在供电的时段期间，RSoC 105、106、202可以由处理器以已知方式经由控制线路107、108、203利用控制信号进行控制，并且特别地，可以被设置和参数化。在没有供电的时段期间，无法预测RSoC 105、106、202相对于控制线路107、108、203的电气行为，因为在器件开发期间并未筹划此类操作模式。为了确保正确操作，控制信号107、108、203到处理器302的连接可以单独或一起使用控制线路开关305以定义的方式断开或闭合。此外，物位雷达300还具有FPGA 303以及相关联的工作存储器304，它们可以通过供电线路317、318和供电开关301由电源307供电。FPGA 303可以在被供电之后经由控制线路319和控制线路开关305在信号方面连接到处理器302。在激活之后，处理器302可以通过控制线路319尤其通过传输二进制编程序列(比特流)将FPGA 303转换成操作状态。在FPGA 303被编程并且RSoC 105、106、202被调试和参数化之后，RSoC的数据线路111、112、204可以通过数据线路开关306连接到FPGA303的相应预配置的输入引脚。同时，在进行测量之后，可以确保将数据线路111、112、204事先中断，并且特别地在通过处理器302的控制314关闭RSoC 105、106、202之前将FPGA 303的相应输入引脚置于高阻抗状态。

此时需要指出的是，图3所示的所有开关301、305、306可以具有多个单独开关元件，这些开关元件用于根据各自的信号技术闭合和/或断开大量实际存在的、电气上必要的线路连接。例如，控制线路107、108、203、319可以是SPI、QSPI或IIC技术，其可以例如包括传输线路、接收线路、芯片选择和/或时钟线路。单个线路107、108、203、319的图示可能意味着在技术实施中引入大量电气线路。相应的考虑也适用于信号线路111、112、204。还应指出，开关301、305、306内的开关元件的“闭合”可意味着电气连接的建立，或者也可意味着驱动电路或电平转换器的激活。此外，开关301、305、306内的开关元件的“断开”可意味着电气连接的断开或者还意味着驱动电路或电平转换器的停用或者还意味着到高阻抗状态的切换。以此方式，可以防止不利地影响能量消耗的未定义的横流从激活的部件302、303流动到停用的部件105、106、202。

如开头所述，高度集成的部件用于雷达部件105、106、202，这些部件是尤其为在非功率限制应用中的使用而开发的。利用开关301、305、306，只要在测量序列的相应阶段中不需要部件105、106、202时，就可以将它们的能量需求减少到零。根据部件，还可以在停用阶段期间通过经由控制线路107、108、203引入适当的控制命令临时地设置RSOC 105、106、202或替代地将它们转换到节能的待机模式，其中特别地，RSoC 105、106、202的高频电路被停用，同时在相应提供的数字电路中进行的设置和参数化被保留。

控制处理器302协调和控制物位雷达300的整个测量序列，因此在装置300的操作期间永远不会完全关闭。在这一点上，使用了非常节能的处理器技术，该技术可以通过复杂的节能模式支持复杂的节能措施。这种处理器已经在市场上销售了一段时间，特别针对电池供电产品领域的应用。诸如闪存、FRAM或EEPROM装置等已知技术被用作程序存储器104。处理器302的工作存储器311可以被实施为SRAM、FRAM、DRAM或Hyper RAM。程序存储器104和/或工作存储器311可以部分和/或完全集成在处理器302中。

使用FPGA 303是为了在构建用于自动化技术的多维雷达时考虑大量RSoC 105、106、202的评估以及用于雷达信号评估步骤的有效计算所需的计算机体系架构的特殊要求。在这一点上，可以使用经典的基于SRAM的FPGA，根据图3的示例性实施例，在通过控制线路319(例如，诸如SPI或QSPI之类的同步控制线路319)从外部连接到电源电压317之后，必须用二进制编程序列(比特流)重新配置该FPGA。然而，也可以使用集成在封装中的具有闪存的集成的基于SRAM的FPGA。在这种情况下，可能不需要通过控制线路319配置FPGA，因为相应预编程的FPGA在连接到操作电压317之后直接从闪存独立地加载配置数据。然而，基于SRAM的FPGA的缺点是它们会在配置期间在供电线路317上导致所需电流的极高峰值，这会使电源307的实施变得困难。此外，每次启动FPGA时都必须重写此配置，这会导致额外的能耗。因此，在特别有利的实施例中，可以想到的是提供非易失性FPGA技术303。这些技术基于闪存技术构建，并且在本发明的上下文中提供了在工厂中或在初始调试期间的一次性配置之后不会丢失配置的比特流逻辑的特殊优势。因此，可以省略操作期间的二进制编程序列(比特流)的重新写入。此外，可以在任何时候中断FPGA中的计算，因为在电源电压317断开后仍保留存储器内容。因此，可以在大型计算的各个步骤之间停用FPGA，以便再次收集能量。

还可以使用衍生品而不是上述FPGA技术，与基于闪存的FPGA相比，可以只对这些衍生品编程一次，但在施加电源电压后无需事先启动即可立即准备好运行。通常用于此目的的一个系列是所谓的反熔丝FPGA。

在FPGA中实施的存储器不足的情况下，可以提供外部工作存储器304，其也可以通过供电线路318来关闭。特别地，DRAM(DDR1、DDR2、DDR3、DDR4)或诸如LP_DDR2或LP_DDR4之类的节能低功率衍生品用作存储器。替代地，也可以使用诸如SRAM或Hyper RAM之类的低功率部件。在特别有利的实施例中，此时使用铁电RAM(FRAM)。它们的特征在于即使在没有电能的情况下停用电压电源318之后，也能永久保留存储器内容。结合上述闪存FPGA，组成了FPGA和FRAM单元，其可以在计算中的任何时候关闭，以例如为了在FPGA和FRAM被重新供电之后开始广泛计算的进一步步骤之前在电源307中收集能量。

图4使用流程图示出了用于在传感器300中实施测量周期的特别有利的顺序。该方法从开始状态401开始。在步骤402中，首先启动处理器302。在步骤403中，例如通过激活处理器302的节能模式，在定义的时间内在储能器310中收集能量。能量完全来自双线线路320或三线线路320，例如4..20mA线路320或IO-Link接口320。能量也可以完全从安装在物位雷达300中的电池(未示出)提取。在步骤404中，检查是否有足够的能量来开始测量周期。线路309可用于此目的。如果可以开始测量周期，则在步骤405中，通过线路317、318向FPGA 303供电来启动FPGA 303及其相关的外围装置304。在步骤406中，将控制线路319(例如，诸如SPI或QSPI之类的同步串行接口)连接到FPGA。在步骤407中，可以使用该线路来检查FPGA是否已被预配置。如果不是这种情况，则在步骤408中通过写入二进制编程序列(比特流)来配置FPGA 303。在步骤409中，将控制线路107、108、203连接到雷达芯片。在步骤410中，例如通过开关301在供电线路316上建立连接或者通过经由控制线路107、108、203发送控制命令(该控制命令用于将雷达芯片从节能模式转换到工作模式)，激活雷达芯片105、106、202。在随后的步骤411中，检查是否已经配置雷达芯片。如果不是这种情况，则在步骤412中通过控制线路107、108、203写入用于配置RSoC 105、106、202的二进制序列。在配置之后，在步骤413中，将数据线路111、112、204(例如根据LVDS标准或CSI-2标准的同步差分线路)经由开关306连接到FPGA 303。在步骤414中，通过控制线路107、108、203在雷达芯片中启动雷达测量序列。在该序列的执行期间，获取反射数据并将其传输到FPGA 303和/或存储器304。在完成雷达测量序列之后，在步骤415中，断开数据线路111、112、204和可选的控制线路107、108、20与雷达芯片的连接，然后在步骤416中，停用或关闭RSoC 105、106、202，以节省能量。

这里需要注意的是，数据的获取需要多个雷达芯片并行工作，并且在整个测量周期中消耗了很大一部分能量。因此，可以在尽可能短的时间内激活雷达芯片105、106、202。

在步骤417中，检查是否有足够的能量来开始用于评估雷达信号的计算。如果不是这种情况，则在步骤420中断开控制线路319，然后在步骤420中通过断开线路317、318将FPGA 303及其存储器304断电。由于即使在没有供电的情况下数据也保留在闪存FPGA 303和FRAM 304中，因此可以以这种方式最大程度地节省能量。在步骤422中，检查现在是否有足够的能量用于评估雷达数据。如果不是这种情况，则在步骤423中继续收集能量。否则，在步骤424中再次向线路317、318施加电能，并且在步骤425中重新连接控制线路319。因此可以转移到步骤418，在该步骤中，在FPGA 303中处理下一待定和预定义的雷达信号处理步骤包。因为该方法为此目的具有根据本发明的专用数字计算结构，所以可以非常有效和快速地进行。在步骤419中，处理器302检查是否已经处理了所有必要的用于雷达信号处理的工作包。如果是这种情况，则在步骤426中，将FPGA计算的结果通过允许双向通信的控制线路319传输到处理器302，然后在步骤427中，通过断开线路317、318、319将FPGA303及其工作存储器304再次断电。在步骤428中，处理器将测量结果例如经由4..20mA线路320或IO-Link线路320或无线电接口(未示出)传输到上级装置。在步骤429中，处理器进入其节能模式，由此再次将系统300的总能耗降低到绝对最小值。

还应该指出的是，部件或组件的“关闭”也可意味着部件或组件的“停用”，以降低所需功率。

此外，需要说明的是，开关元件305也可以集成在处理器302中。此外，开关元件306可以集成或实施在FPGA中。也可以将存储器304集成在FPGA中。FPGA 303也可以是片上系统。

一个实施例的核心方面是在雷达系统中提供多个功率域，这些功率域被激活不同的时间长度。一个方面可以考虑组合专门的硬件部件，使得这些部件由于它们的结构和/或系统中的相应任务而相互作用，从而在整体结果中实现了非常节能的系统。以此方式，储能器310可以保持较小。此外，每个测量周期仅消耗最少量的能量，在接口320或电池的现有最大能量预算的情况下，这导致整个系统的测量重复率和/或电池的使用寿命被最大化。

此外，需要注意的是，“包括”和“具有”不排除其他元件或步骤，不定冠词“一”或“一个”不排除多个。此外，应当指出，已经参考上述示例性实施例之一描述的特征或步骤也可以与上述其他示例性实施例的其他特征或步骤结合使用。权利要求中的任何附图标记不应被解释为限制。

Claims (15)

1.一种通过物位雷达(300)检测物位或填充材料表面拓扑的方法，其包括以下步骤：

启动处理器(302)；

当收集到足够的能量时，通过以下方式执行测量周期：

启动可编程逻辑门(303)；

启动一个或多个雷达芯片(105、106、202)以执行雷达测量序列；

关闭所述雷达芯片；

当收集到足够的能量时，通过所述可编程逻辑门和/或所述处理器计算所述拓扑或所述物位；

关闭所述可编程逻辑门；

关闭所述处理器。

2.根据权利要求1所述的方法，

其中，在所述可编程逻辑门计算所述拓扑或所述物位之前，如果目前没有收集到足够的能量来计算所述拓扑或所述物位，则关闭所述可编程逻辑门。

3.根据权利要求2所述的方法，

其中，通过断开所述处理器(302)和所述可编程逻辑门之间的控制线路(319)并将所述可编程逻辑门(303)断电来关闭所述可编程逻辑门(303)。

4.根据前述权利要求中任一项所述的方法，

其中，在所述储能器中收集的能量全部来源于双线线路(320)、三线线路或所述物位测量装置(300)的电池。

5.根据前述权利要求中任一项所述的方法，

其中，在所述储能器中收集能量之前，将所述处理器(302)置于节能模式或将其关闭。

6.根据前述权利要求中任一项所述的方法，

其中，所述可编程逻辑门(303)是现场可编程门阵列FPGA。

7.一种多维测量物位雷达(300)，其被配置为执行根据权利要求1至6中任一项所述的方法。

8.根据权利要求7所述的多维测量物位雷达(300)，其包括：

处理器(302)；

可编程逻辑门(303)；

一个或多个雷达芯片(105、106、202)，其被配置为执行雷达测量序列；

电源(307)，其被配置为向所述处理器、所述可编程逻辑门和所述雷达芯片供电。

9.根据权利要求7或8所述的多维测量物位雷达(300)，其包括：

供电开关(301)，其被配置为选择性地中断对所述处理器(302)、所述可编程逻辑门(303)和所述雷达芯片(105、106、202)的供电。

10.根据权利要求7至9中任一项所述的多维测量物位雷达(300)，其包括：

控制线路开关(305)，其被配置为可选地、选择性地中断所述处理器(302)和所述雷达芯片之间的所述控制线路(312、312、314)。

11.根据权利要求7至10中任一项所述的多维测量物位雷达(300)，其包括：

数据线路开关(306)，其被配置为可选地、选择性地中断所述雷达芯片(105、106、202)和所述可编程逻辑门(303)之间的所述数据线路(111、112、204)。

12.一种程序元件，当在多维测量物位雷达(300)的处理器(302)上执行时，所述程序元件指示所述物位雷达执行以下步骤：

启动处理器(302)；

当收集到足够的能量时，通过以下方式执行测量周期：

启动可编程逻辑门(303)；

启动一个或多个雷达芯片(105、106、202)以执行雷达测量序列；

关闭所述雷达芯片；

当收集到足够的能量时，通过所述可编程逻辑门和/或所述处理器计算所述拓扑或所述物位；

关闭所述可编程逻辑门；

关闭所述处理器。

13.一种存储有根据权利要求12所述的程序元件的计算机可读介质。

14.根据权利要求7至11中任一项所述的多维测量物位雷达(300)或根据权利要求1至6中任一项所述的方法的用于区域监测的用途。

15.根据权利要求7至11中任一项所述的多维测量物位雷达(300)或根据权利要求1至6中任一项所述的方法的作为/用于微波屏障的用途。

Images