CN115866178A - 一种多通道自适应ARINC818多模收发SiP芯片 - Google Patents
一种多通道自适应ARINC818多模收发SiP芯片 Download PDFInfo
- Publication number
- CN115866178A CN115866178A CN202211500572.7A CN202211500572A CN115866178A CN 115866178 A CN115866178 A CN 115866178A CN 202211500572 A CN202211500572 A CN 202211500572A CN 115866178 A CN115866178 A CN 115866178A
- Authority
- CN
- China
- Prior art keywords
- video
- stream
- data
- arinc818
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本发明公开了一种多通道自适应ARINC818多模收发SiP芯片,其中ARINC818端口收发模块若接收ARINC 818数据帧则进行解包之后,以RGB并行视频流的格式送往视频格式转换功能模块,视频格式转换功能模块驱动RGB并行视频流在AXI总线上传输,由自适应功能模块读取AXI4‑Stream数据流的像素分辨率,根据分辨率去配置视频流的时序参数以及视频时钟的点频,视频数据存储控制模块读取AXI4‑Stream数据流存入DDR3中,视频格式转换功能模块向视频数据存储控制模块发出数据请求然后从DDR3中读取AXI4‑Stream数据流重组为所需的视频格式输出到芯片外。
Description
技术领域
本发明属于芯片设计技术领域,涉及一种多通道自适应ARINC818多模收发SiP芯片
背景技术
ARINC818协议总线即航空电子数字视频总线(ADVB,Avionics Digital VideoBus)是机载视频传输网络中的核心协议,相比传统的视频传输方案具有高带宽、低延时、长距离传输、高抗干扰性等特点。该协议在国内外众多军民航空电子领域得到大量应用。在我国军民机市场,ARINC818收发产品是视频处理机中的核心部件。
目前市场的ARINC818产品主要是以FPGA(Field Programmable Gate Array,现场可编程门阵列)实现ARINC818协议的板卡。这种产品形式在当前受两方面掣肘。其一,近几年,我国的半导体产业链和供应链收到国外严重打压,而FPGA作为协议载体,使用的是国外供应商供应的芯片,其成本和渠道困难不言而喻。其二,FPGA板卡由于其面积、功耗等因素,应用场景也较为受限。由此,提供一款ARINC818收发一体的SiP(System in a Package,系统级封装)芯片,可解决当前ARINC818板卡微型化设计需求,同时也实现了ARINC818产品的国产化自主可控以及航空机载领域SiP类型产品的技术研发和市场开拓。
发明内容
本发明的发明目的在于提供一种多通道自适应ARINC818多模收发SiP芯片,用于增强航空电子领域的机载视频信号的分发及处理能力,提升机载电子设备的综合化程度,同时可以提升机载视频传输网络的国产化水平,是航空领域第一块视频处理类SiP芯片。
本发明的发明目的通过以下技术方案实现:
一种多通道自适应ARINC818多模收发SiP芯片,包含视频处理模块、DDR3、FLASH、DVI解码模块。其中视频处理模块包含ARINC818端口收发模块、视频格式转换功能模块、自适应功能模块、视频数据存储控制模块;
ARINC818端口收发模块若接收到ARINC 818数据帧则进行解包之后,以RGB并行视频流的格式送往视频格式转换功能模块,视频格式转换功能模块驱动RGB并行视频流在AXI总线上传输,由自适应功能模块从AXI总线上读取AXI4-Stream数据流的像素分辨率,根据分辨率去配置需要输出的视频流的时序参数以及输出的视频时钟的点频,视频数据存储控制模块从AXI总线上读取AXI4-Stream数据流存入DDR3中,视频格式转换功能模块根据自适应功能模块的配置向视频数据存储控制模块发出数据请求然后通过AXI总线从DDR3中读取AXI4-Stream数据流重组为所需的视频格式输出到芯片外。
较佳地,视频格式转换功能模块包含AXI驱动单元和视频驱动单元;
AXI驱动单元中视频接收器识别RGB并行视频流中DE有效信号,采集有效视频像素缓存,AXI驱动单元中AXI4-Stream驱动器将缓存中的有效视频像素驱动到AXI总线上进行后续处理;
视频驱动单元中总线接收器向视频直接存储模块发出数据请求后通过AXI总线从DDR3中获取一行有效视频像素,将有效视频像素缓存后,视频驱动单元模块中的视频驱动器根据配置的视频时序将有效视频像素驱动为TMDS、LVDS、MIPI、RGB格式中的一种进行输出。
较佳地,自适应视频处理功能模块包括视频分辨率检测单元、视频时序重配置单元、PLL时钟动态重配置单元;
视频分辨率检测单元模块通过对AXI4-Stream数据流中的Vsync、Hsync、DE的解析获取当前视频流的行、场分辨率并共享到视频时序重配置单元、PLL时钟动态重配置单元;
视频时序重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的视频时序参数,使用新的时序参数配置视频格式转换功能模块中的视频驱动单元和视频数据存储控制模块,同时复位视频处理模块直至视频时序重配置完成;
PLL时钟动态重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的时钟配置参数,通过APB总线重新配置PLL的时钟分频比,使PLL产生与分辨率对应的VESA时序下的视频像素时钟供视频格式转换功能模块使用。
较佳地,视频时序重配置单元、PLL时钟动态重配置单元捕获到视频流分辨率变化后,仅当变化后的分辨率符合配置表支持的视频格式下才会进行工作。
较佳地,视频数据存储控制模块包含视频直接存储控制单元、存储路由单元和DD3控制器;
视频直接存储控制单元接收AXI4-Stream视频流数据转换为AXI4数据通过存储路由单元的路由后,由DDR3控制器将视频数据存储至片外DDR3存储器中;视频直接存储控制单元通过存储路由单元发送获取数据请求,从DDR3存储器中获取视频数据,解析AXI4总线数据并驱动至AXI4-Stream总线中传输至视频格式转换功能模块进行输出。
较佳地,存储路由单元接收前一级视频直接存储控制模块的视频数据读、写请求,采集读、写地址及数据,根据读、写仲裁器的仲裁结果进行路由操作,在接口驱动器驱动下完成读、写操作。
较佳地,ARINC818端口收发模块若接收到DVI解码模块输出的RGB格式的并行视频流后转化成为ARINC 818数据帧发送出去。
本发明的有益效果在于:
1、与传统用FPGA板卡实现方式相比,本发明大幅降低基于ARINC818协议的机载视频收发模块的体积及功耗,提升机载电子设备综合化程度;同时在批量生产阶段,还可以一定程度降低产品成本。
2、与常规ARINC818协议视频信号收发设计相比,本方法设计了TMDS、LVDS、MIPI、RGB等多模视频信号接口,可实现多种视频格式的自适应转换,大大增强了收发芯片的通用性。
附图说明
图1为多通道自适应ARINC818多模收发SiP芯片整体结构示意图。
图2为多通道自适应ARINC818多模收发SiP芯片中视频处理模块的结构示意图。
图3为视频格式转换功能模块的结构示意图。
图4为自适应功能模块的结构示意图。
图5为视频数据存储控制模块的结构示意图。
图6为存储路由单元的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
参见图1、图2所示,本实施例所示的一种多通道自适应ARINC818多模收发SiP芯片,包含视频处理模块、DDR3、FLASH、DVI解码模块。视频处理模块支持接收两路DVI视频,通过DVI解码后转换为2路符合ARINC818-2协议标准的高速信号作为待发送数据;支持接收2路符合ARINC818-2协议标准的高速信号,转换为2路RGB视频作为待显示数据。
参见图2所示,视频处理模块包含ARINC818端口收发模块、视频格式转换功能模块、自适应功能模块、视频数据存储控制模块。
ARINC818端口收发模块若接收到DVI解码模块输出的RGB格式的并行视频流后转化成为ARINC 818数据帧发送出去;若接收到ARINC 818数据帧则进行解包之后,以RGB并行视频流的格式送往视频格式转换功能模块,视频格式转换功能模块驱动RGB并行视频流在AXI总线上传输,由自适应功能模块从AXI总线上读取AXI4-Stream数据流的像素分辨率,根据分辨率去配置需要输出的视频流的时序参数(包括行/场同步宽度、前后肩等)以及输出的视频时钟的点频,视频数据存储控制模块从AXI总线上读取AXI4-Stream数据流存入DDR3中,视频格式转换功能模块根据自适应功能模块的配置向视频数据存储控制模块发出数据请求然后通过AXI总线从DDR3中读取AXI4-Stream数据流重组为所需的视频格式输出到芯片外。
参见图3所示,由于视频处理模块内部采用AXI总线进行视频流数据传输,因此,视频格式转换功能模块包含AXI驱动单元和视频驱动单元。
AXI驱动单元将ARINC818端口收发模块解析得到的RGB并行视频流转换为AXI4-Stream数据流。AXI驱动单元中视频接收器识别RGB并行视频流中DE有效信号,采集有效视频像素缓存,AXI驱动单元中AXI4-Stream驱动器将缓存中的有效视频像素驱动到AXI总线上进行后续处理。
视频驱动单元将AXI4-Stream数据流转换为符合VESA时序的TMDS、LVDS、MIPI、RGB格式多模视频流信号。视频驱动单元中总线接收器向视频直接存储模块发出数据请求后通过AXI总线从DDR3中获取一行有效视频像素,将有效视频像素缓存后,视频驱动单元模块中的视频驱动器根据配置的视频时序将有效视频像素驱动为TMDS、LVDS、MIPI、RGB格式中的一种进行输出。
参见图4所示,自适应视频处理功能模块包括三部分:视频分辨率检测单元、视频时序重配置单元、PLL时钟动态重配置单元。
视频分辨率检测单元模块通过对AXI4-Stream数据流中的Vsync、Hsync、DE的解析获取当前视频流的行、场分辨率并将信息共享到视频时序重配置单元、PLL时钟动态重配置单元。
视频时序重配置单元、PLL时钟动态重配置单元捕获到视频流分辨率信息变化后,仅当变化后的分辨率符合配置表支持的视频格式下才会进行工作。采用此控制机制可有效抵抗由外界短暂视频噪声造成的接收链路中断。配置表支持的分辨率如表1所示:
表1
视频时序重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的视频时序参数,使用新的时序参数(行/场同步宽度、前肩、后肩,行分辨率和场分辨率)配置视频格式转换功能模块中的视频驱动单元和视频数据存储控制模块,同时复位视频处理模块直至视频时序重配置完成。
PLL时钟动态重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的时钟配置参数,通过APB总线重新配置PLL的时钟分频比,使PLL产生与分辨率对应的VESA时序下的视频像素时钟供视频驱动单元使用。
参见图5所示视频数据存储控制模块主要由视频直接存储控制单元、存储路由单元和DD3控制器组成。
视频直接存储控制单元接收AXI4-Stream视频流数据将其转换为AXI4数据通过存储路由单元的路由后,由DDR3控制器将视频数据存储至片外DDR3存储器中;视频直接存储控制单元通过存储路由单元发送获取数据请求,从DDR3存储器中获取视频数据,解析AXI4总线数据,将其驱动至AXI4-Stream总线中传输至视频驱动单元进行输出。
存储路由单元可对多路视频流的读、写数据进行路由,并且多通道读操作和多通道写操作的路由相互独立,互不干扰,提高视频数据传输效率,保证视频流连续性。存储路由单元接收前一级视频直接存储控制模块的视频数据读、写请求,采集其读、写地址及数据,根据读、写仲裁器的仲裁结果进行路由操作,在接口驱动器驱动下完成读、写操作。存储路由单元的结构如图6所示。
可以理解的是,对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种多通道自适应ARINC818多模收发SiP芯片,包含视频处理模块、DDR3、Flash,其中视频处理模块包含ARINC818端口收发模块、视频格式转换功能模块、自适应功能模块、视频数据存储控制模块,其特征在于:
ARINC818端口收发模块若接收到ARINC 818数据帧则进行解包之后,以RGB并行视频流的格式送往视频格式转换功能模块,视频格式转换功能模块驱动RGB并行视频流在AXI总线上传输,由自适应功能模块从AXI总线上读取AXI4-Stream数据流的像素分辨率,根据分辨率去配置需要输出的视频流的时序参数以及输出的视频时钟的点频,视频数据存储控制模块从AXI总线上读取AXI4-Stream数据流存入DDR3中,视频格式转换功能模块根据自适应功能模块的配置向视频数据存储控制模块发出数据请求然后通过AXI总线从DDR3中读取AXI4-Stream数据流重组为所需的视频格式输出到芯片外。
2.根据权利要求1所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于视频格式转换功能模块包含AXI驱动单元和视频驱动单元;
AXI驱动单元中视频接收器识别RGB并行视频流中DE有效信号,采集有效视频像素缓存,AXI驱动单元中AXI4-Stream驱动器将缓存中的有效视频像素驱动到AXI总线上进行后续处理;
视频驱动单元中总线接收器向视频直接存储模块发出数据请求后通过AXI总线从DDR3中获取一行有效视频像素,将有效视频像素缓存后,视频驱动单元模块中的视频驱动器根据配置的视频时序将有效视频像素驱动为TMDS、LVDS、MIPI、RGB格式中的一种进行输出。
3.根据权利要求1所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于自适应视频处理功能模块包括视频分辨率检测单元、视频时序重配置单元、PLL时钟动态重配置单元;
视频分辨率检测单元模块通过对AXI4-Stream数据流中的Vsync、Hsync、DE的解析获取当前视频流的行、场分辨率并共享到视频时序重配置单元、PLL时钟动态重配置单元;
视频时序重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的视频时序参数,使用新的时序参数配置视频格式转换功能模块中的视频驱动单元和视频数据存储控制模块,同时复位视频处理模块直至视频时序重配置完成;
PLL时钟动态重配置单元工作时,在配置表查找与变化后的视频分辨率相匹配的时钟配置参数,通过APB总线重新配置PLL的时钟分频比,使PLL产生与分辨率对应的VESA时序下的视频像素时钟供视频格式转换功能模块使用。
4.根据权利要求3所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于视频时序重配置单元、PLL时钟动态重配置单元捕获到视频流分辨率变化后,仅当变化后的分辨率符合配置表支持的视频格式下才会进行工作。
5.根据权利要求1所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于视频数据存储控制模块包含视频直接存储控制单元、存储路由单元和DD3控制器;
视频直接存储控制单元接收AXI4-Stream视频流数据转换为AXI4数据通过存储路由单元的路由后,由DDR3控制器将视频数据存储至片外DDR3存储器中;视频直接存储控制单元通过存储路由单元发送获取数据请求,从DDR3存储器中获取视频数据,解析AXI4总线数据并驱动至AXI4-Stream总线中传输至视频格式转换功能模块进行输出。
6.根据权利要求5所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于存储路由单元接收前一级视频直接存储控制模块的视频数据读、写请求,采集读、写地址及数据,根据读、写仲裁器的仲裁结果进行路由操作,在接口驱动器驱动下完成读、写操作。
7.根据权利要求1所述的一种多通道自适应ARINC818多模收发SiP芯片,其特征在于ARINC818端口收发模块若接收到DVI解码模块解码输出的RGB格式的并行视频流后则转化成为ARINC 818数据帧发送出去。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211500572.7A CN115866178A (zh) | 2022-11-28 | 2022-11-28 | 一种多通道自适应ARINC818多模收发SiP芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211500572.7A CN115866178A (zh) | 2022-11-28 | 2022-11-28 | 一种多通道自适应ARINC818多模收发SiP芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115866178A true CN115866178A (zh) | 2023-03-28 |
Family
ID=85667152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211500572.7A Pending CN115866178A (zh) | 2022-11-28 | 2022-11-28 | 一种多通道自适应ARINC818多模收发SiP芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115866178A (zh) |
-
2022
- 2022-11-28 CN CN202211500572.7A patent/CN115866178A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204857144U (zh) | Led显示屏控制系统和发送卡 | |
CN109743515B (zh) | 一种基于软核平台的异步视频融合叠加系统及方法 | |
CN110581963B (zh) | 一种v-by-one信号转换方法、装置及电子设备 | |
CN108345553B (zh) | 一种星载高分辨成像数据传输与采集系统 | |
CN109714621A (zh) | 一种时序可配置的多路动态视频模拟方法及其处理系统 | |
CN210807465U (zh) | 一种多功能视频转换器 | |
US9686536B2 (en) | Method and apparatus for aggregation and streaming of monitoring data | |
CN113986192B (zh) | 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法 | |
CN110336970A (zh) | 一种多路信号接口的电路及其信号合成方法 | |
CN112866714B (zh) | 可实现eDP编码/解码/编解码的FPGA系统 | |
CN109587421B (zh) | 一种hd-sdi/3g-sdi收发及实时画中画切换输出处理方法 | |
CN104796653A (zh) | 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置 | |
CN104767959A (zh) | 一种实现单像素到多像素数字视频信号的转换方法 | |
CN204929022U (zh) | 一种可回显高清视频信号的视频拼接处理器 | |
CN105304001B (zh) | 一种基于serdes的信号扩展盒 | |
CN115866178A (zh) | 一种多通道自适应ARINC818多模收发SiP芯片 | |
CN203632764U (zh) | Camera link数据转换器 | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
CN113315935B (zh) | 一种基于fpga的cmos图像传感器数据采集装置及方法 | |
CN219499433U (zh) | 一种视频控制设备 | |
CN109525826B (zh) | 一种基于光纤的长距离分布式图形信号发生器 | |
Xu et al. | Design of serial image acquisition system based on camera link | |
CN203522918U (zh) | 一种hdmi转pcie的采集卡 | |
CN202488592U (zh) | 一种实时高清视频发送器 | |
CN113132648A (zh) | 一种基于fpga的高速实时视频传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |