CN115865353A - 基于瞬态效应环形振荡器的强puf电路及响应生成方法 - Google Patents

Abstract

本发明公开了基于瞬态效应环形振荡器的强PUF电路及响应生成方法，该强PUF电路包括：第一TERO阵列模块和第二TERO阵列模块；第一选择器和第二选择器，用来从第一TERO阵列模块和第二TERO阵列模块中分别选择一TERO单元产生振荡信号；路径选择器，用来控制两路振荡信号的传输路径；第一计数器和第二计数器，用来对振荡信号计数；比较器，用来比较计数值并产生输出响应；异或模块，用来将比较器的输出响应与暂存的响应待用值进行异或运算，以及采用异或运算值更新响应待用值，并输出最终异或运算值作为最终响应。异或模块可使比较器每次的输出响应都能影响最终响应。本发明可产生海量激励响应，可减少锁定现象，提高安全性。

Description

基于瞬态效应环形振荡器的强PUF电路及响应生成方法

技术领域

本申请属于电路设计和信息安全技术领域，具体涉及基于瞬态效应环形振荡器的强PUF电路及响应生成方法。

背景技术

随着现代科技的不断发展，万物智能时代已经到来，万物互联已成为现实。物联网（Iot）将生活中的大量电子产品相互连接，且其部署及应用范围正在扩大，但同时也带来了一些关于安全和隐私的挑战。这些安全挑战是在全球范围内大规模部署物联网的主要障碍，提高保护和安全机制成为解决这些问题的关键。而物理不可克隆电路（PUF）是确保身份验证、访问控制和可追溯性的一种很有前途的方法。PUF可以提供成本低且安全性高的身份验证功能。

现已存在的PUF类型众多，可分为弱PUF和强PUF两大类。弱PUF产生的激励响应对（CRP）数目有限，而强PUF由于能够产生海量的激励响应对，所以比弱PUF具有更广泛的应用前景。仲裁器PUF（Arbiter PUF）是最经典的强PUF电路，但在现场可编程门阵列（FPGA）上实现时很难达到良好的对称性，导致唯一性差。所以提出了基于环形振荡器的强PUF（StrongRO PUF），基于环形振荡器的强PUF易于在FPGA和专用集成电路（ASIC）上实现，而且不需要对称结构，具有更好的唯一性。但基于环形振荡器的强PUF存在的安全问题也不容忽视，基于环形振荡器的强PUF产生的响应对环境变化敏感，通过电磁注入可以锁定RO单元，导致锁定现象，造成安全隐患。

发明内容

本申请的目的是提供基于瞬态效应环形振荡器的强PUF电路及响应生成方法，本申请可减少锁定现象，可增强响应值的稳定性，还可产生海量激励响应对。

为达到上述目的，本申请实施例一方面提供了基于瞬态效应环形振荡器的强PUF电路，包括：

第一TERO阵列模块和第二TERO阵列模块，均包括N个TERO单元；

选择控制器，用来向第一选择器和第二选择器输入选择信号；

第一选择器和第二选择器，分别连接第一TERO阵列模块和第二TERO阵列模块,用来根据接收的选择信号，每次从第一TERO阵列模块和第二TERO阵列模块中分别选择一与选择信号对应的TERO单元产生振荡信号，并传输至路径选择器；

路径选择器，用来根据外部输入的激励信号，以激励信号对应的传输路径将每次产生的两路振荡信号分别传输至第一计数器和第二计数器；

第一计数器和第二计数器，用来对输入的振荡信号计数；

比较器，用来比较第一计数器和第二计数器的计数值并产生输出响应；

异或模块，用来将比较器每次的输出响应与暂存的响应待用值进行异或运算，以及采用每次的异或运算值更新响应待用值；当所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

在一些具体实施方式中，TERO单元包括两个结构相同且对称的分支，各分支均包括依次串联的一与门和若干个反相器；两分支中与门的两输入端均分别连接同一输入信号Init和另一分支的输出端，与门的一输出端连接反相器。

在一些具体实施方式中，异或模块包括一异或运算单元和一D触发器，其中，异或运算单元连接比较器和D触发器，异或运算单元用来将比较器每次的输出响应与D触发器中暂存的响应待用值进行异或运算，并采用每次的异或运算值更新D触发器中暂存的响应待用值。

在一些具体实施方式中，传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

本申请实施例第二方面提供了上述基于瞬态效应环形振荡器的强PUF电路的响应生成方法，包括：

（1）选择控制器根据预设的选择规则，控制第一选择器和第二选择器每次从第一TERO阵列模块和第二TERO阵列模块中分别选择一TERO单元同时产生振荡信号，并传输至路径选择器；

（2）路径选择器接收外部的N比特激励信号，每次根据其中1比特激励信号，控制两路振荡信号以激励信号对应的传输路径进行传输，分别传输至第一计数器和第二计数器；

（3）第一计数器和第二计数器对输入的振荡信号进行计数；

（4）比较器比较第一计数器和第二计数器的计数值并产生输出响应；

（5）异或模块将比较器的输出响应与暂存的响应待用值进行异或运算，并采用每次的异或运算值更新响应待用值；

（6）重复步骤（1）-（5）直至第一TERO阵列模块和第二TERO阵列模块中所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

在一些具体实施方式中，步骤（1）中，第一选择器和第二选择器分别通过将输入所选择TERO单元的初始信号Init设为高电平，从而控制所选择TERO单元产生振荡信号。

在一些具体实施方式中，选择规则包括采用特定顺序或随机顺序，来逐一选择第一TERO阵列模块和第二TERO阵列模块中TERO单元。

进一步的，采用特定顺序选择包括顺次逐一选择第一TERO阵列模块和第二TERO阵列模块中的TERO单元。

在一些具体实施方式中，传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

在一些具体实施方式中，步骤（2）进一步包括：

当路径选择器接收到外部随机输入的N比特激励信号C，将激励信号C从低位至高位依次记为C[1]、C[2]、...C[N]；

路径选择器遍历激励信号，每次根据1比特激励信号C[i]进行路径控制，具体包括：根据激励信号与传输路径预设的对应关系，控制两路振荡信号以激励信号C[i]对应的传输路径进行传输；其中，i依次取1，2,...,N；

所述传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

与现有技术相比，本申请具有如下优点和有益效果：

1、采用TERO单元，可大幅缩短振荡时间，降低对锁定现象的敏感度，减少锁定现象，从而减少安全隐患；

2、采用异或模块，使每一次比较器的输出响应都能影响最终响应值，可增强响应值的稳定性；

3、TERO单元设置为阵列形式，结合对应的响应生成方法，可产生海量激励响应对。

附图说明

图1为本申请实施例中TERO单元的结构示意图；

图2为本申请实施例中强TERO PUF的结构示意图；

附图标记：1-第一分支，2-第二分支，3-第一TERO阵列模块，4-第二TERO阵列模块。

实施方式

下面将结合附图对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为便于描述，将本申请基于瞬态效应环形振荡器的强PUF电路简记为强TERO PUF，将基于环形振荡器的强PUF电路记为强RO PUF。本申请强TERO PUF在某些方面的使用结果接近强RO PUF，可较好保留强RO PUF的基本性能。本申请基于强RO PUF结构进行优化，以缩短振荡时间，降低对锁定现象的敏感度。锁定现象对应于振荡单元的频率，以迫使它们在特定频率下工作。由于强RO PUF的原理是基于理论上相同单元的频率不匹配，因此一旦被设定为特定频率，强RO PUF则失去正常工作的基本条件，即对锁定现象敏感。而本申请强TEROPUF所分析的不是频率，而是瞬态振荡的数量。此外，强TERO PUF振荡的次数有限，振荡时间通常较短。这意味着锁定现象对强TERO PUF的影响较小。以上则使强TERO PUF既能保留强RO PUF的基本性能，又能弥补强RO PUF的缺陷。

本申请强TERO PUF采用瞬态效应环形振荡器单元（TERO单元），TERO单元是一种亚稳态结构，图1所示为本申请实施例中TERO单元的结构示意图。TERO单元包括两个结构相同且对称的分支，分别记为第一分支1和第二分支2。第一分支和第二分支均包括依次串联的一与门和若干个反相器，两分支中反相器数量相同，各分支中反相器数量可选择3-5。两分支中与门的两输入端均分别连接同一输入控制信号Init和另一分支的输出端，与门的输出端连接反相器。当TERO单元被初始化时，信号“Init”的上升沿分别从两分支的与门输入，由CMOS（互补金属氧化物半导体）工艺中的变化引起TERO单元两个分支间延迟的失配，使得两事件开始在TERO单元内传播并振荡，直到碰撞，则停止振荡状态。该特性使TERO单元可输出有限数量的振荡，而且TERO单元可大幅减少振荡时间，从而可减少RO单元存在的频率锁定现象。

参见图2，所示为本申请实施例中强TERO PUF的结构图。本申请实施例中强TEROPUF包括第一TERO阵列模块3、第二TERO阵列模块4、第一选择器、第二选择器、选择控制器、路径选择器、第一计数器、第二计数器、比较器和异或模块。第一TERO阵列模块和第二TERO阵列模块均包括相同数量的TERO单元，将第一TERO阵列模块和第二TERO阵列模块中TERO单元的数量记为N，N的优选取值范围为16-64。TERO单元为PUF电路的基本单元，当有TERO单元接收到信号“Init”的上升沿时，便产生有限数量的振荡。第一TERO阵列模块中各TERO单元的输出均连接第一选择器，第二TERO阵列模块中各TERO单元的输出均连接第二选择器。

选择控制器用来向第一选择器和第二选择器输入选择信号，第一选择器和第二选择器根据接收的选择信号，分别从第一TERO阵列模块和第二TERO阵列模块中各选择一与选择信号对应的TERO单元开始振荡。所产生振荡信号经路径选择后分别到达第一计数器和第二计数器进行计数。本申请实施例中选择信号为固定于选择控制器内部的一组信号。

路径选择器用来控制所产生的两路振荡信号的传输路径；具体的，用来根据激励信号，控制每次产生的两路振荡信号以激励信号对应的传输路径进行传输。本申请实施例中传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。激励信号与传输路径的对应关系预先设置。

当路径选择器接收到外部随机输入的N比特激励信号C，将激励信号C从低位至高位依次记为C[1]、C[2]、...C[N]。每次输入1比特的激励信号C[i]到路径选择器中，路径选择器遍历激励信号，每次根据1比特激励信号C[i]进行路径控制，路径控制根据激励信号与传输路径预设的对应关系进行，一种具体的方法为：当C[i]为1，路径选择器则将第一TERO阵列模块中第i个TERO单元的输出信号TEROAi送至第一计数器，将第二TERO阵列模块中第i个TERO单元的输出信号TEROBi送至第二计数器计数，此时两路振荡信号按平行传输路径进行传输；当C[i]为0时，路径选择器则将第一TERO阵列模块的输出信号TEROAi送至第二计数器，将第二TERO阵列模块中第i个TERO单元的输出信号TEROBi送至第一计数器，此时两路振荡信号按交叉传输路径进行传输。当然也可预设另外一种对应关系，例如：当C[i]为1时，使两路振荡信号按交叉传输路径进行传输；当C[i]为0时，使两路振荡信号按平行传输路径进行传输。

计数器用来对给定时间内振荡信号的高电平数进行计数。比较器用于比较第一计数器和第二计数器中计数值的大小并产生相应的输出响应。比较器一种可选的产生响应方法为：第一计数器的计数值记为为N1，第二计数器的计数值记为N2，比较器判断N1与N2的大小，当N1>N2，则输出响应1；当N1＜N2，则输出响应为0。

异或模块用来将比较器的输出响应与暂存的响应待用值进行异或运算，以及采用每次的异或运算值更新响应待用值，从而使每一次比较器的输出响应都能影响最终响应，从而增强稳定性；当所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

本申请实施例中异或模块的一种可选结构为：参见图2，异或模块包括一异或运算单元和一D触发器，其中，异或运算单元连接比较器和D触发器，异或运算单元用来将比较器每次的输出响应与D触发器中暂存的响应待用值进行异或运算，并采用每次的异或运算值更新D触发器中暂存的响应待用值，从而使每一次比较器的输出响应都能影响最终的响应值。

下面将提供本申请实施例强TERO PUF的一种可能的生成响应方法，如下：

（1）选择控制器根据预设的选择规则，控制第一选择器和第二选择器每次从第一TERO阵列模块和第二TERO阵列模块中分别选择一TERO单元产生振荡信号，所选择的两TERO单元同时开始振荡，所产生的两路振荡信号分别经第一选择器和第二选择器传输至路径选择器。本申请实施例中选择规则以选择信号的方式固定于选择控制器内部。

具体的，第一选择器和第二选择器将输入所选TERO单元的初始信号Init设为高电平，从而控制两个所选TERO单元开始振荡并产生振荡信号。

本申请对选择规则不限，可按预设的特定顺序或随机顺序遍历并逐一选择TERO单元，即第一TERO阵列模块和第二TERO阵列模块中每个TERO单元被选择一次且仅选择一次。

下面将提供一种具体的选择规则，该选择规则为顺次选择：在选择控制器的控制下，第一次选择第一TERO阵列模块和第二TERO阵列模块中第一个TERO单元，第一个TERO单元同时开始产生有限数量的振荡，并产生振荡信号输入路径选择器。路径选择器根据外部输入的激励信号，控制两路振荡信号输入对应的计数器。接下来，选择第一TERO阵列模块和第二TERO阵列模块中第二个TERO单元，第二个TERO单元同时开始产生有限数量的振荡，并产生振荡信号再次输入路径选择器中。照此顺序，直至N个TERO单元均振荡完毕。

（2）路径选择器接收外部随机输入的N比特激励信号，每次根据1比特激励信号控制两路振荡信号以该1比特激励信号对应的传输路径进行传输，分别传输至第一计数器和第二计数器。

一种可选的路径控制方法为：

将N比特激励信号C从低位至高位依次记为C[1]、C[2]、...C[N]，N比特激励信号依次输入路径选择器，每一次根据当前的1比特激励信号C[i]选择两路振荡信号所进入的计数器。激励信号C[i]为二进制数码，包括0和1。当激励信号为第一二进制数码时，路径选择器控制两路振荡信号按平行传输路径进行传输；当激励信号为第二二进制数码时，路径选择器控制两路振荡信号按交叉传输路径进行传输。第一二进制数码和第二二进制数码的表述，用来表示不同的二进制数码对应不同的传输路径。

例如，路径控制方法可为：当C[i]为1，第一TERO阵列模块产生的振荡信号经路径选择器送至第一计数器，第二TERO阵列模块产生的振荡信号经路径选择器送至第二计数器，此时两路振荡信号按平行传输路径进行传输。当C[i]为0，第一TERO阵列模块产生的振荡信号经路径选择器送至第二计数器，第二TERO阵列模块产生的振荡信号经路径选择器送至第一计数器，此时两路振荡信号按交叉传输路径进行传输。当然也可设置为：当C[i]为1时，使两路振荡信号按交叉传输路径进行传输；当C[i]为0时，使两路振荡信号按平行传输路径进行传输。

（3）第一计数器和第二计数器对输入的振荡信号进行计数。

（4）比较器比较第一计数器和第二计数器的计数值并产生输出响应，每一次的输出响应依次输入异或模块。

（5）异或模块将比较器的输出响应与暂存的响应待用值进行异或运算，并采用每次的异或运算值更新响应待用值。

（6）重复步骤（1）-（5）直至第一TERO阵列模块和第二TERO阵列模块中所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

出于便于理解的目的，下面将对异或模块的工作原理进行详细介绍。

初始化响应待用值Q_n=0；当异或模块接收到比较器的第一个输出响应Q₁时，将输出响应Q₁与响应待用值Q_n进行异或运算，所得异或运算值记为Q₁’，用Q₁’更新响应待用值Q_n，并暂存至D触发器。当异或模块接收到比较器的第二个输出响应Q₂时，Q₂与响应待用值Q_n进行异或运算，所得异或运算值记为Q₂’，用Q₂’更新响应待用值Q_n，并暂存至D触发器。循环上述直至N比特的输出响应Q_n全部异或运算完毕，最终的异或运算值即最终响应R_n。

举例说明：当比较器的第一个输出响应Q₁为0，输出响应Q₁首先与D触发器中预设的响应待用值Q_n=0进行异或运算，得到异或运算值R₁=0⊕0，用异或运算值更新响应待用值Q_n并储存于D触发器中。当比较器的第二个输出响应Q₂为1，将输出响应Q₂与异或运算值R₁进行异或运算，得到异或运算值R₂=0⊕0⊕1。当比较器的第三个输出响应Q₃为0，将输出响应Q₃与异或运算值R₂进行异或运算，得到异或运算值R₃=0⊕0⊕1⊕0。循环往复，直至N个输出响应全部异或完毕，得到R_N，R_N即最终响应值。

相比强RO PUF，本申请实施例强TERO PUF更可靠，且对温度和电压的变化不敏感，同时能够消除强RO PUF存在的频率锁定现象从而更加安全。本申请实施例采用以上技术，使得强TERO PUF成为弥补强RO PUF缺陷的最佳替代选项，避免了强RO PUF对锁定现象敏感而造成的安全隐患，而且稳定性也得到增强。

注意，上述仅为本申请的较佳实施例及所运用的技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请的构思的情况下，还可以包括更多其他等效实施例，均属于本申请的保护范畴。

Claims (10)

1.基于瞬态效应环形振荡器的强PUF电路，其特征是，包括：

第一TERO阵列模块和第二TERO阵列模块，均包括N个TERO单元；

选择控制器，用来向第一选择器和第二选择器输入选择信号；

第一选择器和第二选择器，分别连接第一TERO阵列模块和第二TERO阵列模块,用来根据接收的选择信号，每次从第一TERO阵列模块和第二TERO阵列模块中分别选择一与选择信号对应的TERO单元产生振荡信号，并传输至路径选择器；

路径选择器，用来根据外部输入的激励信号，以激励信号对应的传输路径将每次产生的两路振荡信号分别传输至第一计数器和第二计数器；

第一计数器和第二计数器，用来对输入的振荡信号计数；

比较器，用来比较第一计数器和第二计数器的计数值并产生输出响应；

异或模块，用来将比较器每次的输出响应与暂存的响应待用值进行异或运算，以及采用每次的异或运算值更新响应待用值；当所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

2.如权利要求1所述的基于瞬态效应环形振荡器的强PUF电路，其特征是：

所述TERO单元包括两个结构相同且对称的分支，各分支均包括依次串联的一与门和若干个反相器；两分支中与门的两输入端均分别连接同一输入信号Init和另一分支的输出端，与门的一输出端连接反相器。

3.如权利要求1所述的基于瞬态效应环形振荡器的强PUF电路，其特征是：

所述异或模块包括一异或运算单元和一D触发器，其中，异或运算单元连接比较器和D触发器，异或运算单元用来将比较器每次的输出响应与D触发器中暂存的响应待用值进行异或运算，并采用每次的异或运算值更新D触发器中暂存的响应待用值。

4.如权利要求1所述的基于瞬态效应环形振荡器的强PUF电路，其特征是：

所述传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

5.采用权利要求1-4中任一项所述的基于瞬态效应环形振荡器的强PUF电路的响应生成方法，其特征是，包括：

（1）选择控制器根据预设的选择规则，控制第一选择器和第二选择器每次从第一TERO阵列模块和第二TERO阵列模块中分别选择一TERO单元同时产生振荡信号，并传输至路径选择器；

（2）路径选择器接收外部的N比特激励信号，每次根据其中1比特激励信号，控制两路振荡信号以激励信号对应的传输路径进行传输，分别传输至第一计数器和第二计数器；

（3）第一计数器和第二计数器对输入的振荡信号进行计数；

（4）比较器比较第一计数器和第二计数器的计数值并产生输出响应；

（5）异或模块将比较器的输出响应与暂存的响应待用值进行异或运算，并采用每次的异或运算值更新响应待用值；

（6）重复步骤（1）-（5）直至第一TERO阵列模块和第二TERO阵列模块中所有TERO单元均被选择过，异或模块输出最终的异或运算值作为最终响应。

6.如权利要求5所述的响应生成方法，其特征是：

步骤（1）中，第一选择器和第二选择器分别通过将输入所选择TERO单元的初始信号Init设为高电平，从而控制所选择TERO单元产生振荡信号。

7.如权利要求5所述的响应生成方法，其特征是：

所述选择规则包括采用特定顺序或随机顺序，来逐一选择第一TERO阵列模块和第二TERO阵列模块中TERO单元。

8.如权利要求7所述的响应生成方法，其特征是：

采用特定顺序逐一选择第一TERO阵列模块和第二TERO阵列模块中TERO单元，包括顺次选择第一TERO阵列模块和第二TERO阵列模块中的TERO单元。

9.如权利要求5所述的响应生成方法，其特征是：

所述传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

10.如权利要求5所述的响应生成方法，其特征是：

步骤（2）进一步包括：

当路径选择器接收到外部随机输入的N比特激励信号C，将激励信号C从低位至高位依次记为C[1]、C[2]、...C[N]；

路径选择器遍历激励信号，每次根据1比特激励信号C[i]进行路径控制，具体包括：根据激励信号与传输路径预设的对应关系，控制两路振荡信号以激励信号C[i]对应的传输路径进行传输；其中，i依次取1，2,...,N；

所述传输路径包括平行传输路径和交叉传输路径；其中，平行传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第一计数器和第二计数器；交叉传输路径指：第一TERO阵列模块和第二TERO阵列模块产生的振荡信号分别传输至第二计数器和第一计数器。

Images