CN115865182A - 一种基于国产元器件的星载高速复接调制器 - Google Patents

Abstract

本发明涉及星载大容量存储，卫星通信技术领域，具体涉及一种基于国产元器件的星载高速复接调制器。本发明的复接调制器包括通过采用国产元器件的数据存储单元、数字基带处理单元和电源单元。数据存储单元，用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；所述电源单元，接收来自卫星配电器的一次电源，转换为复接调制器所需的二次电源。所述复接调制器关键核心元器件采用国产元器件替代，通过比对与进口元器件的差异，进行了适应性的修改和再设计。

Description

一种基于国产元器件的星载高速复接调制器

技术领域

本发明涉及星载大容量存储、卫星通信技术领域，特别涉及一种基于国产元器件的星载高速复接调制器。

背景技术

复接调制器作为星上重要的综合电子系统，主要完成对有效载荷科学数据的存储和处理转发任务。在过去很长的一段时间，复接调制器的关键元器件主要依赖国外进口元器件进行设计制造，为满足复接调制器元器件的自主可控需求，同时验证国产元器件的功能性能，迫切需要一种基于国产元器件的星载高速复接调制器。

基于国产元器件的星载高速复接调制器需要具备如下功能：

1、接收来自卫星配电器的一次电源转换为所述复接调制器内部各单元所需的二次电源；

2、通过CAN总线与卫星平台进行数据交换，发送复接调制器遥测数据，接收来自卫星平台的控制指令和系统时间；采集和组织复接调制器遥测数据；解析CAN总线注入指令，通过内部连接器将注入指令转发给其他单元，按照地面注入指令进行记录、传输等工作模式的设置，并可按照注入指令对数据存储单元、数字基带处理单元、射频单元的工作状态进行设置；

3、接收来自有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数按照固定格式进行打包，按文件分类存入NAND Flash存储阵列中；

4、根据任务指令，实现X频段及Ka频段的数传功能，数传时，将实时数据和固态存储的历史记录数据分虚信道，并按虚信道优先级复接成CCSDS传输帧；

5、对下传数据进行LDPC编码，加扰，QPSK星座映射，成型滤波；对接收到的数据进行QPSK解调，LDPC译码；

基于国产元器件的星载高速复接调制器可靠性要求高且功能复杂，目前空间综合电子系统大多依赖进口元器件，无法满足自主可控的要求，功能较为单一；且随着空间探测任务复杂度不断提升，有效载荷的数据量迅猛增长，数据传输速率不断提高，传统的复接调制器存储容量较小，数传速率低，无法满足大型探测任务的需求。

发明内容

本发明的目的在于，为了解决现有复接调制器的上述不足，本发明阐述了一种基于国产元器件的星载高速复接调制器，通过对综合电子系统内关键元器件进行国产化设计及验证，在满足任务需求的情况下，真实的模拟复接调制器的工作环境和状态，同时具备可靠性高、存储容量大、兼容多种数传速率等特点。

为达到上述目的，本发明通过下述技术方案实现。

本发明提出了一种基于国产元器件的星载高速复接调制器，所述复接调制器包括：数据存储单元、数字基带处理单元和射频单元；

所述数据存储单元，用于通过国产高速串行收发器接收有效载荷的高速串行数据，并通过国产FPGA对有效载荷的高速串行数据进行处理；

所述数字基带处理单元，用于通过国产高速串行收发器接收数据存储单元处理后的高速串行数据，并通过国产FPGA对数据存储单元处理后的高速串行数据进行处理；

所述射频单元，用于根据复接调制器的不同工作模式与数字基带处理单元共同建立不同频段的通信链路，实现卫星与地面接收站的数据传输及星间数据的双向交互。

作为上述技术方案的改进之一，所述数据存储单元包括：高速载荷数据接口电路、存储控制FPGA模块、NAND Flash存储阵列模块、DDR2缓存模块和LVDS接口模块；其中，

所述高速载荷数据接口电路，用于通过国产高速串行收发器接收来自多路有效载荷的高速串行数据；

所述存储控制FPGA模块，用于在国产FPGA内完成对接收到的多路有效载荷数据及工程参数进行合路，并打包、存入NAND Flash存储阵列模块中；同时，将合路的实时数据和NAND Flash存储阵列模块的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧；

所述NAND Flash存储阵列模块，用于存储打包好的有效载荷源数据包；

所述DDR2缓存模块，用于缓存打包好的有效载荷源数据包；

所述LVDS接口模块，用于接收来自有效载荷、格式为LVDS的科学数据。

作为上述技术方案的改进之一，所述存储控制FPGA模块还用于在国产FPGA内对有效载荷的串行数据进行多种模式的处理，包括：分区存储、回放数据和擦除操作；其中，

所述分区存储，包括：将接收到有效载荷的科学数据及工程参数分类按文件的形式动态存储于NAND Flash存储阵列模块中，每个文件均支持连续追加数据；对于NANDFlash存储阵列模块中初始坏块和使用过程中产生的新坏块自动进行隔离，地面上注遥控指令屏蔽存储块或存储区；

所述回放数据，包括：将存储在NAND Flash存储阵列模块的数据源包进行下传；回放方式包括：顺序回放和点播回放；其中，

所述顺序回放，用于所述复接调制器按顺序进行回放，即以当前记录的回放指针开始顺序回放，回放指针对应的是文件已回放到的时间；断电重启后，回放指针对应文件已回放到的时间；

所述点播回放，用于地面上注遥控指令点播回放一个或者多个文件指定之间段的数据；当前指定数据回放完毕后停止回放，如有满足指定条件的新数据存入，则继续回放新数据；

所述擦除操作，包括自主擦除和指令擦除；其中，

所述自主擦除，用于在数据存储过程中，当固态存储单元接近存满时，自动擦除存储时间最早的数据，空出的存储空间用于记录新的数据；

所述指令擦除，用于地面上注遥控指令擦除整个NAND Flash存储阵列模块，或擦除指定文件的指定时间段的数据，在擦除过程中，暂停存储新数据。

作为上述技术方案的改进之一，所述数字基带处理单元包括：高速串行接口模块、基带处理FPGA模块、数模转换模块、模数转换模块、遥控遥测模块、反相器模块和基带处理NOR Flash模块；

所述高速串行接口模块，用于通过国产高速串行收发器接收来自数据存储单元的高速串行数据，转换成16位并行数据后，送至基带处理FPGA模块做后续的LDPC编码处理；

所述基带处理FPGA模块，用于在国产FPGA内完成对来自数据存储单元的数据进行LDPC编码、加扰、QPSK星座映射和成型滤波，并传输至射频发射单元；还用于完成对来自射频接收单元的数据进行QPSK解调、LDPC译码和解扰；

所述数模转换模块，用于完成将来自基带处理FPGA模块的数字IQ信号转换为模拟IQ信号；

所述模数转换模块，用于对接收到的中频信号进行采样，转换为数字信号后，送至基带处理FPGA模块做后续的QPSK解调处理；

所述遥控遥测模块，用于完成对射频单元的开关控制、采集数字基带处理单元内部遥测信息；

所述反相器模块，用于将基带处理FPGA模块输出的电压信号转换成设定电压摆幅的信号；

所述基带处理NOR Flash模块，用于存储基带处理FPGA模块的运行程序。

作为上述技术方案的改进之一，所述基带处理FPGA模块，包括时钟管理子模块、数据接收和预处理子模块、LDPC编码和加扰子模块、QPSK码型映射和成型滤波子模块、QPSK解调子模块、LDPC译码子模块和CPU通信子模块；其中，

所述时钟管理子模块，用于接收外部时钟，经过内部的时钟分频、倍频产生各个模块所需要的时钟；

所述数据接收和预处理子模块，用于通过国产高速串行收发器接收来自数据存储单元的数据，数据传输帧格式符合CCSDS AOS虚拟信道传输帧规范，在编码前对接收的有效数字进行预处理以适应编码模块；

所述LDPC编码和加扰子模块，用于根据输入的同步信号对经过预处理的待编码数据按照LDPC码的编码规则进行编码，并编码后的码字进行扰码操作，添加同步帧头；

所述QPSK码型映射和成型滤波子模块，用于完成对两个符号分别按照QPSK调制方式进行码型映射，并进行平方根升余弦成型滤波卷积运算；

所述QPSK解调子模块，用于对射频接收单元输出的中频信号进行频率捕获、载波同步和定时同步，输出对数似然比判决信息；

所述LDPC译码子模块，用于完成对解扰后的对数似然比软判决信息进行按照LDPC码的译码规则进行译码，并给出译码结果的状态指示；

所述CPU通信子模块，用于按照协议接收计算机单元的串行输入指令，进行解析和判断，并切换相应的工作模式，将基带处理FPGA模块的主要性能参数传递给计算机单元。

作为上述技术方案的改进之一，所述复接调制器还包括电源单元；所述电源单元包括：短路保护电路、浪涌抑制电路、电源滤波器和DC/DC变换模块；其中，

所述短路保护电路，用于当发生电源短路，产生瞬间极大电流时，短路保护电路切断电源，防止所述复接调制器损坏；

所述浪涌抑制电路，采用国产MOS型场效应晶体管进行浪涌抑制，用于保护所述复接调制器免受浪涌高压的损害；

所述电源滤波器，用于对电源回路中特定频点或者特定频点外的频率进行有效抑制，保证输入电源电压的稳定性；

所述DC/DC变换模块，用于通过国产DC/DC变换器将来自卫星配电器的一次电源转换为所述复接调制器内部各单元所需的二次电源；用于通过国产负载点电源芯片将二次电源调整为国产FPGA内所需的核心电压，同时控制国产FPGA供电电压的上电顺序，还用于通过国产低压差线性稳压器将二次电源调整为数字基带处理单元和数据存储单元内所需的电源电压。

作为上述技术方案的改进之一，所述射频单元包括：射频发射单元和射频接收单元；其中，

所述射频发射单元用于完成射频频段的QPSK调制；

所述射频接收单元用于完成对接收到的射频信号进行下变频及功率放大，并将产生的中频信号送至数字基带处理单元；

所述射频发射单元，包括：本振电路、调制电路、滤波器、预功放电路和衰减器；其中，

所述本振电路，用于提供射频频段的载波频率源；

所述调制电路，用于将来自数字基带处理单元的基带数据进行射频频段的QPSK调制；

所述滤波器，用于对调制信号的频谱进行限带；

所述预功放电路，用于对调制信号进行功率放大；

所述衰减器，用于实现根据后端电路需要的输入功率，调制射频发射单元的输出功率。

作为上述技术方案的改进之一，所述复接调制器还包括：计算机单元，用于通过CAN总线实现所述复接调制器与卫星平台进行数据交换；用于通过SPI总线及Space wire总线实现数据存储单元、数字基带处理单元和射频单元之间的内部通讯；还用于为数据存储单元及数字基带处理单元提供控制信号。

作为上述技术方案的改进之一，所述计算机单元包括：CPU模块、CAN总线接口模块、计算机NOR Flash模块、SDRAM模块和晶振模块；其中，

所述CPU模块，用于完成与卫星平台的数据交互，与所述复接调制器的其他单元进行内部通讯，为数据存储单元和数字基带单元提供控制信号；

所述CAN总线接口模块，用于接收来自卫星平台的遥控注入指令，发送反应所述复接调制器工作状态的遥测数据信息；

所述计算机NOR Flash模块，用于存储CPU模块的运行程序；

所述SDRAM模块，作为CPU模块的内存，用于暂时存放CPU模块运算所需要的数据以及与数据存储单元和数字基带单元交换的通讯数据；

所述晶振模块，用于产生CPU模块工作所需要的时钟信号。

作为上述技术方案的改进之一，所述复接调制器的不同工作模式包括记录模式、数传模式和星间综合传输模式；

所述记录模式为复接调制器上电后的默认工作模式，仅电源单元、计算机单元和数据存储单元加电工作；其任务是接收并存储有效载荷数据，存储任务管控与处理数据、工程参数数据等，并进行存储区的维护和管理；

所述数传模式为复接调制器的核心任务模式，当卫星进入地面数传接收站接收弧段时，数字基带处理单元、射频发射单元加电，建立X频段对地数传链路后，复接调制器先发送填充帧数据以保证地面接收站接收设备锁定射频调制信号，再开始传输有效数据，组织传输帧下行；X频段对地数传速率为450Mbps；在数传模式下，新输入的有效载荷数据和工程参数数据仍将被存储，即数传模式的功能包括记录模式的功能；

所述星间综合传输模式用于实现星间数据双向交互，星间通信链路为Ka频段；星间通信链路包括同轨道面星间链路和高低轨星间链路；

所述同轨道面星间链路用于向处于同轨道面的前向卫星和后向卫星发送反映本卫星工作状态信息，同时接收处于同轨道面的前向卫星和后向卫星的工作状态信息；同轨道面星间链路发送和接收速率为4Mbps；

所述高低轨星间链路用于实现与高轨卫星的双向通信，向高轨卫星发送反映卫星的工作状态信息，同时接收来自高轨卫星的遥控指令；对高轨卫星通信可根据数据量大小实现发送速率在5Mbps和15Mbps之间切换，接收速率在40Kbps和5Mbps之间切换。本发明与现有技术相比优点在于：

（1）在现有技术的基础上，基于国产元器件，对复接调制器的关键元器件进行国产化设计与验证；通过对国产元器件进行板级和整机的功能验证、性能验证、可靠性和环境适应性验证，使得国产元器件数量比提升至96%以上；

（2）存储容量大，NAND Flash存储阵列的有效存储容量为4Tbits，能满足日益增长的有效载荷科学数据量，支持长时间、大数据量的有效载荷数据存储任务；

（3）兼容多种数传速率及多种数传模式，能满足不同任务的数据传输需求；

（4）集成度高，同时兼顾可维护性与通用性。

附图说明

图1是本发明的一种基于国产元器件的星载高速复接调制器的原理框图；

图2是本发明的一种基于国产元器件的星载高速复接调制器的计算机单元的硬件原理框图；

图3是本发明的一种基于国产元器件的星载高速复接调制器的数字基带处理单元的硬件原理框图；

图4是本发明的一种基于国产元器件的星载高速复接调制器的电源单元的原理框图；

图5是本发明的一种基于国产元器件的星载高速复接调制器的数据存储单元的硬件原理框图。

具体实施方式

本发明属于星载大容量存储，卫星通信技术领域，旨在提供一种基于国产元器件的星载高速复接调制器。其包括通过内部SPI总线和Space wire总线连接的数据存储单元、数字基带处理单元、计算机单元、电源单元及射频单元。所述数据存储单元，用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；所述计算机单元，通过CAN总线与卫星平台进行数据交换，通过SPI总线及Space wire总线与其他单元进行内部通讯，为数据存储单元及数字基带单元提供加载、刷新等控制信号；所述电源单元，接收来自卫星配电器的一次电源，转换为复接调制器所需的二次电源；所述射频单元，包括射频发射单元和射频接收单元，射频发射单元完成射频频段的QPSK调制，射频接收单元完成对接收到的射频信号进行下变频及功率放大，将产生的中频信号送至数字基带处理单元；复接调制器各单元板结构上堆叠在一起，通过内部连接器完成互联。本发明面向卫星数传应用，采用国产可控元器件，具有存储容量大、可靠性高、兼容多种数传速率等优点。

本申请的一种基于国产元器件的星载高速复接调制器，包括通过内部SPI总线和Space wire总线连接的数据存储单元、数字基带处理单元、计算机单元、电源单元及射频单元；

所述数据存储单元，用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；

所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；

所述计算机单元，通过CAN总线与卫星平台进行数据交换，通过SPI总线及Spacewire总线与其他单元进行内部通讯，为数据存储单元及数字基带单元提供加载、刷新等控制信号；

所述电源单元，用于接收来自卫星配电器的一次电源，通过DC/DC变换器转换成复接调制器各单元所需的二次电源；

所述射频单元，包括射频发射单元和射频接收单元，射频发射单元完成射频频段的QPSK调制，射频接收单元完成对接收到的射频信号进行下变频及功率放大，将产生的中频信号送至数字基带处理单元。

所述数据存储单元包括：存储控制FPGA模块、高速载荷数据接口电路、NAND Flash存储阵列模块、DDR2缓存模块、LVDS接口模块；

所述存储控制FPGA模块，用于完成对接收到的多路高速并行载荷数据及工程参数进行合路，按固定格式进行打包，经存储控制管理逻辑按文件存入NAND Flash存储阵列中，将实时数据和NAND Flash的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧；

所述高速载荷数据接口电路，采用北京微电子技术研究所的一款高速串行收发芯片，用于接收来自有效载荷的高速串行数据；

所述NAND Flash存储阵列模块，用于存储按固定格式打包好的有效载荷源包数据；

所述DDR2缓存模块，用于缓存打包好的数据源包；

所述LVDS接口模块，用于接收来自有效载荷格式为LVDS的科学数据；

所述数字基带处理单元包括：基带处理FPGA模块、高速串行接口模块、数/模转换模块、模/数转换模块、遥控遥测模块、反相器模块及NOR Flash模块；

所述基带处理FPGA模块，采用复旦微电子的SRAM型FPGA，用于完成对发送数据的LDPC编码、加扰、QPSK星座映射、成型滤波；完成对接收数据的QPSK解调、LDPC译码、解扰功能；

所述高速串行接口模块，采用北京微电子技术研究所的一款高速串行收发芯片，用于接收来自数据存储单元的高速串行数据，转换成16位并行数据后，送至基带处理FPGA做后续的LDPC编码处理；

所述数/模转换模块，采用北京微电子技术研究所的一款高速数模转换器，用于完成将来自基带处理FPGA模块的数字IQ信号转换为模拟IQ信号；

所述模/数转换模块，采用中国电子科技集团第二十四研究所的一款16位模数转换器，用于完成对接收到的数据进行采样，转换为数字信号后，送至基带处理FPGA模块做后续的QPSK解调处理；

所述遥控遥测模块，用于完成对射频单元的开关控制、采集数字基带处理单元内部遥测信息；

所述反相器模块，用于将基带处理FPGA模块输出的0V至3.3V的电压信号转换成-1.65V至1.65V电压摆幅的信号；

所述NOR Flash模块，用于存储基带处理FPGA模块的运行程序；

所述计算机单元包括：CPU模块、CAN总线接口模块、NOR Flash模块、SDRAM模块和晶振模块；

所述CPU模块，采用具有自主知识产权的国产龙芯CPU，用于完成与卫星平台的数据交互，与所述复接调制器的其他单元进行内部通讯，为数据存储单元和数字基带单元提供加载和刷新等控制信号；

所述CAN总线接口模块，用于接收来自卫星平台的遥控注入指令，发送反应所述复接调制器工作状态的遥测数据信息；

所述NOR Flash模块，用于存储CPU模块的运行程序；

所述SDRAM模块，作为CPU模块的内存，用于暂时存放CPU模块运算所需要的数据，以及与数据存储单元和数字基带单元交换的通讯数据；

所述晶振模块，用于产生CPU模块工作所需要的时钟信号；

所述电源单元包括：短路保护电路、浪涌抑制电路、电源滤波器、DC/DC变换电路和电源遥测电路；

所述短路保护电路，用于当发生电源短路，产生瞬间极大电流时，短路保护电路切断电源，防止所述复接调制器损坏；

所述浪涌抑制电路，采用中航新微特国产MOSFET器件，用于保护所述复接调制器免受浪涌高压的损害；

所述电源滤波器，用于对电源回路中特定频点或者特定频点外的频率进行有效抑制，保证输入电源电压的稳定性；

所述DC/DC变换电路，采用中电13所的DC/DC变换模块，用于将来自卫星配电器的一次电源转换为所述复接调制器内部各单元所需的二次电源；

所述射频单元包括射频发射单元和射频接收单元；

所述射频发射单元，用于完成射频频段的QPSK调制，包括：本振电路、调制电路、滤波器、预功放电路和衰减器；

所述本振电路，用于提供射频频段的载波频率源；

所述调制电路，用于将来自数字基带处理单元的基带数据进行射频频段的QPSK调制；

所述滤波器，用于对调制信号的频谱进行限带；

所述预功放电路，用于对调制信号进行功率放大；

所述衰减器，用于实现根据后端电路需要的输入功率，调制射频发射单元的输出功率；

所述射频接收单元，用于接收射频信号，将其转换为中频信号。

为了实现上述目的，本发明阐述了一种基于国产元器件的星载高速复接调制器，其包括通过内部SPI总线和Space wire总线连接的数据存储单元、数字基带处理单元、计算机单元、电源单元及射频单元；

所述数据存储单元，用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；

所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；

所述计算机单元，通过CAN总线与卫星平台进行数据交换，通过SPI总线及Spacewire总线与其他单元进行内部通讯，为数据存储单元及数字基带单元提供加载、刷新等控制信号；

所述电源单元，用于接收来自卫星配电器的一次电源，通过DC/DC变换器转换成复接调制器各单元所需的二次电源；

所述射频单元，包括射频发射单元和射频接收单元，射频发射单元完成射频频段的QPSK调制，射频接收单元完成对接收到的射频信号进行下变频及功率放大，将产生的中频信号送至数字基带处理单元。

作为上述技术方案的改进之一，所述数据存储单元支持对有效载荷数据进行多种模式的处理，包括：分区存储、回放数据、擦除操作；

所述分区存储，用于完成将接收到有效载荷的科学数据及工程参数分类按文件的形式动态存储与NAND Flash阵列中，每个文件均可连续追加数据；对于NAND Flash中初始坏块和使用过程中产生的新坏块可以自动进行隔离，地面可以上注遥控指令屏蔽存储块或存储区；

所述回放数据，用于将存储在NAND Flash阵列的数据源包进行下传，包括：顺序回放、点播回放两种回放方式；

所述顺序回放，用于复接调制器按顺序进行回放，即以当前记录的回放指针开始顺序回放；回放指针对应的是该文件已回放到的时间；断电重启后，回放指针对应该文件已回放到的时间；

所述点播回放，用于地面上注遥控指令点播回放一个或者多个文件指定之间段的数据；当前指定数据回放完毕后停止回放，如有满足指定条件的新数据存入，则继续回放新数据；

所述擦除操作，包括自主擦除和指令擦除；

所述自主擦除，用于在数据存储过程中，当固态存储单元接近存满时，可自动擦除存储时间最早的数据，空出的存储空间用于记录新的数据；

所述指令擦除，用于地面上注遥控指令擦除整个NAND Flash存储阵列，或擦除指定文件的指定时间段的数据，在擦除过程中，暂停存储新数据；

作为上述技术方案的改进之一，所述基带处理FPGA模块作为数字基带处理单元主要控制模块，用于完成对接收数据的数字基带处理功能，包括时钟管理子模块、数据接收和预处理子模块、LDPC编码和加扰子模块、QPSK码型映射和成型滤波子模块、QPSK解调子模块、LDPC译码子模块及CPU通信子模块；

所述时钟管理子模块，用于接收外部时钟，经过内部的时钟分频、倍频产生各个模块所需要的时钟；

所述数据接收和预处理子模块，用于通过国产高速串行收发器接收来自数据存储单元的数据，数据传输帧格式符合CCSDS AOS虚拟信道传输帧规范，在编码前对接收的有效数字进行预处理以适应编码模块；

所述LDPC编码和加扰子模块，用于根据输入的同步信号对经过预处理的待编码数据按照LDPC码的编码规则进行编码，并编码后的码字进行扰码操作，添加同步帧头；

所述QPSK码型映射和成型滤波子模块，用于完成对两个符号分别按照QPSK调制方式进行码型映射，并进行平方根升余弦成型滤波卷积运算；

所述QPSK解调模块，用于对射频接收单元输出的中频信号进行频率捕获、载波同步和定时同步，输出对数似然比判决信息；

所述LDPC译码子模块，用于完成对解扰后的对数似然比软判决信息进行按照LDPC码的译码规则进行译码，并给出译码结果的状态指示；

所述CPU通信子模块，用于按照协议接收计算机单元的串行输入指令，进行解析、判断，并切换相应的工作模式，将基带处理FPGA模块的主要性能参数及时、有效传递给计算机单元。

以下结合实施例进一步说明本发明所提供的技术方案。

本发明的一种基于国产元器件的星载高速复接调制器，其关键核心元器件全部采用国产元器件替代，通过比对与进口元器件的差异，结合国产元器件的特性进行了适应性的修改和再设计工作。包括：DC/DC变换模块、FPGA、MOS型场效应晶体管、低压差线性稳压器、负载点电源芯片、高速串行收发器；

所述DC/DC变换模块为中电43所研制，型号为HDCD/(20-50)-5-50/SP和HDCD/(20-50)-5-25F/SP，用于电源单元，将来自卫星的一次电源转换为所述复接调制器各单元所需的二次电。该国产DC/DC的引脚定义与进口元器件不同，尺寸大小不一致，功率也有差异，根据任务需求，该国产DC/DC的功率完全满足复接调制器的一级降额需求，故根据引脚定义对原理图进行了适应性的修改；

所述FPGA为复旦微电子公司研制，型号为JFM7K325T;用在数字基带处理单元中，用于完成对数据存储单元中的数据进行处理；还用于对射频接收单元传输的中频信号进行处理并送至射频发射单元；针对国产FPGA所使用开发工具的不同于进口FPGA，需要使用国产配套的开发工具包完成对该FPGA的编程开发工作；所述MOS型场效应晶体管为中科新微特研制，型号为RCS7422SAU1,用于电源单元中进行浪涌抑制，该国产元器件与进口元器件功能兼容，但封装不同，故根据国产元器件的封装进行了修改；

所述低压差线性稳压器为西安微电子技术研究所研制，型号为LSK5101;用于数字基带处理单元和数据存储单元中，将来自电源单元的二次电源调整为单元内所需的电源电压；该国产元器件与进口元器件功能兼容，封装兼容，故在原设计基础上进行了原位替代；

所述负载点电源芯片为中电58所研制，型号为JSR50601-SP,用于数字基带处理单元和数据存储单元中，将来自电源单元的二次电源调整为单元内FPGA供电所需的1.0V核心电压，同时控制FPGA供电电压的上电顺序；该国产元器件内部集成了高效率以及集成高侧和低侧MOSFET，对其设计进行了优化，通过电流模式控制来减少组件数量，通过高开关频率来缩小电感器尺寸；

所述高速串行收发器为北京微电子技术研究所研制，型号为BLK2711MQRH，用于数据存储板中接收来自有效载荷高速串行载荷数据；通过在输入通道串接隔直电容，接地设计来提升信号传输质量。

本发明实施例的一种基于国产元器件的星载高速复接调制器，所述复接调制器关键核心元器件全部采用国产元器件替代，通过比对与进口元器件的差异，结合国产元器件的特性进行了适应性的修改和再设计工作。关键核心元器件包括： DC/DC变换模块、FPGA、MOS型场效应晶体管、低压差线性稳压器、负载点电源芯片、高速串行收发器；

所述DC/DC变换模块为中电43所研制，型号为HDCD/(20-50)-12-5F/D1，用于电源单元，将来自卫星的一次电源转换为所述复接调制器各单元所需的二次电。该国产DC/DC的引脚定义与进口元器件不同，如表1所示，同时尺寸大小不一致，功率也有差异，根据国产DC/DC模块的引脚定义，对原理图进行了重新设计，将该电源模块的5号同步管脚引出，作为电源同步信号，为复接调制器其他电路单元提供参考；

所述FPGA为复旦微电子公司研制，型号为JFM7K325T;用在数字基带处理单元中，用于完成对数据存储单元中的数据进行处理；还用于对射频接收单元传输的中频信号进行处理并送至射频发射单元；针对国产FPGA与进口FPGA在软硬件上的差异，在PCB封装设计，装联工艺和软件设计流程上进行了改进；国产FPGA芯片封装采用植柱工艺，存在进口，国产芯片PCB封装设计不兼容问题，故将封装PCB焊盘直径由原来的0.5mm改为0.7mm；为了避免在操作过程中对焊柱产生损伤，为保证国产FPGA的可靠性，在装联工艺上需要保证焊柱不偏出焊盘，单根焊柱倾斜角度不超过5°，焊柱焊接面及顶端往下0.5mm 范围内，表面连续光亮，不存在氧化、结瘤或残留助焊剂导致焊柱变色的现象，焊接完成后用X射线和显微镜对装联质量的合格性进行检查；针对进口、国产FPGA软件设计流程不兼容问题，对国产FPGA使用厂家提供的开发工具包完成对该FPGA的编程开发工作；

所述MOS型场效应晶体管为中科新微特研制，型号为RCS7422SAU1,用于电源单元中进行浪涌抑制，该国产元器件与进口元器件功能兼容，但封装不同，故将封装由进口场效应管TO_254AA直插通孔型封装改为国产元器件SMD-1表贴型封装；

所述低压差线性稳压器为西安微电子技术研究所研制，型号为LSK5101;用于数字基带处理单元和数据存储单元中，将来自电源单元的二次电源调整为单元内所需的电源电压；该国产元器件与进口元器件功能兼容，封装兼容，为了保证该稳压器的带载性能，将输出端到接地端的滤波电容由原来的10uF修改为22uF，同时通过控制稳压器输出管脚与负载之间连线的阻抗，减小因走线阻抗带来的分压；

所述负载点电源芯片为中电58所研制，型号为JSR50601-SP,用于数字基带处理单元和数据存储单元中，将来自电源单元的二次电源调整为单元内FPGA供电所需的1.0V核心电压，同时控制FPGA供电电压的上电顺序；为了满足FPGA供电电压的上电顺序要求，将JSR50601-SP的状态显示引脚PWRGD引出，作为其他电源芯片的使能信号，即待1.0V核心电压稳定后，其他供电电压再上电；

所述高速串行收发器为北京微电子技术研究所研制，型号为BLK2711MQRH，用于数据存储板中接收来自有效载荷高速串行载荷数据；该国产元器件串行速率较高，相比进口元器件对电源较为敏感，电源特性对信号影响较大，故在BLK2711MQRH的电源管脚处增加了0.1uF电容滤波。

如图1所示，为本发明提出的一种基于国产元器件的星载高速复接调制器的原理框图，用于通过数据存储单元接收来自有效载荷的科学数据及工程参数，并发送至数字基带处理单元进行数字信号处理，生成模拟的IQ信号，送至射频单元进行QPSK调制，计算机单元用于完成对与星务平台进行数据交换，同时通过SPI总线和Space wire总线与内部其他单元进行通讯；所述复接调制器包括数据存储单元、数字基带处理单元、计算机单元、电源单元及射频单元；

所述数据存储单元，用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；

所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；

所述计算机单元，通过CAN总线与卫星平台进行数据交换，通过SPI总线及Spacewire总线与其他单元进行内部通讯，为数据存储单元及数字基带单元提供加载、刷新等控制信号；

所述电源单元，用于接收来自卫星配电器的一次电源，通过DC/DC变换器转换成复接调制器各单元所需的二次电源；

所述射频单元，包括射频发射单元和射频接收单元，射频发射单元完成射频频段的QPSK调制，射频接收单元完成对接收到的射频信号进行下变频及功率放大，将产生的中频信号送至数字基带处理单元。

所述数据存储单元用于接收有效载荷的科学数据及工程参数，完成对多路有效载荷数据及工程参数的合路，具备按文件存储控制，数据复接等功能；具体地，

所述数据存储单元包括：存储控制FPGA模块、高速载荷数据接口电路、NAND Flash存储阵列模块、DDR2缓存模块、LVDS接口模块；

所述存储控制FPGA模块，用于完成对接收到的多路高速并行载荷数据及工程参数进行合路，按固定格式进行打包，经存储控制管理逻辑按文件存入NAND Flash存储阵列中，将实时数据和NAND Flash的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧；

所述高速载荷数据接口电路，采用北京微电子技术研究所的一款高速串行收发芯片，用于接收来自有效载荷的高速串行数据；

所述NAND Flash存储阵列模块，用于存储按固定格式打包好的有效载荷源包数据；

所述DDR2缓存模块，用于缓存打包好的数据源包；

所述LVDS接口模块，用于接收来自有效载荷格式为LVDS的科学数据；

所述数字基带处理单元，用于完成高速串行数据的接收及数字中频信号的解调，对数字信号进行基带处理、数模转换及模数转换；

所述数字基带处理单元，包括基带处理FPGA模块、高速串行接口模块、数/模转换模块、模/数转换模块、遥控遥测模块、反相器模块及NOR Flash模块；

所述基带处理FPGA模块，采用复旦微电子的SRAM型FPGA，用于完成对发送数据的LDPC编码、加扰、QPSK星座映射、成型滤波；完成对接收数据的QPSK解调、LDPC译码、解扰功能；

所述高速串行接口模块，采用北京微电子技术研究所的一款高速串行收发芯片，用于接收来自数据存储单元的高速串行数据，转换成16位并行数据后，送至基带处理FPGA做后续的LDPC编码处理；

所述数/模转换模块，采用北京微电子技术研究所的一款高速数模转换器，用于完成将来自基带处理FPGA模块的数字IQ信号转换为模拟IQ信号；

所述模/数转换模块，采用中国电子科技集团第二十四研究所的一款16位模数转换器，用于完成对接收到的数据进行采样，转换为数字信号后，送至基带处理FPGA模块做后续的QPSK解调处理；

所述遥控遥测模块，用于完成对射频单元的开关控制、采集数字基带处理单元内部遥测信息；

所述反相器模块，用于将基带处理FPGA模块输出的0V至3.3V的电压信号转换成-1.65V至1.65V电压摆幅的信号；

所述NOR Flash模块，用于存储基带处理FPGA模块的运行程序；

所述计算机单元包括：CPU模块、CAN总线接口模块、NOR Flash模块、SDRAM模块和晶振模块；

所述CPU模块，采用具有自主知识产权的国产龙芯CPU，用于完成与卫星平台的数据交互，与所述复接调制器的其他单元进行内部通讯，为数据存储单元和数字基带单元提供加载和刷新等控制信号；

所述CAN总线接口模块，用于接收来自卫星平台的遥控注入指令，发送反应所述复接调制器工作状态的遥测数据信息；

所述NOR Flash模块，用于存储CPU模块的运行程序；

所述SDRAM模块，作为CPU模块的内存，用于暂时存放CPU模块运算所需要的数据，以及与数据存储单元和数字基带单元交换的通讯数据；

所述晶振模块，用于产生CPU模块工作所需要的时钟信号；

所述电源单元包括：短路保护电路、浪涌抑制电路、电源滤波器、DC/DC变换电路和电源遥测电路；

所述短路保护电路，用于当发生电源短路，产生瞬间极大电流时，短路保护电路切断电源，防止所述复接调制器损坏；

所述浪涌抑制电路，采用中航新微特国产MOSFET器件，用于保护所述复接调制器免受浪涌高压的损害；

所述电源滤波器，用于对电源回路中特定频点或者特定频点外的频率进行有效抑制，保证输入电源电压的稳定性；

所述DC/DC变换电路，采用中电13所的DC/DC变换模块，用于将来自卫星配电器的一次电源转换为所述复接调制器内部各单元所需的二次电源；

所述射频单元包括射频发射单元和射频接收单元；

所述射频发射单元，用于完成射频频段的QPSK调制，包括：本振电路、调制电路、滤波器、预功放电路和衰减器；

所述本振电路，用于提供射频频段的载波频率源；

所述调制电路，用于将来自数字基带处理单元的基带数据进行射频频段的QPSK调制；

所述滤波器，用于对调制信号的频谱进行限带；

所述预功放电路，用于对调制信号进行功率放大；

所述衰减器，用于实现根据后端电路需要的输入功率，调制射频发射单元的输出功率；

所述射频接收单元，用于接收射频信号，将其转换为中频信号；

所述计算机单元，具备通过CAN收发芯片，接收来自卫星平台的遥控注入指令，发送反应复接调制器工作状态的遥测信息，具体地，如图2所示，所述计算机单元，用于接收卫星平台的控制指令和系统时间，按照任务要求进行数据存储、实时传输和延时回放等工作模式设置，完成工作模式转换；通过SPI总线和Space wire总线与复接调制器其他单元进行内部通讯。

所述数字基带处理单元，具备对来自数据存储单元的数据进行基带处理功能，具体地，如图3所示，所述数字基带处理单元通过高速串行收发器接收来自数据存储单元的高速串行数据，对其进行LDPC编码、加扰、QPSK码元映射及成型滤波后，经过数/模转换后，生成模拟的IQ信号，发送至射频发射单元；同时对来自射频接收单元的中频信号，进行QPSK解调、LDPC译码、解扰。

所述电源单元，具备将来自卫星配电器的一次电源转换为二次电源，具体地，如图4所示，所述电源单元，根据复接调制器各单元所需要的电流和供电电压要求，将一次电源转换为二次电源，同时具备滤波电路，提高输出电压值的稳定度，并减小纹波噪声的大小。

所述数据存储单元，具备接收来自多路有效载荷的科学数据及工程参数，具体的，如图5所示，所述数据存储单元，用于完成对接收到的多路高速并行载荷数据及工程参数进行合路，按固定格式进行打包，经存储控制管理逻辑按文件存入NAND Flash存储阵列中，将实时数据和NAND Flash的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧；

如图1、2、3、4、5所示，数据存储单元通过高速串行收发器和LVDS芯片接收来自有效载荷的科学数据及工程参数，在记录模式下，对来自有效载荷的科学数据及工程参数按照固定格式进行打包，经过RS编码后存入NAND Flash存储单元中；在数传模式下，将实时数据和NAND Flash的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧送至数字基带处理单元，数字基带处理单元对接收到的数据进行LDPC编码、加扰、QPSK码元映射及成型滤波后，送至射频发射单元；同时数字基带处理单元对来自射频接收单元的中频信号进行采样，并QPSK解调、LDPC译码；计算机单元通过CAN总线完成与卫星平台的数据交换，同时发送反应复接调制器工作状态的遥测信息，通过SPI总线及Space wire总线与复接调制器各单元进行内部通信。

所述复接调制器根据轨道情况和卫星运行方案，分为记录模式、数传模式、星间综合传输模式三种工作模式。工作模式的切换根据卫星平台通过CAN总线发送的遥控注入指令，由复接调制器立即实施，使设备进入相应的工作状态。

所述记录模式为复接调制器上电后的默认工作模式，仅电源单元、计算机单元和数据存储单元加电工作；其任务是接收并存储有效载荷数据，存储任务管控与处理数据、工程参数数据等，并进行存储区的维护和管理；

所述数传模式为复接调制器的核心任务模式，当卫星进入地面数传接收站接收弧段时，数据处理单元、射频发射单元加电，建立X频段对地数传链路后，复接调制器先发送约10秒的填充帧数据以保证地面接收站接收设备锁定射频调制信号，再开始传输有效数据，组织传输帧下行；X频段对地数传速率为450Mbps；在数传模式下，新输入的有效载荷数据和工程参数数据仍将被存储，即数传模式的功能包括记录模式的功能；

所述星间综合传输模式用于实现星间数据双向交互，星间通信链路为Ka频段，默认处于接收状态，星间通信链路发送功能根据卫星平台指令按需开启；星间链路分为同轨道面星间链路和高低轨星间链路；

所述同轨道面星间链路用于向处于同轨道面的前向卫星和后向卫星发送反映本卫星工作状态信息，同时接收处于同轨道面的前向卫星和后向卫星的工作状态信息；同轨道面星间链路发送和接收速率为4Mbps；

所述高低轨星间链路用于实现与高轨卫星的双向通信，向高轨卫星发送反映卫星的工作状态信息，同时接收来自高轨卫星的遥控指令；对高轨卫星通信可根据数据量大小实现发送速率在5Mbps和15Mbps之间切换，接收速率在40Kbps和5Mbps之间切换。

本发明的基于国产元器件的星载高速复接调制器在现有技术的相比，基于国产元器件，对复接调制器的关键元器件进行国产化设计与验证，具备存储容量大、兼容多种数传速率及多种数传模式的特点，集成度高，同时兼顾了可维护性和通用性。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种基于国产元器件的星载高速复接调制器，其特征在于，所述复接调制器包括：数据存储单元、数字基带处理单元和射频单元；

所述数据存储单元，用于通过国产高速串行收发器接收有效载荷的高速串行数据，并通过国产FPGA对有效载荷的高速串行数据进行处理；

所述数字基带处理单元，用于通过国产高速串行收发器接收数据存储单元处理后的高速串行数据，并通过国产FPGA对数据存储单元处理后的高速串行数据进行处理；

所述射频单元，用于根据复接调制器的不同工作模式与数字基带处理单元共同建立不同频段的通信链路，实现卫星与地面接收站的数据传输及星间数据的双向交互。

2.根据权利要求1所述的基于国产元器件的星载高速复接调制器，其特征在于，所述数据存储单元包括：高速载荷数据接口电路、存储控制FPGA模块、NAND Flash存储阵列模块、DDR2缓存模块和LVDS接口模块；其中，

所述高速载荷数据接口电路，用于通过国产高速串行收发器接收来自多路有效载荷的高速串行数据；

所述存储控制FPGA模块，用于在国产FPGA内完成对接收到的多路有效载荷数据及工程参数进行合路，并打包、存入NAND Flash存储阵列模块中；同时，将合路的实时数据和NANDFlash存储阵列模块的历史记录数据分虚信道并按信道优先级复接成CCSDS传输帧；

所述NAND Flash存储阵列模块，用于存储打包好的有效载荷源数据包；

所述DDR2缓存模块，用于缓存打包好的有效载荷源数据包；

所述LVDS接口模块，用于接收来自有效载荷、格式为LVDS的科学数据。

3.根据权利要求2所述的基于国产元器件的星载高速复接调制器，其特征在于，所述存储控制FPGA模块还用于在国产FPGA内对有效载荷的串行数据进行多种模式的处理，包括：分区存储、回放数据和擦除操作；其中，

所述分区存储，包括：将接收到有效载荷的科学数据及工程参数分类按文件的形式动态存储于NAND Flash存储阵列模块中，每个文件均支持连续追加数据；对于NAND Flash存储阵列模块中初始坏块和使用过程中产生的新坏块自动进行隔离，地面上注遥控指令屏蔽存储块或存储区；

所述回放数据，包括：将存储在NAND Flash存储阵列模块的数据源包进行下传；回放方式包括：顺序回放和点播回放；其中，

所述顺序回放，用于所述复接调制器按顺序进行回放，即以当前记录的回放指针开始顺序回放，回放指针对应的是文件已回放到的时间；断电重启后，回放指针对应文件已回放到的时间；

所述点播回放，用于地面上注遥控指令点播回放一个或者多个文件指定之间段的数据；当前指定数据回放完毕后停止回放，如有满足指定条件的新数据存入，则继续回放新数据；

所述擦除操作，包括自主擦除和指令擦除；其中，

所述自主擦除，用于在数据存储过程中，当固态存储单元接近存满时，自动擦除存储时间最早的数据，空出的存储空间用于记录新的数据；

所述指令擦除，用于地面上注遥控指令擦除整个NAND Flash存储阵列模块，或擦除指定文件的指定时间段的数据，在擦除过程中，暂停存储新数据。

4.根据权利要求1所述的基于国产元器件的星载高速复接调制器，其特征在于，所述数字基带处理单元包括：高速串行接口模块、基带处理FPGA模块、数模转换模块、模数转换模块、遥控遥测模块、反相器模块和基带处理NOR Flash模块；

所述高速串行接口模块，用于通过国产高速串行收发器接收来自数据存储单元的高速串行数据，转换成16位并行数据后，送至基带处理FPGA模块做后续的LDPC编码处理；

所述基带处理FPGA模块，用于在国产FPGA内完成对来自数据存储单元的数据进行LDPC编码、加扰、QPSK星座映射和成型滤波，并传输至射频发射单元；还用于完成对来自射频接收单元的数据进行QPSK解调、LDPC译码和解扰；

所述数模转换模块，用于完成将来自基带处理FPGA模块的数字IQ信号转换为模拟IQ信号；

所述模数转换模块，用于对接收到的中频信号进行采样，转换为数字信号后，送至基带处理FPGA模块做后续的QPSK解调处理；

所述遥控遥测模块，用于完成对射频单元的开关控制、采集数字基带处理单元内部遥测信息；

所述反相器模块，用于将基带处理FPGA模块输出的电压信号转换成设定电压摆幅的信号；

所述基带处理NOR Flash模块，用于存储基带处理FPGA模块的运行程序。

5.根据权利要求4所述的基于国产元器件的星载高速复接调制器，其特征在于，所述基带处理FPGA模块，包括时钟管理子模块、数据接收和预处理子模块、LDPC编码和加扰子模块、QPSK码型映射和成型滤波子模块、QPSK解调子模块、LDPC译码子模块和CPU通信子模块；其中，

所述时钟管理子模块，用于接收外部时钟，经过内部的时钟分频、倍频产生各个模块所需要的时钟；

所述数据接收和预处理子模块，用于通过国产高速串行收发器接收来自数据存储单元的数据，数据传输帧格式符合CCSDS AOS虚拟信道传输帧规范，在编码前对接收的有效数字进行预处理以适应编码模块；

所述LDPC编码和加扰子模块，用于根据输入的同步信号对经过预处理的待编码数据按照LDPC码的编码规则进行编码，并编码后的码字进行扰码操作，添加同步帧头；

所述QPSK码型映射和成型滤波子模块，用于完成对两个符号分别按照QPSK调制方式进行码型映射，并进行平方根升余弦成型滤波卷积运算；

所述QPSK解调子模块，用于对射频接收单元输出的中频信号进行频率捕获、载波同步和定时同步，输出对数似然比判决信息；

所述LDPC译码子模块，用于完成对解扰后的对数似然比软判决信息进行按照LDPC码的译码规则进行译码，并给出译码结果的状态指示；

所述CPU通信子模块，用于按照协议接收计算机单元的串行输入指令，进行解析和判断，并切换相应的工作模式，将基带处理FPGA模块的主要性能参数传递给计算机单元。

6.根据权利要求1所述的基于国产元器件的星载高速复接调制器，其特征在于，所述复接调制器还包括电源单元；所述电源单元包括：短路保护电路、浪涌抑制电路、电源滤波器和DC/DC变换模块；其中，

所述短路保护电路，用于当发生电源短路，产生瞬间极大电流时，短路保护电路切断电源，防止所述复接调制器损坏；

所述浪涌抑制电路，采用国产MOS型场效应晶体管进行浪涌抑制，用于保护所述复接调制器免受浪涌高压的损害；

所述电源滤波器，用于对电源回路中特定频点或者特定频点外的频率进行有效抑制，保证输入电源电压的稳定性；

所述DC/DC变换模块，用于通过国产DC/DC变换器将来自卫星配电器的一次电源转换为所述复接调制器内部各单元所需的二次电源；用于通过国产负载点电源芯片将二次电源调整为国产FPGA内所需的核心电压，同时控制国产FPGA供电电压的上电顺序，还用于通过国产低压差线性稳压器将二次电源调整为数字基带处理单元和数据存储单元内所需的电源电压。

7.根据权利要求1所述的基于国产元器件的星载高速复接调制器，其特征在于，所述射频单元包括：射频发射单元和射频接收单元；其中，

所述射频发射单元用于完成射频频段的QPSK调制；

所述射频接收单元用于完成对接收到的射频信号进行下变频及功率放大，并将产生的中频信号送至数字基带处理单元；

所述射频发射单元，包括：本振电路、调制电路、滤波器、预功放电路和衰减器；其中，

所述本振电路，用于提供射频频段的载波频率源；

所述调制电路，用于将来自数字基带处理单元的基带数据进行射频频段的QPSK调制；

所述滤波器，用于对调制信号的频谱进行限带；

所述预功放电路，用于对调制信号进行功率放大；

所述衰减器，用于实现根据后端电路需要的输入功率，调制射频发射单元的输出功率。

8.根据权利要求7所述的基于国产元器件的星载高速复接调制器，其特征在于，所述复接调制器还包括：计算机单元，用于通过CAN总线实现所述复接调制器与卫星平台进行数据交换；用于通过SPI总线及Space wire总线实现数据存储单元、数字基带处理单元和射频单元之间的内部通讯；还用于为数据存储单元及数字基带处理单元提供控制信号。

9.根据权利要求8所述的基于国产元器件的星载高速复接调制器，其特征在于，所述计算机单元包括：CPU模块、CAN总线接口模块、计算机NOR Flash模块、SDRAM模块和晶振模块；其中，

所述CPU模块，用于完成与卫星平台的数据交互，与所述复接调制器的其他单元进行内部通讯，为数据存储单元和数字基带单元提供控制信号；

所述CAN总线接口模块，用于接收来自卫星平台的遥控注入指令，发送反应所述复接调制器工作状态的遥测数据信息；

所述计算机NOR Flash模块，用于存储CPU模块的运行程序；

所述SDRAM模块，作为CPU模块的内存，用于暂时存放CPU模块运算所需要的数据以及与数据存储单元和数字基带单元交换的通讯数据；

所述晶振模块，用于产生CPU模块工作所需要的时钟信号。

10.根据权利要求9所述的基于国产元器件的星载高速复接调制器，其特征在于，所述复接调制器的不同工作模式包括记录模式、数传模式和星间综合传输模式；

所述记录模式为复接调制器上电后的默认工作模式，仅电源单元、计算机单元和数据存储单元加电工作；其任务是接收并存储有效载荷数据，存储任务管控与处理数据及工程参数数据，并进行存储区的维护和管理；

所述数传模式为复接调制器的核心任务模式，当卫星进入地面数传接收站接收弧段时，数字基带处理单元、射频发射单元加电，建立X频段对地数传链路后，复接调制器先发送填充帧数据以保证地面接收站接收设备锁定射频调制信号，再开始传输有效数据，组织传输帧下行；X频段对地数传速率为450Mbps；在数传模式下，新输入的有效载荷数据和工程参数数据仍将被存储，即数传模式的功能包括记录模式的功能；

所述星间综合传输模式用于实现星间数据双向交互，星间通信链路为Ka频段；星间通信链路包括同轨道面星间链路和高低轨星间链路；

所述同轨道面星间链路用于向处于同轨道面的前向卫星和后向卫星发送反映本卫星工作状态信息，同时接收处于同轨道面的前向卫星和后向卫星的工作状态信息；同轨道面星间链路发送和接收速率为4Mbps；

所述高低轨星间链路用于实现与高轨卫星的双向通信，向高轨卫星发送反映卫星的工作状态信息，同时接收来自高轨卫星的遥控指令；对高轨卫星通信根据数据量大小实现发送速率在5Mbps和15Mbps之间切换，接收速率在40Kbps和5Mbps之间切换。

Images