CN115865088B - Dac增益校准电路 - Google Patents
Dac增益校准电路 Download PDFInfo
- Publication number
- CN115865088B CN115865088B CN202211584207.9A CN202211584207A CN115865088B CN 115865088 B CN115865088 B CN 115865088B CN 202211584207 A CN202211584207 A CN 202211584207A CN 115865088 B CN115865088 B CN 115865088B
- Authority
- CN
- China
- Prior art keywords
- module
- resistor
- stage
- dac
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供了一种DAC增益校准电路，包括：基准电压模块、DAC调节模块和运算放大模块，其中，所述DAC调节模块接收所述基准电压模块输出的基准电压，经过DAC调节后向所述运算放大模块输出一调节电压，经过运放处理后向后级输出一高精度的放大电压。本申请通过在DAC调节模块前引入一电流/电压可调的基准电压模块，通过校准修正基准电压模块的电流大小与方向来修正DAC调节模块以及运算放大模块中运放电阻不匹配引入的增益失调，从而使得最终输出的放大电压达到理想的精度，同时也简化了运放增益的精度修调的过程，降低了精度修调的成本。
Description
技术领域
本发明涉及电力电子技术领域，特别涉及一种DAC增益校准电路。
背景技术
高精度DAC广泛运用于仪器仪表，医疗，工业控制领域，由于半导体工艺自身引入的生产偏差，导致实际的DAC性能受限于偏差的影响，所以高精度的DAC设计通常需要通过额外的电路去修正由于工艺不一致性带来的影响。
在半导体工艺中，运放模块的电阻存在一定的生产误差(因制造工艺带来的误差)，所以想得到高精度的运放增益，就需要通过一定的修调手段使得实际的运放增益与设计指标一致。在传统的做法中，激光修调会作为修正电阻的一种常见方式运用在高精度DAC生产中。但是这种方式存在一定的局限性，首先激光修调需要在修调过程中不断测试修调后电阻大小与比值，过程复杂，所需生产时间长，导致生产成本高。其次，修调后的电阻无法再次修调，所以如果产生长期的特性漂移，无法再次通过上述方式进行修正，从而导致DAC电路精度产生偏差。
发明内容
本发明的目的在于提供一种DAC增益校准电路，以解决目前在DAC精度修正、修调的过程中，修正、修调方式复杂以及成本较高、无法多次激光修调等问题中的至少一个问题。
为解决上述技术问题，本发明提供一种DAC增益校准电路，包括：
基准电压模块，所述基准电压模块与外部输入的初始电压相连，并向后级输出一基准电压；
DAC调节模块，所述DAC调节模块接收所述基准电压模块输出的所述基准电压，经过DAC调节后向后级输出一调节电压，以及，
运算放大模块，所述运算放大模块接收所述DAC调节模块输出的所述调节电压，经过运放处理后向后级输出一放大电压。
可选的，在所述DAC增益校准电路中，所述基准电压模块包括：电流源、第一电阻和第二电阻，所述第一电阻和所述第二电阻串联，远离所述第二电阻的所述第一电阻的一端连接外部输入的初始电压，远离所述第一电阻的所述第二电阻的一端连接地端，所述电流源的一端连接外部的电源，所述电流源的另一端连接所述第一电阻和所述第二电阻之间的串联节点并向所述DAC调节模块输出所述基准电压。
可选的，在所述DAC增益校准电路中，所述运算放大模块包括：第三电阻、第四电阻和第一放大器，所述第三电阻和所述第四电阻串联，远离所述第四电阻的所述第三电阻的一端连接所述DAC调节模块的输出端，远离所述第三电阻的所述第四电阻的一端连接所述第一放大器的输出端，所述第一放大器的第一输入端连接所述第三电阻和所述第四电阻之间的串联节点，所述第一放大器的第二输入端连接地端。
可选的，在所述DAC增益校准电路中，所述DAC调节模块包括：m级电阻串模块、m级开关模块和m级校准模块，其中，m为大于或者等于2的整数，各级所述开关模块位于相邻的两级所述电阻串模块之间，各级所述校准模块位于各级所述开关模块的上下两端，第一级所述电阻串模块连接所述基准电压模块输出的所述基准电压。
可选的，在所述DAC增益校准电路中，第一级所述校准模块、第二级所述校准模块至第m-1级所述校准模块包括：两个第二放大器，一个第二放大器位于各级所述开关模块的上端，另一个第二放大器位于各级所述开关模块的下端。
可选的，在所述DAC增益校准电路中，各级电阻串模块均包括：至少两个依次串联的电阻。
可选的，在所述DAC增益校准电路中，各级所述开关模块均包括：至少三个开关单元，第一级所述开关模块、第二级所述开关模块至第m-1级所述开关模块中的所述开关单元依次交错形成两组，两组所述开关单元的一端均连接前一级所述电阻串模块中的电阻之间的串联节点；一组所述开关单元的另一端均连接至一个第二放大器的第一输入端；另一组所述开关单元的另一端均连接至另一个第二放大器的第一输入端；两个第二放大器的第二输入端均连接至各自的输出端。
可选的，在所述DAC增益校准电路中，第m级所述校准模块包括：一个第二放大器；第m级所述开关模块的多个所述开关单元的一端均连接第m级所述电阻串模块中的电阻之间的串联节点，第m级所述开关单元的多个所述开关单元的另一端均连接至第m级所述校准模块的第二放大器的第一输入端，第m级所述校准模块的第二放大器的第二输入端连接至第m级所述校准模块的第二放大器的输出端，第m级所述校准模块的第二放大器的输出端向所述运算放大模块输出所述调节电压。
本申请技术方案，至少包括如下优点：
本发明提供一种DAC增益校准电路，包括：基准电压模块、DAC调节模块和运算放大模块，其中，所述DAC调节模块接收所述基准电压模块输出的基准电压，经过DAC调节后向所述运算放大模块输出一调节电压，经过运放处理后向后级输出一高精度的放大电压。本申请通过在DAC调节模块前引入一电流/电压可调的所述基准电压模块，通过校准修正所述基准电压模块的电流大小与方向来修正所述DAC调节模块以及所述运算放大模块中的运放电阻不匹配引入的增益失调，从而使得最终输出的放大电压达到理想的精度，同时也简化了运放增益的精度修调的过程，降低了精度修调的成本。此外，若DAC增益校准电路产生长期的特性漂移，还可以根据实际情况对运放增益多次修调，提高了DAC增益校准电路的可靠性。
附图说明
图1是本发明实施例的DAC增益校准电路的电路结构示意图；
图2是本发明实施例的DAC调节模块的电路结构示意图；
其中，附图标记说明如下：
10-基准电压模块，20-DAC调节模块，30-运算放大模块。
具体实施方式
以下结合附图和具体实施例对本发明提出的DAC增益校准电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本申请实施例提供一种DAC增益校准电路，参考图1，图1是本发明实施例的DAC增益校准电路的电路结构示意图，所述DAC增益校准电路包括：基准电压模块10、DAC调节模块20和运算放大模块30，其中，所述基准电压模块10与外部输入的初始电压Verf相连，并向所述DAC调节模块20输出一基准电压Verf*；所述DAC调节模块20接收所述基准电压模块10输出的所述基准电压，经过DAC调节后向所述运算放大模块30输出一调节电压，所述运算放大模块30接收所述DAC调节模块20输出的所述调节电压，经过运放处理后向后级电路输出一放大电压Vout。
优选的，所述基准电压模块10包括：电流源I0、第一电阻R1和第二电阻R2，所述第一电阻R1和所述第二电阻R2串联，远离所述第二电阻R2的所述第一电阻R1的一端连接外部输入的初始电压Vref，远离所述第一电阻R1的所述第二电阻R2的一端连接地端，所述电流源I0的一端连接外部的电源，所述电流源I0的另一端连接所述第一电阻R1和所述第二电阻R2之间的串联节点并向所述DAC调节模块20输出修调过的所述基准电压Verf*。
较佳的，参考图2，图2是本发明实施例的DAC调节模块的电路结构示意图，所述DAC调节模块20为n bit分辨率的DAC调节模块，例如6bit，8bit等等。本实施例的n bit分辨率的DAC调节模块20可以是多级配置，具体的，所述DAC调节模块20包括：m级电阻串模块(多个电阻R串联的电阻串模块)、m级开关模块(switch)和m级校准模块，其中，m为大于或者等于2的整数，各级所述开关模块位于相邻的两级所述电阻串模块之间，各级所述校准模块位于各级所述开关模块的上下两端，第一级所述电阻串模块连接所述基准电压模块输出的所述基准电压Verf*。
在本实施例中，在所述DAC调节模块20中，可以是第一级所述电阻串模块连接的V+和V-之间的差值是所述基准电压模块10输出的所述基准电压Verf*；此外，也可以是第一级所述电阻串模块连接的V+为所述基准电压Verf*，第一级所述电阻串模块连接的V-为地端电压。
进一步的，第一级所述校准模块、第二级所述校准模块至第m-1级所述校准模块包括：两个第二放大器，一个第二放大器位于各级所述开关模块的上端，另一个第二放大器位于各级所述开关模块的下端。
优选的，各级电阻串模块均包括：至少两个依次串联的电阻R。
其中，各级所述开关模块均包括：至少三个开关单元，第一级所述开关模块、第二级所述开关模块至第m-1级所述开关模块中的所述开关单元依次交错形成两组，两组所述开关单元的一端均连接前一级所述电阻串模块中的电阻之间的串联节点；一组所述开关单元的另一端均连接至一个第二放大器的第一输入端；另一组所述开关单元的另一端均连接至另一个第二放大器的第一输入端；两个第二放大器的第二输入端均连接至各自的输出端。
进一步的，第m级所述校准模块包括：一个第二放大器；第m级所述开关模块的多个所述开关单元的一端均连接第m级所述电阻串模块中的电阻之间的串联节点，第m级所述开关单元的多个所述开关单元的另一端均连接至第m级所述校准模块的第二放大器的第一输入端，第m级所述校准模块的第二放大器的第二输入端连接至第m级所述校准模块的第二放大器的输出端，第m级所述校准模块的第二放大器的输出端向所述运算放大模块输出所述调节电压Vdac。
在本实施例中，所述运算放大模块30包括：第三电阻R3、第四电阻R4和第一放大器A，所述第三电阻R3和所述第四电阻R4串联，远离所述第四电阻R4的所述第三电阻R3的一端连接所述DAC调节模块20的输出端以连接所述调节电压Vdac，远离所述第三电阻R3的所述第四电阻R4的一端连接所述第一放大器A的输出端，所述第一放大器A的第一输入端连接所述第三电阻R3和所述第四电阻R4之间的串联节点，所述第一放大器A的第二输入端连接地端。所述第一放大器A的输出端向后级电路输出高精度的放大电压Vout。
在本申请提供的DAC增益校准电路中，所述基准电压模块10输出给所述DAC调节模块20的基准电压Verf*(参考电平)由所述第一电阻R1和所述第二电阻R2的比例与所述电流源I0的电流大小决定，其中，所述基准电压Verf*的计算公式为：
其中，Verf*为所述基准电压，Verf为外部输入的初始电压Verf，r1为所述第一电阻R1的阻值，r2为所述第二电阻R2的阻值，i0为所述电流源I0流向所述第一电阻R1和所述第二电阻R2之间的串联节点的电流值。
DAC运放中，所述第三电阻R3的理想阻值为r3，所述第四电阻R4的理想阻值为r4，所述第三电阻R3和所述第四电阻R4的实际阻值为r3*与r4*，在引入所述基准电压模块10后，则放大电压Vout的公式为：
进一步的，放大电压Vout为：
则DAC增益校准电路的运放增益的公式为：
其中，G为DAC增益校准电路的运放增益，f(i0，r1，r2)是关于i0，r1，r2的一个函数。
在本实施例中，通过调整所述基准电压模块10的所述电流源I0的电流i0的大小，可以将运放增益G实际调整为设计期望的
本申请通过在DAC调节模块20前引入一电流/电压可调的所述基准电压模块10，通过校准修正所述基准电压模块10的电流大小与方向来修正所述DAC调节模块20以及所述运算放大模块30中的运放电阻不匹配引入的增益失调，从而使得最终输出的放大电压达到理想的精度，同时也简化了运放增益的精度修调的过程，降低了精度修调的成本。此外，若DAC增益校准电路产生长期的特性漂移，还可以根据实际情况对运放增益多次修调，提高了DAC增益校准电路的可靠性。
进一步的，所述基准电压模块10的所述电流源I0的电流i0调整可以在封装后的芯片进行，电流i0调整值可以采用保存在外部文件中或者储存在芯片的非易失内存中。在实际使用中，通过定期的外部校准，可以不断的修正该电流值i0使得芯片保持高的精度，从而抵消芯片长期工作引入的器件特性漂移。该方法简化了电路的生产流程，缩短时间，降低生产成本。而且由于不需要物理对芯片进行修调，使得校准过程不依赖于芯片的生产，提高了修调的灵活度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (6)
1.一种DAC增益校准电路，其特征在于，包括：
基准电压模块，所述基准电压模块与外部输入的初始电压相连，并向后级输出一基准电压；
DAC调节模块，所述DAC调节模块接收所述基准电压模块输出的所述基准电压，经过DAC调节后向后级输出一调节电压，以及，
运算放大模块，所述运算放大模块接收所述DAC调节模块输出的所述调节电压，经过运放处理后向后级输出一放大电压；
其中，所述基准电压模块包括：电流源、第一电阻和第二电阻，所述第一电阻和所述第二电阻串联，远离所述第二电阻的所述第一电阻的一端连接外部输入的初始电压，远离所述第一电阻的所述第二电阻的一端连接地端，所述电流源的一端连接外部的电源，所述电流源的另一端连接所述第一电阻和所述第二电阻之间的串联节点并向所述DAC调节模块输出所述基准电压；
所述运算放大模块包括：第三电阻、第四电阻和第一放大器，所述第三电阻和所述第四电阻串联，远离所述第四电阻的所述第三电阻的一端连接所述DAC调节模块的输出端，远离所述第三电阻的所述第四电阻的一端连接所述第一放大器的输出端，所述第一放大器的第一输入端连接所述第三电阻和所述第四电阻之间的串联节点，所述第一放大器的第二输入端连接地端。
2.根据权利要求1所述的DAC增益校准电路，其特征在于，所述DAC调节模块包括：m级电阻串模块、m级开关模块和m级校准模块，其中，m为大于或者等于2的整数，各级所述开关模块位于相邻的两级所述电阻串模块之间，各级所述校准模块位于各级所述开关模块的上下两端，第一级所述电阻串模块连接所述基准电压模块输出的所述基准电压。
3.根据权利要求2所述的DAC增益校准电路，其特征在于，第一级所述校准模块、第二级所述校准模块至第m-1级所述校准模块包括：两个第二放大器，一个第二放大器位于各级所述开关模块的上端，另一个第二放大器位于各级所述开关模块的下端。
4.根据权利要求3所述的DAC增益校准电路，其特征在于，各级电阻串模块均包括：至少两个依次串联的电阻。
5.根据权利要求4所述的DAC增益校准电路，其特征在于，各级所述开关模块均包括：至少三个开关单元，第一级所述开关模块、第二级所述开关模块至第m-1级所述开关模块中的所述开关单元依次交错形成两组，两组所述开关单元的一端均连接前一级所述电阻串模块中的电阻之间的串联节点；一组所述开关单元的另一端均连接至一个第二放大器的第一输入端；另一组所述开关单元的另一端均连接至另一个第二放大器的第一输入端；两个第二放大器的第二输入端均连接至各自的输出端。
6.根据权利要求5所述的DAC增益校准电路，其特征在于，第m级所述校准模块包括：一个第二放大器；第m级所述开关模块的多个所述开关单元的一端均连接第m级所述电阻串模块中的电阻之间的串联节点，第m级所述开关模块的多个所述开关单元的另一端均连接至第m级所述校准模块的第二放大器的第一输入端，第m级所述校准模块的第二放大器的第二输入端连接至第m级所述校准模块的第二放大器的输出端，第m级所述校准模块的第二放大器的输出端向所述运算放大模块输出所述调节电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211584207.9A CN115865088B (zh) | 2022-12-09 | 2022-12-09 | Dac增益校准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211584207.9A CN115865088B (zh) | 2022-12-09 | 2022-12-09 | Dac增益校准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115865088A CN115865088A (zh) | 2023-03-28 |
| CN115865088B true CN115865088B (zh) | 2023-06-30 |
Family
ID=85671847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211584207.9A Active CN115865088B (zh) | 2022-12-09 | 2022-12-09 | Dac增益校准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115865088B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140614A (ja) * | 2001-11-08 | 2003-05-16 | Nec Corp | データ線駆動回路 |
| US6781536B1 (en) * | 2003-05-12 | 2004-08-24 | Texas Instruments Incorporated | Dual-stage digital-to-analog converter |
| CN112751565A (zh) * | 2021-01-06 | 2021-05-04 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801655A (en) * | 1995-12-19 | 1998-09-01 | Yokogawa Electric Corporation | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter |
| CN101080871A (zh) * | 2004-12-17 | 2007-11-28 | 松下电器产业株式会社 | 增益可变的模拟数字变换器及其增益调整方法和系统 |
| US7880531B2 (en) * | 2008-01-23 | 2011-02-01 | Micron Technology, Inc. | System, apparatus, and method for selectable voltage regulation |
| JP2019169908A (ja) * | 2018-03-26 | 2019-10-03 | 三菱電機株式会社 | 基準電圧発生回路および集積回路 |
-
2022
- 2022-12-09 CN CN202211584207.9A patent/CN115865088B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140614A (ja) * | 2001-11-08 | 2003-05-16 | Nec Corp | データ線駆動回路 |
| US6781536B1 (en) * | 2003-05-12 | 2004-08-24 | Texas Instruments Incorporated | Dual-stage digital-to-analog converter |
| CN112751565A (zh) * | 2021-01-06 | 2021-05-04 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115865088A (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110037630A1 (en) | Voltage mode dac with calibration circuit using current mode dac and rom lookup | |
| KR20080033588A (ko) | 반도체 메모리 장치의 온도정보 출력회로 및 방법 | |
| EP2845316B1 (en) | Electronic circuit for adjusting an offset of a differential amplifier | |
| WO2005033820A1 (en) | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry | |
| CN106873704B (zh) | 基准电压源及其正温度系数电压生成电路 | |
| US6556154B1 (en) | Offset voltage calibration DAC with reduced sensitivity to mismatch errors | |
| US4465996A (en) | High accuracy digital-to-analog converter | |
| US4931797A (en) | Folding circuit and serial-type A/D converter | |
| US4647907A (en) | Digital-to-analogue converter including calibrated current sources | |
| US8421477B2 (en) | Resistance variation detection circuit, semiconductor device and resistance variation detection method | |
| KR940002137B1 (ko) | 온도변화에 의존하는 출력변화를 보상하는 회로를 갖는 d/a변환기. | |
| EP2487797B1 (en) | Minimum differential non-linearity trim DAC | |
| KR20050016227A (ko) | Ｄ/ａ 변환 회로를 사용하여 전압 트리밍하는 전압 생성회로 및 전압 생성 방법 | |
| US10574247B1 (en) | Digital-to-analog converter transfer function modification | |
| KR0174499B1 (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
| US6917316B2 (en) | Digital adjustment of gain and offset for digital to analog converters | |
| US7145493B2 (en) | Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same | |
| CN115865088B (zh) | Dac增益校准电路 | |
| CN111308304B (zh) | 一种检测双极型晶体管电流放大倍数的电路和方法 | |
| US7196649B2 (en) | Reprogrammable distributed reference ladder for analog-to-digital converters | |
| WO2023116452A1 (en) | Linear dac by input code modification | |
| US7345536B2 (en) | Amplifier circuit and control method thereof | |
| US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
| CN116094525A (zh) | Dac电路 | |
| US6388593B2 (en) | Differential non-linearity correction scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |