CN115863382B

CN115863382B - 一种新型GaN外延结构及其制备方法和应用

Info

Publication number: CN115863382B
Application number: CN202310169618.XA
Authority: CN
Inventors: 孙捷; 潘魁; 张恺馨; 陈年瑞; 严群; 周军; 苏安军; 周雄图; 张永爱; 郭太良
Original assignee: Changsha HCC Hiden Technology Co Ltd
Current assignee: Changsha HCC Hiden Technology Co Ltd
Priority date: 2023-02-27
Filing date: 2023-02-27
Publication date: 2023-06-06
Anticipated expiration: 2043-02-27
Also published as: CN115863382A

Abstract

本发明公开了一种新型GaN外延结构及其制备方法和应用。该新型GaN外延结构包括LED‑on‑FET和FET‑on‑LED两种结构，该结构中LED和FET在同一个衬底上单片集成，共享一个相同的材料平台。本发明通过MOCVD法在衬底上原位生长的新型LED‑on‑FET和FET‑on‑LED外延结构，并将这种新型GaN外延结构作为原料制备单片垂直集成发光器件应用于有源矩阵Micro‑LED和Mini‑LED显示屏。本发明解决了现有的有源矩阵MicroLED和MiniLED显示屏工艺中存在的必须将分别在不同衬底上的驱动电路和LED像素进行转移键合集成的技术难题，具有工业化应用的潜力。

Description

一种新型GaN外延结构及其制备方法和应用

技术领域

本发明涉及一种新型GaN外延结构，特别涉及一种LED和FET共享一个相同的衬底材料平台的GaN外延结构，还涉及一种新型GaN外延结构的制备方法和作为单片垂直集成发光器件的原料的应用，属于半导体光电子技术领域。

背景技术

当前，基于薄膜晶体管(TFT)驱动的有源矩阵液晶显示(LCD)屏和有机发光二极管(OLED)显示屏广泛应用在电脑、电视和智能手机等与人们生活息息相关的电子产品中。TFT充当开关的作用来单独控制显示屏中的每个像素，调节像素的明暗，从而在显示屏上实现图像显示。但是，由于LCD的响应速度慢、色彩饱和度低以及OLED快速老化、色纯度低等缺点逐渐暴露， LCD和OLED都有技术局限性，不能完全满足高分辨率、高亮度、高响应速度的显示需求。

传统GaN基发光二极管(LED)由于具有发光效率高、寿命长等优点，广泛应用在照明、LCD显示背光源等。当LED的尺寸减小到一定程度形成微型发光二极管(Micro-LED，尺寸1~50μm)和次毫米发光二极管(Mini-LED，尺寸50~200 μm)，它们继承了传统GaN基LED的特性，主要用于制备显示器。与LCD和OLED相比，Micro-LED或Mini-LED显示屏具有分辨率高、响应速度快、功耗低等特点，被认为是下一代显示技术的核心之一。

制备有源矩阵Micro-LED或Mini-LED显示屏当前主要有两种技术：(1) 通过巨量转移技术将在GaN外延晶圆上制备的数百万的Micro-LED或Mini-LED发光像素精确转移到驱动基板上，并与驱动基板上的电路互连；(2) 基于倒装芯片键合技术，Micro-LED或Mini-LED像素晶圆以及CMOS(用于驱动单个像素)分别制造，然后将两个异质晶圆键合在一起。这两种工艺都面临一些挑战，通过巨量转移技术转移像素需要高的精度和相当长的时间，产量通常非常低；倒装芯片键合技术中，像素晶圆与互补金属氧化物半导体(CMOS)晶圆键合之前精确对位存在问题，限制了键合的成功率，增加了制造的成本。发光像素或像素晶圆与驱动基板电路互连或者与COMS晶圆键合会使得元件互连引入寄生电感、电容和电阻使器件性能降低，且这两种技术都难以实现产业化的应用。

发明内容

针对现有技术中存在的问题，本发明的第一个目的在于首次提供一种新型的GaN外延结构，该结构中LED和FET在同一个衬底上单片垂直集成，共享一个相同的材料平台，结构紧凑，为实现GaN基垂直集成发光器件应用于有源矩阵Micro-LED和Mini-LED显示屏打下结构基础。

本发明的第二个目的在于提供一种新型的GaN外延结构的制备方法，该制备方法工艺简单，操作方便，为实现GaN基制备有源矩阵Micro-LED或Mini-LED显示屏的产业化应用提供一种新途径。

本发明的第三个目的在于提供一种新型GaN外延结构的应用，将其作为单片垂直集成发光器件的原料应用于有源矩阵Micro-LED和Mini-LED显示屏，不存在LED与驱动晶体管之间的通过凸点键合，制备工艺简单。

为了实现上述技术目的，本发明提供了一种新型GaN外延结构，包括LED-on-FET结构和FET-on-LED结构；

所述LED-on-FET结构包括衬底以及从下至上依次层叠在所述衬底上的GaN缓冲层、u-GaN层、n-GaN层、p-GaN层、n-GaN层A 、量子阱层（MQW层）、p-GaN层B 。

所述FET-on-LED结构包括衬底以及从下至上依次层叠在所述衬底上的GaN缓冲层、u-GaN层、n-GaN层A 、量子阱层（MQW层）、p-GaN层B 、n-GaN层、p-GaN层、n-GaN层A 。

该新型GaN外延结构中，LED全结构包括n-GaN层A、MQW层和p-GaN层B，FET全结构包括n-GaN层、p-GaN层和n-GaN层A ，FET全结构和LED全结构共享了一个相同的材料平台，不仅实现了资源的最大利用化，而且在体积上远远小于分别构建而堆叠起来的结构，因而结构紧凑，为做成单片垂直集成发光器件提供结构基础。

作为一种优选的方案，所述衬底为常规GaN外延结构用来外延生长GaN所使用的材料，包括蓝宝石、硅、碳化硅、金属中的一种，也可以为表面可以生长二维材料的其他衬底材料。

作为一种优选的方案，所述新型GaN外延结构中GaN缓冲层的厚度为2~4μm、u-GaN层的厚度为1.5~2.5 μm、n-GaN层的厚度为1.5~10μm、p-GaN层的厚度为40~100nm、n-GaN层A的厚度为1.5~10um、MQW层中量子阱的厚度为15~225 nm、p-GaN层B 的厚度为100~200 nm。p-GaN层的厚度对单片垂直集成发光器件性能的影响较大，其厚度较小时，晶体管的击穿电压较低，晶体管性能会较差。

作为一种优选的方案，所述MQW层的周期数为1~15，进一步优选为5~8个周期。

本发明还提供了一种新型的GaN外延结构的制备方法，该方法包括方案1或方案2；

方案1：采用MOCVD技术在衬底上外延生长FET全结构，继续原位生长LED结构，得到新型LED-on-FET外延结构；

方案2：采用MOCVD技术在衬底上外延生长LED全结构，继续原位生长FET结构，得到新型FET-on-LED外延结构；

作为一种优选的方案，采用MOCVD技术制备 n-GaN层时，控制温度为1000~1200℃、控制反应物的流量TMGa（三甲基镓） 200~300 sccm、NH₃6000~10000 sccm，控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

作为一种优选的方案，采用MOCVD技术制备 p-GaN层时，控制温度为850~1150℃、控制反应物的流量为TMGa 200~300 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

作为一种优选的方案，采用MOCVD技术制备 n-GaN层A 时，控制温度为1000~1200℃、控制反应物的流量为TMGa 200~300 sccm、NH₃6000~10000 sccm，控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

作为一种优选的方案，采用MOCVD技术制备 MQW层时，控制温度为700~900℃、控制反应物的流量为TMGa 80~100 sccm、TMIn80~100 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

作为一种优选的方案，采用MOCVD技术制备 p-GaN层B时，控制温度为850~1150℃、控制反应物的流量为TMGa 200~300 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种。

MOCVD技术是通过热分解反应方式在衬底上进行气相外延，本发明通过采用MOCVD技术可以实现FET全结构和FET全结构的高质量生长，且外延层的面积均匀性良好，且厚度可控。本发明的关键在于，通过MOCVD技术外延生长了新型GaN外延结构，经过半导体微纳加工工艺制备单片垂直集成LED-on-FET和FET-on-LED器件。

作为一种优选的方案，在本发明中GaN缓冲层通过MOCVD方法制备，控制温度为450~650℃、控制反应物的流量为TMGa 40~80 sccm、NH₃4000~8000 sccm，控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

作为一种优选的方案，u-GaN层通过MOCVD方法制备，控制温度为1000~1200℃、控制反应物的流量为TMGa 200~300 sccm、NH₃6000~10000 sccm，控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种。

作为一个优选的方案，所述FET全结构包括n-GaN层、p-GaN层和n-GaN层A。

作为一个优选的方案，所述LED全结构包括n-GaN层A、MQW层和p-GaN层。

本发明还提供了一种新型GaN外延结构的应用，将新型GaN外延结构作为单片垂直集成发光器件的原料应用于有源矩阵Micro-LED和Mini-LED显示屏。

作为一个优选的方案，所述单片垂直集成发光器件的步骤包括：

步骤1）：在新型GaN外延结构表面沉积一层电流扩展层，并进行高温退火；

步骤2）：对电流扩展层的外延结构进行光刻、刻蚀，得到单片垂直集成发光器件结构；从的剖面图上看，单片垂直集成发光器件结构中，一部分带有电流扩展层，另一部分不带电流扩展层；不带电流扩展层的部分由衬底、GaN缓冲层、u-GaN层、n-GaN层或n-GaN层A构成；

步骤3）：在单片垂直集成发光器件结构沉积一层电绝缘层，通过光刻、刻蚀暴露器件开孔位置，同时得到栅级绝缘层；所述开孔位置包括开孔位置C和开孔位置D，其中开孔位置C位于电流扩展层上的位置，开孔位置D位于n-GaN层或n-GaN层A上且未覆盖电绝缘层的位置；

步骤4）：采用光刻、电子束蒸发在步骤3）中开孔位置沉积LED-on-FET结构中的P电极或FET-on-LED结构中的漏极和源极以及栅级绝缘层沉积栅极；退火，即得；其中P电极或FET-on-LED结构中的漏极设置在开孔位置C上并与电流扩展层接触；源极设置在开孔位置D上并与n-GaN层或n-GaN层A接触；在剖面图上，栅级绝缘层沉积栅极呈“L”型，其与电绝缘层相接触，且不与源极、P电极、漏极接触。

作为一个优选的方案，所述电流扩展层为氧化铟锡(ITO)、石墨烯、氧化锌或氧化镉锡中的一种，采用此种材料的原因在于其具有电阻率低、透明以及与电极形成低势垒接触等特点。

作为一个优选的方案，所述电绝缘层材料为SiO₂、Al₂O₃、HfO₂中的一种，也可以为其他绝缘性能佳的材料。

作为一个优选的方案，所述步骤2)所述的光刻和刻蚀过程为干法刻蚀过程或湿法刻蚀过程。

作为一个优选的方案，所述P电极、漏极、源极和栅极为Ni、Ti、Au中至少一种的金属材料。

作为一个优选的方案，所述步骤1）中的退火温度为500~550℃，时间为1~15min，所述步骤4）中的退火温度为200~250℃，时间为1~3min。

相对现有技术，本发明技术方案带来的有益技术效果：

1）本发明提供的新型GaN外延结构，LED和FET在同一个衬底上单片集成，共享一个相同的材料平台，结构紧凑，为实现GaN基垂直集成发光器件应用于有源矩阵Micro-LED和Mini-LED显示屏打下结构基础。

2）本发明的制备新型GaN外延结构的方法工艺简单，操作方便，有工业化应用的潜力。

3）本发明提供的新型GaN外延结构作为单片垂直集成发光器件的原料应用于有源矩阵Micro-LED和Mini-LED显示屏，利用GaN基FET驱动LED，相比于成熟的Si基FET，具有开关损耗低、频率切换能力强等优点，同时不存在LED与驱动晶体管在两个晶圆上时，必须在二者之间通过转移和现有技术中的凸点键合实现集成的棘手问题，制备工艺简单。在现有技术中的凸点键合中，除了需要在LED和驱动晶体管两个晶圆的相应位置制备凸点外，还面临以下问题：一是LED与驱动晶体管通过凸点键合时，两者的凸点阵列需要以微米级别的精度完成每对凸点的对准，难度很大；二是键合过程中需要对晶圆加一定的温度和压力使其接近准熔化状态，由于凸点之间距离很小，相邻凸点之间容易桥接造成短路，同时不同材料之间因热膨胀系数差异会造成热失配问题，在键合后的冷却过程中会因内部应力较大而破碎，使键合过程失败。这些问题都会降低制造良率，造成成本增大，而通过单片垂直集成发光器件制备有源矩阵显示屏不存在这些问题。同时单片垂直集成发光器件结构可以做的非常紧凑，也可以用于微型化、微型化、智能化的照明、可见光通讯系统。

附图说明

图1是本发明提供的一种新型LED-on-FET外延结构的剖面示意图；

图2是单片垂直集成LED-on-FET器件的剖面示意图；

图3是单片垂直集成LED-on-FET器件的顶部示意图；

图4是一种基于新型GaN外延结构制备单片垂直集成LED-on-FET器件的方法的流程示意图；

图5是单片垂直集成LED-on-FET器件的等效电路图；

图6是本发明提供的一种新型FET-on-LED外延结构的剖面示意图；

图7是单片垂直集成FET-on-LED器件的剖面示意图；

图8是单片垂直集成FET-on-LED器件的顶部示意图；

图9是一种基于新型GaN外延结构制备单片垂直集成FET-on-LED器件的方法的流程示意图；

图10是单片垂直集成FET-on-LED器件的等效电路图；

图11是对比例提供的一种新型LED-on-BJT外延结构的剖面示意图；

图12是单片垂直集成LED-on-BJT器件的剖面示意图；

图13是一种基于新型GaN外延结构制备单片垂直集成FET-on-BJT器件的方法的流程示意图；

图中：1-外延GaN新型结构的衬底、2-GaN缓冲层、3-u-GaN层、4- n-GaN层、5-p-GaN层、6-n-GaN层A、 7-MQW层、8-p-GaN层B、9-电流扩展层、10-电绝缘层、11-P电极(FET-on-LED器件结构中为漏极)、12-栅极、13-源极、14-基极、15-发射极、100-新型LED-on-FET外延结构、101-新型FET-on-LED外延结构、102-新型LED-on-BJT外延结构(与100相同)。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

实施例1

如图1所示，本实施例中的一种新型LED-on-FET外延结构，包括衬底和设于衬底上的新型GaN外延结构，包括GaN的衬底、GaN缓冲层、u-GaN层、n-GaN层、p-GaN层、n-GaN层A 、MQW层、p-GaN层B 。其中n-GaN层、p-GaN层和n-GaN层A 为制备FET的外延结构，n-GaN层A 、MQW层和p-GaN层B 为制备LED的外延结构。

本实施例中，新型GaN外延结构的外延衬底为蓝宝石。GaN缓冲层厚度为2.3 μm，u-GaN层厚度为1.8μm，n-GaN层厚度为6μm，p-GaN层厚度为40nm，n-GaN层A 厚度为2μm，MQW层中量子阱厚度为90 nm(6个周期)，p-GaN层B 厚度为100 nm。

本实施例中，GaN缓冲层通过MOCVD方法制备，控制温度为515℃、控制反应物的流量为TMGa 50 sccm、NH₃ 6000 sccm，控制载气的流量为3000 sccm，载气为N₂；

u-GaN层通过MOCVD方法制备，控制温度为1050℃、控制反应物的流量为TMGa 250sccm、NH₃8500 sccm，控制载气的流量为3500sccm，载气为N₂。

本实施例中，新型LED-on-FET外延结构采用MOCVD技术在衬底上外延生长FET全结构，继续原位生长LED结构得到。

采用MOCVD技术制备 n-GaN层时，控制温度为1150℃、控制反应物的流量为TMGa250 sccm、NH₃9500 sccm、控制载气的流量为3500sccm，载气为N₂；

采用MOCVD技术制备 p-GaN层时，控制温度为1050℃、控制反应物的流量为TMGa220 sccm、NH₃9000 sccm、控制载气的流量为3000sccm，载气为N₂；

采用MOCVD技术制备 n-GaN层A 时，控制温度为1150℃、控制反应物的流量为TMGa250 sccm、NH₃9500 sccm、控制载气的流量为3500sccm，载气为N₂；

采用MOCVD技术制备 MQW层时，控制温度为850℃、控制反应物的流量为TMGa 80sccm、TMIn 100 sccm、NH₃ 6000 sccm、控制载气的流量为3000sccm，载气为N₂；

采用MOCVD技术制备 p-GaN层B 时，控制温度为1050℃、控制反应物的流量为TMGa220 sccm、NH₃9000 sccm、控制载气的流量为3000sccm，载气为N₂。

通过本实施例生长的新型GaN外延结构作为单片垂直集成发光器件的原料，其中单片垂直集成发光器件LED-on-FET器件的制备包括以下步骤，如图4所示：

步骤1）：通过磁控溅射工艺在新型GaN外延结构表面p-GaN上沉积一层电流扩散层ITO（厚度为75 nm），并在N₂氛围500℃退火；时间为3 min；

步骤2）：通过标准的光刻工艺，制备光刻胶掩膜，采用ICP刻蚀未保护区域的ITO和GaN外延结构，形成单片垂直集成发光LED-on-FET器件结构；

步骤3）：在所得到的单片垂直集成发光LED-on-FET器件结构表面通过等离子体增强化学的气相沉积法(PECVD)制备一层电绝缘层SiO₂，通过光刻形成掩膜，ICP刻蚀掉相应位置的电绝缘层SiO₂,暴露器件的P电极和源极位置。未刻蚀电绝缘层SiO₂部分充当栅极绝缘层；

步骤4）：采用lift-off和电子束蒸发工艺，在开孔的位置、未刻蚀电绝缘层上沉积Cr/Al/Ti/Pt/Au金属，形成器件的P电极、源极、栅极，退火(温度250℃，时间2 min)形成欧姆接触，即得单片垂直集成发光LED-on-FET器件。

单片垂直集成发光LED-on-FET器件应用于有源矩阵Micro-LED和Mini-LED显示屏，克服了通过现有技术中金属凸点将分别制备的LED像素点或像素晶圆与驱动晶体管键合在一起制备有源矩阵显示屏的技术难题，制备工艺简单。在现有技术中的凸点键合中，除了需要在LED和驱动晶体管两个晶圆的相应位置制备凸点外，还面临以下问题：一是LED与驱动晶体管通过凸点键合时，两者的凸点阵列需要以微米级别的精度完成每对凸点的对准，难度很大；二是键合过程中需要对晶圆加一定的温度和压力使其接近准熔化状态，由于凸点之间距离很小，相邻凸点之间容易桥接造成短路，同时不同材料之间因热膨胀系数差异会造成热失配问题，在键合后的冷却过程中会因内部应力较大而破碎，使键合过程失败。且凸点键合工艺条件复杂，需要一定的压力，温度和较长的时间(例如100公斤压力，150℃，600s)，才可以将LED像素点或像素晶圆与驱动晶体管键合在一起。

实施例2

如图6所示，本实施例提供了一种新型FET-on-LED外延结构，包括衬底和设于衬底上的新型GaN外延结构，衬底为可以外延生长GaN的衬底，新型GaN外延结构包括GaN缓冲层、u-GaN层、 n-GaN层A 、MQW层、p-GaN层、n-GaN层、p-GaN层、n-GaN层A 。n-GaN层、p-GaN层和n-GaN层A 为制备FET的外延结构，n-GaN层A 、MQW层和p-GaN层B 为制备LED的外延结构。

本实施例中，新型GaN外延结构的外延衬底为蓝宝石。GaN缓冲层厚度为2.3μm，u-GaN层厚度为1.8 μm，n-GaN层A 厚度为2μm，MQW层中量子阱厚度为90 nm(6个周期)，p-GaN层B 厚度为100 nm，n-GaN层厚度6um，p-GaN层厚度为40nm。

本实施例中，GaN缓冲层通过MOCVD方法制备，控制温度为515℃、控制反应物的流量为TMGa 50 sccm、NH₃ 6000 sccm，控制载气的流量为3000sccm，载气为N₂；

u-GaN层通过MOCVD方法制备，控制温度为1050℃、控制反应物的流量为TMGa 250sccm、NH₃8500 sccm，控制载气的流量为3000sccm，载气为N₂。

本实施例中，新型FET-on-LED外延结构采用MOCVD技术在衬底上外延生长LED全结构，继续原位生长FET结构得到。

通过本实施例生长的新型GaN外延结构作为单片垂直集成发光器件的原料，其中单片垂直集成发光器件FET-on-LED器件的制备包括以下步骤，如图9所示：

步骤1）：通过磁控溅射工艺在新型GaN外延结构表面n-GaN上沉积一层电流扩散层ITO，厚度为75 nm，并在N₂氛围500℃退火；时间为3 min；

步骤2）：通过标准的光刻工艺，制备光刻胶掩膜，采用ICP刻蚀未保护区域的ITO和GaN外延结构，形成单片垂直集成发光FET-on-LED器件结构；

步骤3）：在所得到的单片垂直集成发光FET-on-LED器件结构表面通过等离子体增强化学的气相沉积法(PECVD)制备一层电绝缘层SiO₂，通过光刻形成掩膜，ICP刻蚀掉相应位置的电绝缘层SiO₂，暴露器件的P电极和源极位置。未刻蚀电绝缘层SiO₂部分充当栅极绝缘层；

步骤4）：采用lift-off和电子束蒸发工艺，在开孔的位置、未刻蚀电绝缘层上沉积Cr/Al/Ti/Pt/Au金属，形成器件的漏极、源极、栅极，退火(温度250℃，时间2 min)形成欧姆接触，即得单片垂直集成发光FET-on-LED器件。

单片垂直集成发光FET-on-LED器件应用于有源矩阵Micro-LED和Mini-LED显示屏，克服了通过金属凸点将分别制备的LED像素点或像素晶圆与驱动晶体管键合在一起制备有源矩阵显示屏，制备工艺简单。在现有技术中的凸点键合中，除了需要在LED和驱动晶体管两个晶圆的相应位置制备凸点外，还面临以下问题：一是LED与驱动晶体管通过凸点键合时，两者的凸点阵列需要以微米级别的精度完成每对凸点的对准，难度很大；二是键合过程中需要对晶圆加一定的温度和压力使其接近准熔化状态，由于凸点之间距离很小，相邻凸点之间容易桥接造成短路，同时不同材料之间因热膨胀系数差异会造成热失配问题，在键合后的冷却过程中会因内部应力较大而破碎，使键合过程失败。且凸点键合工艺条件复杂，需要一定的压力，温度和较长的时间(例如100公斤压力，150℃，600s)，才可以将LED像素点或像素晶圆与驱动晶体管键合在一起。

对比实施例1

对比实施例1中通过新型LED-on-BJT外延结构(与实施例1中LED-on-FET外延结构相同)制备单片垂直集成发光LED-on-BJT器件。LED-on-BJT器件结构制备中需要经过2步台面刻蚀工艺，而且刻蚀形成基极台面时一定不能刻透p-GaN层(否则器件将失效)。p-GaN层厚度为40~100 nm，刻蚀基极台面时很难保证正好刻到p-GaN层，工艺条件苛刻，制备的LED-on-BJT器件很容易失效。与实施例1和2相比，LED-on-FET和FET-on-LED器件结构制备中只需经过1步台面刻蚀工艺，刻蚀形成栅极台面时可以刻透p-GaN层，工艺条件简单，器件容易成功制备。

如图11所示，本实施例中的一种新型LED-on-BJT外延结构(与实施例1中LED-on-FET外延结构相同)，包括衬底和设于衬底上的新型GaN外延结构，包括GaN的衬底、GaN缓冲层、u-GaN层、n-GaN层、p-GaN层、n-GaN层A、MQW层、p-GaN层B。其中n-GaN层、p-GaN层和n-GaN层A为制备BJT的外延结构，n-GaN层A、MQW层和p-GaN层B为制备LED的外延结构。

本实施例中，新型GaN外延结构的外延衬底为蓝宝石。GaN缓冲层厚度为2.3μm，u-GaN层厚度为1.8 μm，n-GaN层厚度为6μm，p-GaN层厚度为40nm，n-GaN层A 厚度为2μm，MQW层中量子阱厚度为90 nm(6个周期)，p-GaN层B厚度100 nm。

本实施例中，GaN缓冲层通过MOCVD方法制备，控制温度为515℃、控制反应物的流量为TMGa 50sccm、NH₃ 6000 sccm，控制载气的流量为3000sccm，载气为N₂；

u-GaN层通过MOCVD方法制备，控制温度为1050℃、控制反应物的流量为TMGa 250sccm、NH₃8500sccm，控制载气的流量为3000sccm，载气为N₂。

本实施例中，新型LED-on-BJT外延结构采用MOCVD技术在衬底上外延生长BJT全结构，继续原位生长LED结构得到。

采用MOCVD技术制备 n-GaN层A时，控制温度为1150℃、控制反应物的流量为TMGa250 sccm、NH₃9500 sccm、控制载气的流量为3500sccm，载气为N₂；

采用MOCVD技术制备 MQW层时，控制温度为850℃、控制反应物的流量为TMGa 80sccm、TMIn 100 sccm、NH₃6000 sccm、控制载气的流量为3000sccm，载气为N₂；

采用MOCVD技术制备 p-GaN层B时，控制温度为1050℃、控制反应物的流量为TMGa220 sccm、NH₃9000 sccm、控制载气的流量为3000sccm，载气为N₂。

通过本实施例生长的新型GaN外延结构作为单片垂直集成发光器件的原料，其中单片垂直集成发光器件LED-on-BJT器件的制备包括以下步骤，如图12所示：

步骤1）：通过磁控溅射工艺在新型GaN外延结构表面p-GaN上沉积一层电流扩散层ITO(厚度为75 nm)，并在N₂氛围500℃退火；时间为3 min；

步骤2）：通过标准的光刻工艺，制备光刻胶掩膜，采用ICP刻蚀未保护区域的ITO和GaN外延结构(刻蚀至n-GaN层)，形成单片垂直集成发光LED-on-BJT器件结构的发射极；

步骤3）：通过标准的光刻工艺，制备光刻胶掩膜，采用ICP刻蚀未保护区域GaN外延结构(刻蚀至p-GaN层)，形成单片垂直集成发光LED-on-BJT器件结构的基极；

步骤4）：采用lift-off和电子束蒸发工艺，在开孔的位置沉积Cr/Al/Ti/Pt/Au金属，形成器件的P电极、基极、发射极，退火形成欧姆接触，即得单片垂直集成发光LED-on-BJT器件。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims

1.一种新型GaN外延结构的应用，其特征在于：所述新型GaN外延结构包括LED-on-FET结构和FET-on-LED结构：

所述LED-on-FET结构（100）包括衬底（1）以及从下至上依次层叠在所述衬底（1）上的GaN缓冲层（2）、u-GaN层（3）、n-GaN层（4）、p-GaN层（5）、n-GaN层A（6）、量子阱层（7）、p-GaN层B（8）；

所述FET-on-LED结构（101）包括衬底（1）以及从下至上依次层叠在所述衬底（1）上的GaN缓冲层（2）、u-GaN层（3）、n-GaN层A（6）、量子阱层（7）、p-GaN层B（8）、n-GaN层（4）、p-GaN层（5）、n-GaN层A（6）；

所述新型GaN外延结构作为单片垂直集成发光器件的原料应用于有源矩阵Micro-LED和Mini-LED显示屏；

所述单片垂直集成发光器件的步骤包括：

步骤1）：在新型GaN外延结构表面沉积一层电流扩展层（9），并进行高温退火；

步骤2）：对电流扩展层的外延结构进行光刻、刻蚀，得到单片垂直集成发光器件结构；从的剖面图上看，单片垂直集成发光器件结构中，一部分带有电流扩展层（9），另一部分不带电流扩展层（9）；不带电流扩展层（9）的部分由衬底、GaN缓冲层、u-GaN层、n-GaN层或n-GaN层A构成；

步骤3）：在单片垂直集成发光器件结构沉积一层电绝缘层（10），通过光刻、刻蚀暴露器件开孔位置，同时得到栅级绝缘层；所述开孔位置包括开孔位置C和开孔位置D，其中开孔位置C位于电流扩展层（9）上的位置，开孔位置D位于n-GaN层（4）或n-GaN层A（6）上且未覆盖电绝缘层（10）的位置；

步骤4）：采用光刻、电子束蒸发在步骤3）中开孔位置沉积LED-on-FET结构中的P电极或FET-on-LED结构中的漏极和源极以及栅级绝缘层沉积栅极；退火，即得；其中P电极或FET-on-LED结构中的漏极设置在开孔位置C上并与电流扩展层（9）接触；源极设置在开孔位置D上并与n-GaN层（4）或n-GaN层A（6）接触；在剖面图上，栅级绝缘层沉积栅极（12）呈“L”型，其与电绝缘层（10）相接触，且不与源极、P电极、漏极接触。

2.根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述衬底包括蓝宝石、硅、碳化硅、金属中的一种。

3. 根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述新型GaN外延结构中GaN缓冲层（2）的厚度为2~4μm、u-GaN层（3）的厚度为1.5~2.5μm、n-GaN层（4）的厚度为1.5~10μm、p-GaN层（5）的厚度40~100nm、n-GaN层A（6）的厚度为1.5~10um、量子阱层（7）中量子阱的厚度15~225nm、p-GaN层B（8）的厚度100~200 nm。

4.根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述量子阱层（7）的周期数为1~15。

5.根据权利要求1~4中任一项所述的新型GaN外延结构的应用，其特征在于：所述新型GaN外延结构的制备方法包括方案1或方案2；

所述方案1：采用MOCVD技术在衬底上外延生长FET全结构，继续原位生长LED结构，得到新型LED-on-FET外延结构；

所述方案2：采用MOCVD技术在衬底上外延生长LED全结构，继续原位生长FET结构，得到新型FET-on-LED外延结构；

所述FET全结构包括n-GaN层（4）、p-GaN层（5）和n-GaN层A（6）；

所述LED全结构包括n-GaN层A（6）、量子阱层（7）和p-GaN层B（8）；

采用MOCVD技术制备 n-GaN层（4）时，控制温度为1000~1200℃、控制反应物的流量为三甲基镓200~300 sccm、NH₃6000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

采用MOCVD技术制备 p-GaN层（5）时，控制温度为850~1150℃、控制反应物的流量为200~300 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

采用MOCVD技术制备 n-GaN层A（6）时，控制温度为1000~1200℃、控制反应物的流量为三甲基镓200~300 sccm、NH₃6000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

采用MOCVD技术制备量子阱层（7）时，控制温度为700~900℃、控制反应物的流量为三甲基镓80~100 sccm、TMIn80~100 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种；

采用MOCVD技术制备 p-GaN层B（8）时，控制温度为850~1150℃摄氏度、控制反应物的流量为三甲基镓200~300 sccm、NH₃4000~10000 sccm、控制载气的流量为3000~6000sccm，所述载气选自H₂或N₂中的至少一种。

6.根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述电流扩展层为氧化铟锡、石墨烯、氧化锌或氧化镉锡中的一种；所述电绝缘层材料为SiO₂、Al₂O₃、HfO₂中的一种。

7.根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述P电极、漏极、源极和栅极为Ni、Ti、Au中至少一种的金属材料。

8.根据权利要求1所述的一种新型GaN外延结构的应用，其特征在于：所述步骤1）中的退火温度为500~550℃，时间为1~15min；所述步骤4）中的退火温度为200~250℃，时间为1~3min。