CN115863190A - 晶圆键合方法 - Google Patents
晶圆键合方法 Download PDFInfo
- Publication number
- CN115863190A CN115863190A CN202111115366.XA CN202111115366A CN115863190A CN 115863190 A CN115863190 A CN 115863190A CN 202111115366 A CN202111115366 A CN 202111115366A CN 115863190 A CN115863190 A CN 115863190A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- nth
- bonded
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及一种晶圆键合方法。所述晶圆键合方法中,在第n晶圆的正面临时键合承载基板,并在背面的导通孔工艺以及与第(n‑1)晶圆的键合工艺结束之后,将承载基板移除,并将第n晶圆的正面和第(n+1)晶圆键合,其中,在临时键合承载基板时,第n晶圆上的正面键合端子被保护层覆盖,这样在移除承载基板后,所述正面键合端子仍覆盖有所述保护层,可以保护正面键合端子避免被污染以及损耗,有助于提高三维集成键合晶圆的可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种晶圆键合方法。
背景技术
三维集成技术可以实现高性能集成互连电路,是获得高性能芯片的一种新技术。在利用三维集成技术制造芯片时,先利用不同的晶圆分别制造一部分电路,然后将形成有电路的晶圆键合在一起,并使晶圆上的电路相互连接,形成一个完整的电路系统。
目前常用的三维集成技术中,在完成不同晶圆的制作后并进行晶圆键合时,先将一晶圆(记为晶圆二)的正面临时键合在一承载基板上,以便于将该晶圆翻转,然后在该晶圆的背面制作连接正面电路的导通结构(如铜导通孔,Cu via),并从背面使晶圆二与晶圆一键合,接着去除(即解键合)承载基板,以将被承载基板覆盖的晶圆二的正面的键合端子露出,进而从正面与晶圆三键合,即可形成晶圆一、晶圆二、晶圆三依次叠加的三层键合晶圆结构,根据需要,还可以进行四层以上的晶圆键合。在上述晶圆键合过程中,通过灵活利用承载基板作支撑,可在晶圆正面和背面均进行作业,便于多个晶圆集成并实现三维互联。
但是,上述工艺流程中,在解键合承载基板时,被所述承载基板覆盖键合端子表面容易被键合胶或其它生成物污染,在解键合后的清洗时,键合端子表面还容易被清洗液反应损耗,并且,在键合承载基板前后,该键合端子常被长时间暴露,容易在表面生成氧化层,这些因素都会对三维集成后的电路系统的可靠性产生不利影响。
发明内容
为了优化三维集成技术,避免解键合承载基板对承载基板覆盖的键合端子造成不良影响,本发明提供了一种晶圆键合方法。
本发明提供的晶圆键合方法包括以下步骤:
提供m个晶圆中的第n晶圆,所述第n晶圆的正面形成有相应的第n电路结构以及一保护层,所述第n电路结构包括被一正面介质层暴露的正面键合端子,所述保护层覆盖所述正面介质层和所述正面键合端子,m和n均为正整数,且m≥3,2≤n<m;
在所述第n晶圆的正面临时键合一承载基板,并利用所述承载基板的支撑,在所述第n晶圆的背面制作导通结构,所述导通结构与所述第n电路结构电连接且包括被一背面介质层暴露的背面键合端子;
在所述第n晶圆的背面键合第(n-1)晶圆,所述第n晶圆的背面键合端子与所述第(n-1)晶圆的电路电连接;
移除所述承载基板,再去除所述保护层,露出所述第n晶圆的正面键合端子;
在所述第n晶圆的正面键合第(n+1)晶圆,其中所述第n晶圆的正面键合端子与所述第(n+1)晶圆的电路电连接。
可选的,所述保护层为金属层。
可选的,所述第n晶圆的正面键合端子和覆盖所述正面键合端子的金属层通过同一沉积工艺形成。
可选的,所述正面键合端子和所述金属层均包括钴、钼、铝、铜和钨中的至少一种。
可选的,所述第n晶圆与所述承载基板的临时键合采用粘接键合。
可选的,所述第n晶圆和所述第(n-1)晶圆以及所述第(n+1)晶圆的键合采用混合键合。
可选的,采用化学机械研磨工艺去除所述保护层。
可选的,所述承载基板为覆盖有氧化层的晶圆,所述第n晶圆正面的保护层与所述承载基板上的所述氧化层相对并键合。
可选的,当n=2时,与所述第n晶圆的背面键合的所述第(n-1)晶圆为第一晶圆,所述第一晶圆的正面形成有键合端子,以与所述第n晶圆的背面键合端子键合,所述第一晶圆的背面未形成键合端子。
可选的,当n=m-1时,与所述第n晶圆的正面键合的所述第(n+1)晶圆为第m晶圆,所述第m晶圆的背面形成有键合端子,以与所述第n晶圆的正面键合端子键合,所述第m晶圆的正面未形成键合端子。
可选的,所述晶圆键合方法中,使n分别取2、3、...、(m-1),以得到由第一晶圆、第二晶圆、...、第m晶圆键合而成的三维键合晶圆。
本发明提供的晶圆键合方法中,在第n晶圆的正面临时键合承载基板,并在背面的导通孔工艺以及与第(n-1)晶圆的键合工艺结束之后,将承载基板移除,并将第n晶圆的正面和第(n+1)晶圆键合,其中,在临时键合所述承载基板时,第n晶圆的正面键合端子被保护层覆盖,这样在移除承载基板后,所述正面键合端子仍覆盖有所述保护层,可以保护正面键合端子避免被污染以及损耗,有助于提高三维集成键合晶圆的可靠性。
附图说明
图1是现有技术中将晶圆具有键合端子的正面与承载晶圆临时键合后键合端子处的放大示意图。
图2是现有技术中解键合承载晶圆后键合端子处的放大示意图。
图3是现有技术中键合端子表面被氧化的放大示意图。
图4A至图4F是本发明实施例的晶圆键合方法各步骤的剖面示意图。
图5是本发明实施例的晶圆键合方法的流程示意图。
附图标记说明:
10、20、30-承载基板;21-键合端子;11-键合胶;22-氧化层;100-第一晶圆;200-第二晶圆;210-第二电路结构;220、320-保护层;230-正面介质层;211-正面键合端子;240-背面介质层;212-背面键合端子;300-第三晶圆;310-第三电路结构。
具体实施方式
如图1所示,现有技术在完成晶圆正面的工艺后,在正面临时键合一承载基板10,以进行背面的作业,在完成背面的作业后,再移除承载基板10,并在正面再键合一晶圆。承载基板10例如是通过粘接的方式与设置有键合端子21的晶圆的正面临时键合,因而键合端子21的表面被键合胶11覆盖。如图2所示,在移除承载基板10后,一部分键合胶11或反应物容易残留在键合端子21表面,为了去除正面的杂质而采用的一些常用的清洗剂会损伤键合端子21,不利于键合端子21与后续正面键合的晶圆的连接性。另外,现有技术直接在形成于正面的键合端子21上临时键合承载基板10,并在移除承载基板10后利用正面的键合端子21与另外的晶圆键合,容易理解,键合端子21在键合承载基板10前和移除承载基板10后,容易长时间暴露于空气,这会导致键合端子表面形成难去除的氧化层22(参照图3),进而影响键合质量。
以下结合附图和具体实施例对本发明的晶圆键合方法作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是,下文中的术语“第一”、“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序,一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的结构被倒置或者以其它不同方式定位(如旋转),示例性术语“在……上”也可以包括“在……下”和其它方位关系。
本发明实施例的晶圆键合方法中,将多个晶圆按照一定顺序在厚度方向上进行键合,形成三维键合晶圆,具体先取其中的一个晶圆,在正面和背面各键合另外的一个晶圆,然后在新形成的正面和背面的基础上,再进行晶圆键合,直至键合的晶圆数量满足设计要求。为了清楚起见,本发明实施例例如对m个晶圆进行键合,其中,在形成三维键合晶圆后的结构中,依照从下到上的顺序,将各晶圆依次记为第一晶圆、第二晶圆、...、第m晶圆,m为大于等于3的正整数。对于m个晶圆中正面和背面均与其它晶圆键合的一个晶圆,记为第n晶圆,n为正整数,n的取值选自2、3、...、(m-1)中的一个,2≤n<m。本发明对晶圆的类型及内部结构(如在晶圆上形成的具体元器件及电路)不作限制,可以采用本领域公开的晶圆,如经过半导体器件制作流程后的硅晶圆。
以下实施例中,以n=2为例,对第二晶圆和与其相邻的第一晶圆和第三晶圆的键合方法进行说明。当n大于2时,如n=3,可采用类似于第二晶圆与第一晶圆和第三晶圆键合的方法,将第三晶圆与相邻的第二晶圆和第四晶圆进行键合,可见,利用n=2和n=3来执行相应的键合方法,可实现四个晶圆的键合,依次类推,利用以下描述的方法,通过改变n的取值,可实现对多个晶圆(如m个晶圆)的键合。以下进行具体说明。
图4A至图4F是本发明实施例的晶圆键合方法各步骤的剖面示意图。以下结合图4A至图4F对本发明实施例的晶圆键合方法进行说明。
如图4A所示,首先,提供m个晶圆中的第二晶圆200(示例的,n=2),第二晶圆200的正面形成有相应的第二电路结构210以及一保护层220,第二电路结构210包括被正面介质层230暴露的正面键合端子211,保护层220覆盖所述正面介质层230和正面键合端子211。此处第二晶圆200的正面指在制作其上的元器件时朝向上方的一侧,与之相对的一侧则为背面。
在第二晶圆200的正面形成的第二电路结构210例如是在第二晶圆210上形成的多层电性互连结构,其中包括通过介质材料隔离的多层图形化的导电层以及导电插塞,所述导电层和导电插塞在晶圆内的各掺杂区、电路和输入/输出之间提供互连,图4A中第二电路结构210的位置及形状仅为示意。
正面介质层230可包括氧化硅、氮化硅、氮氧化硅、碳化硅等无机绝缘材料中的至少一种,也可包括如聚酰亚胺、亚克力树脂等有机绝缘材料中的至少一种。正面介质层230还可具有掺杂物,例如包括掺杂了硼和/或磷的氧化硅。正面介质层230也可以采用其它绝缘材料,如介电常数比氧化硅低的低介电常数(Low-k)材料。第二电路结构210可包括形成于正面介质层230中的导电插塞,被正面介质层230暴露的正面键合端子211例如为导电插塞的上端部。
保护层220覆盖上述正面介质层230和被正面介质层230暴露的正面键合端子211,以避免后续移除承载基板时对正面键合端子211造成不良影响。保护层220可采用非导电材料(如氧化硅、氮化硅、氮氧化硅、碳化硅等无机绝缘材料或如聚酰亚胺、亚克力树脂等有机绝缘材料),也可采用导电材料。保护层220例如为金属层。进一步的,该金属层可与正面键合端子211通过同一沉积工艺形成,可以节约工艺。本实施例中,包括正面键合端子211的导电插塞通过在正面介质层230中形成通孔并利用物理气相沉积或者电镀、化学镀等工艺在该通孔中填充导电材料而形成,其中,导电材料在填充通孔的同时,还沉积在正面介质层230上表面,从而在正面介质层230上方形成金属层,从而将金属层去除后方才能露出正面键合端子211。制作所述正面键合端子211和所述金属层的导电材料可包括钴、钼、铝、铜和钨中的至少一种,也可包括其它适合的金属或合金。本实施例正面键合端子211和保护层220例如为金属铜。所述保护层例如具有约1μm~2μm的厚度。
如图4B所示,接着,将第二晶圆200的正面临时键合在一承载基板20上。此处“临时”键合指该键合在后续的制作过程中需进行解键合。具体的,承载基板20选用在翻转后的工艺过程中能够起支撑作用的基板。所述承载基板20例如为一裸晶圆。为了确保临时键合的质量,承载基板20可以为覆盖有氧化层的晶圆,在临时键合时,第二晶圆200正面的保护层220与承载基板20上的氧化层彼此相对。第二晶圆200和承载基板20的临时键合例如采用粘接键合,在粘接键合时,利用键合胶、粘片膜(Die Attach Film,DAF)或干膜(dry film)(图中未示出)将第二晶圆200的正面临时键合在承载基板20上。在与承载基板20临时键合后,可将第二晶圆200的背面翻转朝上,以进行背面作业。
如图4C所示,然后,利用承载基板20的支撑,在第二晶圆200的背面制作导通结构,所述导通结构与第二电路结构210电连接且包括被一背面介质层240暴露的背面键合端子212。
具体的,本实施例中,为了便于在背面键合另一晶圆,且使所述另一晶圆的电路与第二晶圆200连接,先对第二晶圆200的背面进行减薄,再通过进行刻蚀、沉积等操作,将第二电路结构210的电性还从背面引出,从而在背面侧形成导通结构,所述导通结构与第二电路结构210电连接,所述导通结构包括被背面介质层240暴露的背面键合端子212。所述背面介质层240形成于第二晶圆200背面,所述导通结构通过在背面介质层240中形成导电插塞来将第二电路结构210的电性从背面引出。所述背面键合端子212例如为该接触插塞的上端部。
如图4D所示,接着,将第二晶圆200从背面和第一晶圆100键合,所述第二晶圆200的背面键合端子212与第一晶圆100的电路电连接。
本实施例中,第一晶圆100仅与第二晶圆200键合,因而第一晶圆100仅在形成相应的第一电路结构的正面设置了键合端子,在键合时,第二晶圆200的背面与第一晶圆100的正面相对,并且第二晶圆200的背面键合端子212和第一晶圆100正面的键合端子两两相对,经过键合,两片晶圆的键合端子相互电连接,并且,露出键合端子的介质层表面也相互连接。本发明不限于此,在另外的一些实施例中,第一晶圆100也可以在背面设置键合端子,第一晶圆100与第二晶圆200也可以背面相对地键合。若设置第一晶圆100的背面与第二晶圆200背面键合,第一晶圆100的正面可事先临时键合在一承载基板上。将第二晶圆200和第一晶圆100键合的方法可采用混合键合(HybridBonding)。
如图4E所示,然后,移除与第二晶圆200临时键合的承载基板20,再去除上述保护层220,露出第二晶圆200上的正面键合端子211。具体的,移除承载基板20和去除保护层220的步骤(至少后一步骤)可在准备利用正面键合端子211进一步实施键合之前再进行,以避免正面键合端子211暴露于空气过长时间而导致氧化。移除承载基板20的方法可根据第二晶圆200与承载基板20之间的键合方式具体选择,例如,二者采用粘接键合时,可根据粘接材料的特性选择加热或者紫外光照等方法使得粘接材料粘性下降,从而将承载基板20移除。
在移除承载基板20后,第二晶圆200正面的保护层220被露出,而正面键合端子211位于保护层220之下,因此在此移除过程中,正面键合端子211未受到污染以及损伤。在第二晶圆200正面键合另一晶圆(本实施例为第三晶圆)前,需要将保护层220去除,以将正面键合端子211露出,具体可根据保护层220的材质可选择适合的去除工艺。本实施例中,保护层220为与正面键合端子211同次沉积形成的金属层,可选择化学机械研磨工艺(CMP)将该金属层去除。如图4E所示,在去除保护层220后,第二晶圆200的正面键合端子211的上表面被露出,移除承载基板20而产生的污染物容易随着保护层220而离开第二晶圆200,从而降低了正面键合端子211在相关清洗过程中被损伤的风险,而且,由于正面键合端子211在键合承载基板20之前即被保护层220覆盖,且移除承载基板20后还被保护层220覆盖,当需要利用正面键合端子211进行键合时,再去除保护层220将正面键合端子211露出,使正面键合端子211暴露空气的时间尽可能短,可大大降低正面键合端子211被氧化的风险,或者说,使得正面键合端子211表面形成难以去除的氧化层的风险降低,这样可以降低正面键合端子211的接触电阻,确保后续电连接的可靠性。
如图4F所示,在露出正面键合端子211后,接着,使第二晶圆200从正面和第三晶圆300键合,其中第二晶圆200的正面键合端子211与第三晶圆300的电路电连接。
具体的,第三晶圆300可通过正面或者背面与第二晶圆200的正面相对来实施键合。一实施例中,要制作的三维键合晶圆共包括三片晶圆,第三晶圆300为位于顶部的晶圆,此时第三晶圆300可仅在形成相应的第三电路结构的正面设置键合端子,这样在键合时,使第三晶圆300的正面与第二晶圆200的正面相对。但不限于此,另一实施例中,第三晶圆300在背面也可设置键合端子,并可以背面与第二晶圆200的正面键合,这种情况下第三晶圆300的正面可事先临时键合在一承载基板上。键合第二晶圆200和第三晶圆300的工艺可采用混合键合(Hybrid Bonding)。
本实施例中,要制作的三维键合晶圆包括三片以上的器件晶圆,且第三晶圆300设计为背面与第二晶圆200键合,而正面与其它晶圆(此处称为第四晶圆)键合。第三晶圆300的正面可形成有相应的第三电路结构310以及一保护层320,所述第三电路结构310包括被一正面介质层暴露的键合端子,在第三晶圆300正面,该保护层320覆盖下方的正面介质层和键合端子,即第三晶圆300的正面采用了与第二晶圆200正面类似的结构,以便于利用类似于在第二晶圆200正面键合第三晶圆300的方法来在第三晶圆300的正面键合第四晶圆,在与第二晶圆200键合之前,第三晶圆300的正面与一承载基板30临时键合。此外,第三晶圆300的背面采用了与第二晶圆200背面类似的结构,即通过形成导通结构,将正面形成的第三电路结构310的电性还引出至背面,该导通结构可包括被一背面介质层暴露的键合端子,则第三晶圆300即可通过背面露出的键合端子与第二晶圆200的正面键合端子211电连接。
在将第二晶圆200的正面和第三晶圆300的背面键合后,在第三晶圆300正面键合第四晶圆之前,先将第三晶圆300正面一侧的承载基板30移除,并去除下方的保护层320,使第三晶圆300正面的键合端子露出,从而可以与第四晶圆键合。关于第四晶圆以及在第四晶圆基础上键合的其它晶圆的结构以及键合工艺,可参照上述键合第一晶圆100、第二晶圆200和第三晶圆300的过程,此处不再赘述。
图5是本发明实施例的晶圆键合方法的流程示意图。参照图5,结合上面的说明,本发明实施例涉及一种晶圆键合方法,包括以下步骤:
S1:提供m个晶圆中的第n晶圆,所述第n晶圆的正面形成有相应的第n电路结构以及一保护层,所述第n电路结构包括被一正面介质层暴露的正面键合端子,所述保护层覆盖所述正面介质层和所述正面键合端子,m和n均为正整数,且m≥3,2≤n<m;
S2:在所述第n晶圆的正面临时键合一承载基板,并利用所述承载基板的支撑,在所述第n晶圆的背面制作导通结构,所述导通结构与所述第n电路结构电连接且包括被一背面介质层暴露的背面键合端子;
S3:在所述第n晶圆的背面键合第(n-1)晶圆,所述第n晶圆的背面键合端子与所述第(n-1)晶圆的电路电连接;
S4:移除所述承载基板,再去除所述保护层,露出所述第n晶圆的正面键合端子;
S5:在所述第n晶圆的正面键合第(n+1)晶圆,其中所述第n晶圆的正面键合端子与所述第(n+1)晶圆的电路电连接。
该晶圆键合方法的步骤S1中,所述保护层可采用金属层。进一步的,所述第n晶圆的正面键合端子和覆盖所述正面键合端子的金属层通过同一沉积工艺形成。所述正面键合端子和所述金属层的材料可包括钴、钼、铝、铜和钨中的至少一种。
该晶圆键合方法的步骤S2中,所述第n晶圆与所述承载基板的临时键合可采用粘接键合。而步骤S3和步骤S5中,所述第n晶圆和所述第(n-1)晶圆以及所述第(n+1)晶圆的键合可采用混合键合。所述承载基板例如为覆盖有氧化层的晶圆,所述第n晶圆正面的保护层与所述承载基板上的所述氧化层相对并键合。
该晶圆键合方法的步骤S4中,去除所述保护层可采用化学机械研磨工艺。
n的取值范围根据要键合的晶圆的数量m而定,作为示例,当n=2时,与所述第n晶圆的背面键合的所述第(n-1)晶圆为第一晶圆,所述第一晶圆的正面形成有键合端子,以与所述第n晶圆键合,所述第一晶圆的背面未形成键合端子。当n=m-1时,与所述第n晶圆的正面键合的所述第(n+1)晶圆为第m晶圆,所述第m晶圆的背面形成有键合端子,以与所述第n晶圆键合,所述第m晶圆的正面未形成键合端子。所述晶圆键合方法中,使n分别取2、3、...、(m-1),以得到由第一晶圆、第二晶圆、...、第m晶圆键合而成的三维键合晶圆。
本发明提供的晶圆键合方法中,在第n晶圆的正面临时键合承载基板,并在背面的导通孔工艺以及与第(n-1)晶圆的键合工艺结束之后,将承载基板移除,并将第n晶圆的正面和第(n+1)晶圆键合,其中,在临时键合承载基板时,第n晶圆的正面键合端子被保护层覆盖,这样在移除承载基板(即解键合)后,所述正面键合端子仍覆盖有所述保护层,可以保护正面键合端子避免被污染以及损伤,有助于提高三维集成键合晶圆的可靠性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (11)
1.一种晶圆键合方法,其特征在于,包括:
提供m个晶圆中的第n晶圆,所述第n晶圆的正面形成有相应的第n电路结构以及一保护层,所述第n电路结构包括被一正面介质层暴露的正面键合端子,所述保护层覆盖所述正面介质层和所述正面键合端子,m和n均为正整数,且m≥3,2≤n<m;
在所述第n晶圆的正面临时键合一承载基板,并利用所述承载基板的支撑,在所述第n晶圆的背面制作导通结构,所述导通结构与所述第n电路结构电连接且包括被一背面介质层暴露的背面键合端子;
在所述第n晶圆的背面键合第(n-1)晶圆,所述第n晶圆的背面键合端子与所述第(n-1)晶圆的电路电连接;
移除所述承载基板,再去除所述保护层,露出所述第n晶圆的正面键合端子;以及,
在所述第n晶圆的正面键合第(n+1)晶圆,其中所述第n晶圆的正面键合端子与所述第(n+1)晶圆的电路电连接。
2.如权利要求1所述的晶圆键合方法,其特征在于,所述保护层为金属层。
3.如权利要求2所述的晶圆键合方法,其特征在于,所述第n晶圆的正面键合端子和覆盖所述正面键合端子的金属层通过同一沉积工艺形成。
4.如权利要求3所述的晶圆键合方法,其特征在于,所述正面键合端子和所述金属层均包括钴、钼、铝、铜和钨中的至少一种。
5.如权利要求1所述的晶圆键合方法,其特征在于,所述第n晶圆与所述承载基板的临时键合采用粘接键合。
6.如权利要求1所述的晶圆键合方法,其特征在于,所述第n晶圆和所述第(n-1)晶圆以及所述第(n+1)晶圆的键合采用混合键合。
7.如权利要求1所述的晶圆键合方法,其特征在于,采用化学机械研磨工艺去除所述保护层。
8.如权利要求1所述的晶圆键合方法,其特征在于,所述承载基板为覆盖有氧化层的晶圆,所述第n晶圆正面的保护层与所述承载基板上的所述氧化层相对并键合。
9.如权利要求1至8任一项所述的晶圆键合方法,其特征在于,当n=2时,与所述第n晶圆的背面键合的所述第(n-1)晶圆为第一晶圆,所述第一晶圆的正面形成有键合端子,以与所述第n晶圆的背面键合端子键合,所述第一晶圆的背面未形成键合端子。
10.如权利要求1至8任一项所述的晶圆键合方法,其特征在于,当n=m-1时,与所述第n晶圆的正面键合的所述第(n+1)晶圆为第m晶圆,所述第m晶圆的背面形成有键合端子,以与所述第n晶圆的正面键合端子键合,所述第m晶圆的正面未形成键合端子。
11.如权利要求1至8任一项所述的晶圆键合方法,其特征在于,所述晶圆键合方法中,使n分别取2、3、...、(m-1),以得到由第一晶圆、第二晶圆、...、第m晶圆键合而成的三维键合晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111115366.XA CN115863190A (zh) | 2021-09-23 | 2021-09-23 | 晶圆键合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111115366.XA CN115863190A (zh) | 2021-09-23 | 2021-09-23 | 晶圆键合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863190A true CN115863190A (zh) | 2023-03-28 |
Family
ID=85652989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111115366.XA Pending CN115863190A (zh) | 2021-09-23 | 2021-09-23 | 晶圆键合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115863190A (zh) |
-
2021
- 2021-09-23 CN CN202111115366.XA patent/CN115863190A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3803972B1 (en) | Die stacking for multi-tier 3d integration | |
US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
US7935571B2 (en) | Through substrate vias for back-side interconnections on very thin semiconductor wafers | |
CN116635998A (zh) | 直接键合方法和结构 | |
KR101614960B1 (ko) | 반도체 다이 어셈블리 및 반도체 다이 준비 방법 | |
TWI229890B (en) | Semiconductor device and method of manufacturing same | |
US6864172B2 (en) | Manufacturing method of semiconductor device | |
US8922013B2 (en) | Through via package | |
CN108428679B (zh) | 具有热导柱的集成电路封装 | |
US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
CN102194740A (zh) | 半导体器件及其形成方法 | |
US20130001746A1 (en) | Multi-finger capacitor with reduced series resistance | |
CN112420647A (zh) | 半导体装置及其制造方法 | |
CN106252333A (zh) | 多元件封装体与其制备方法 | |
US9941220B2 (en) | Integrated circuit | |
JP2009170893A (ja) | 可撓性半導体組立体を製造する方法 | |
EP2672511B1 (en) | 3d stacked multichip module and method of fabrication | |
CN106409813B (zh) | 多元件封装体及其制备方法 | |
CN115863190A (zh) | 晶圆键合方法 | |
CN115172272A (zh) | 高深宽比tsv电联通结构及其制造方法 | |
US8022525B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN116114396A (zh) | 前道工艺互连结构以及相关联的系统和方法 | |
KR20120106604A (ko) | 추가적인 보호 층의 제공을 통한 운송중 반도체 디바이스의 반응성 금속 표면의 보호 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |