CN115841951A - 改善场效应管负载的方法 - Google Patents
改善场效应管负载的方法 Download PDFInfo
- Publication number
- CN115841951A CN115841951A CN202211331531.XA CN202211331531A CN115841951A CN 115841951 A CN115841951 A CN 115841951A CN 202211331531 A CN202211331531 A CN 202211331531A CN 115841951 A CN115841951 A CN 115841951A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- grid
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种改善场效应管负载的方法,提供衬底,衬底上形成有浅沟槽隔离以定义出有源区,衬底上的有源区通过离子注入形成有N阱和P阱,衬底上形成有栅极叠层,之后在栅极叠层上形成刻蚀保护层;刻蚀刻蚀保护层及其下方的栅极叠层形成分别位于N阱和P阱上的栅极结构;在衬底上形成覆盖栅极结构的第一硬掩膜层,之后回刻蚀第一硬掩膜层形成第一侧墙结构;形成覆盖第一侧墙结构、栅极结构的保护层,之后利用光刻工艺覆盖NMOS区域,去除PMOS区域的保护层,在栅极结构两侧上的N阱区域形成凹槽,之后去除NMOS区域剩余的保护层。本发明通过提前生长一层刻蚀保护层来避免在后续刻蚀过程中带来的栅极氧化层的消耗,从而改善NFET与PFET之间负载的效果。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种改善场效应管负载的方法。
背景技术
目前所有的28纳米以及22纳米技术节点的高K金属栅在光刻胶回刻(PREB)之前都会发现N/PFET(N型场效应管和P型场效应管)之间存在负载(Loading)差异大约170A左右,这种负载源自于外延层沟槽刻蚀的时候PFET区域由于没有图形遮挡,在刻蚀过程中会消耗一部分栅极顶端氧化物导致负载;而在后面第二侧墙结构刻蚀之后的负载进一步变大,给后续的刻蚀以及平坦化带来更大的挑战。
为解决上述问题,需要提出一种新型的改善场效应管负载的方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种改善场效应管负载的方法,用于解决现有技术中外延层沟槽刻蚀的时候PFET区域由于没有图形遮挡,在刻蚀过程中会消耗一部分栅极顶端氧化物导致负载;而在后面第二侧墙结构刻蚀之后的负载进一步变大,给后续的刻蚀以及平坦化带来更大的挑战的问题。
为实现上述目的及其他相关目的,本发明提供一种改善场效应管负载的方法包括:
步骤一、提供衬底,所述衬底上形成有浅沟槽隔离以定义出有源区,所述衬底上的所述有源区通过离子注入形成有N阱和P阱,所述衬底上形成有栅极叠层,之后在所述栅极叠层上形成刻蚀保护层;
步骤二、刻蚀所述刻蚀保护层及其下方的所述栅极叠层形成分别位于所述N阱和所述P阱上的栅极结构;在所述衬底上形成覆盖所述栅极结构的第一硬掩膜层,之后回刻蚀所述第一硬掩膜层形成第一侧墙结构;
步骤三、形成覆盖所述第一侧墙结构、所述栅极结构的保护层,之后利用光刻工艺覆盖NMOS区域,去除PMOS区域的所述保护层,在所述栅极结构两侧上的所述N阱区域形成凹槽,之后去除NMOS区域剩余的所述保护层;
步骤四、形成填充所述凹槽的外延层,之后在所述衬底上形成覆盖所述外延层、所述栅极结构、所述第一侧墙结构的第二、三硬掩膜层,之后回刻蚀所述第二、三硬掩膜层形成第二侧墙结构;
步骤五、在所述衬底上形成覆盖所述外延层、所述栅极结构、所述第二侧墙结构的第一金属层以及位于所述第一金属层上的第二金属层,之后利用退火工艺在所述PMOS区域的有源区上形成金属硅化物;
步骤六、去除所述第一、二金属层以及所述刻蚀保护层。
优选地,步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。
优选地,步骤一中所述刻蚀保护层的材料为氮化钛。
优选地,步骤二中的所述栅极叠层由自下而上依次堆叠的氮化钛层、氧化铪层、第一NF DARC层、无定形硅层、栅极氮化硅层、栅极氧化层组成。
优选地,步骤二中刻蚀所述刻蚀保护层及其下方的所述栅极叠层形成分别位于所述N阱和所述P阱上形成栅极结构的方法为:在所述刻蚀保护层上形成自下由上依次堆叠的APF层、第二NF DARC层以及帽氧化层,之后利用光刻工艺定义出刻蚀区域,之后刻蚀所述APF层、所述第二NF DARC层、所述帽氧化层以及其下方的所述栅极叠层形成所述栅极结构。
优选地,步骤二中所述第一硬掩膜层的材料为氮化硅。
优选地,步骤三中所述保护层的材料为二氧化硅或氮化硅。
优选地,步骤四中的所述外延层为锗硅外延层。
优选地,步骤四中所述第二、三硬掩膜层的材料均为氮化硅。
优选地,步骤五中的所述第一金属层的材料为NiPt。
优选地,步骤五中的所述第二金属层的材料为氮化钛。
如上所述,本发明的改善场效应管负载的方法,具有以下有益效果:
本发明通过提前生长一层选择比较高的刻蚀保护层来避免在后续刻蚀过程中带来的栅极氧化层的消耗,从而改善NFET与PFET之间负载的效果。
附图说明
图1显示为本发明的工艺流程示意图;
图2显示为本发明的衬底及其上的半导体结构示意图;
图3显示为本发明的形成分别位于N阱和P阱上的栅极结构示意图;
图4显示为本发明的形成第一侧墙结构示意图;
图5显示为本发明的形成外延层沟槽示意图;
图6显示为本发明的去除光刻胶层和保护层示意图;
图7显示为本发明的形成第二、三硬掩膜层示意图;
图8显示为本发明的形成第二侧墙结构示意图;
图9显示为本发明的形成金属硅化物示意图;
图10显示为本发明的去除金属层及刻蚀保护层示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1,本发明提供一种改善场效应管负载的方法包括:
步骤一,请参阅图2,提供衬底101,衬底101上形成有浅沟槽隔离102以定义出有源区,衬底101上的有源区通过离子注入形成有N阱和P阱,衬底101上形成有栅极叠层,之后在栅极叠层上形成刻蚀保护层109;
在本发明的实施例中,步骤一中的衬底101包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅,但也可以包括一种或多种其他半导体材料,诸如锗、硅锗合金、化合物半导体(例如,GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如,GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如,ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
在本发明的实施例中,步骤一中刻蚀保护层109的材料为氮化钛,即利用刻蚀过程中SiN相对TiN的高选择比,使在后续的外延层122刻蚀以及侧墙刻蚀的时候保护栅极氧化层108,防止因为过刻蚀效应在NFET(N型场效应管)与PFET(P型场效应管)之间产生负载效应。需要说明的是,此处的刻蚀保护层109的材料也可以是其他本领域技术人员已知的能够保护栅极氧化层108的材料。
步骤二,请参阅图3,刻蚀刻蚀保护层109及其下方的栅极叠层形成分别位于N阱和P阱上的栅极结构;在衬底101上形成覆盖栅极结构的第一硬掩膜层,之后回刻蚀第一硬掩膜层形成第一侧墙结构113,形成如图4所示的结构,回刻蚀的方法为干法刻蚀;
在本发明的实施例中,步骤二中的栅极叠层由自下而上依次堆叠的氮化钛层103、氧化铪层104、第一NF DARC(不含氮元素的介质抗反射涂层)层105、无定形硅层106、栅极氮化硅层107、栅极氧化层108组成。
在本发明的实施例中,请继续参阅图2,步骤二中刻蚀刻蚀保护层109及其下方的栅极叠层形成分别位于N阱和P阱上形成栅极结构的方法为:在刻蚀保护层109上形成自下由上依次堆叠的APF(先进薄膜)层110、第二NF DARC层111以及帽氧化层112,之后利用光刻工艺定义出刻蚀区域,之后刻蚀APF层110、第二NF DARC层111、帽氧化层112以及其下方的栅极叠层形成栅极结构。
在本发明的实施例中,步骤二中第一硬掩膜层的材料为氮化硅。
步骤三,请参阅图5,形成覆盖第一侧墙结构113、栅极结构的保护层114,之后利用光刻工艺即利用光刻胶层115覆盖NMOS区域,去除PMOS区域的保护层114,在栅极结构两侧上的N阱区域形成凹槽,之后去除NMOS区域剩余的保护层114,形成如图6所示的结构;
在本发明的实施例中,步骤三中保护层114的材料为二氧化硅或氮化硅。
步骤四,形成填充凹槽的外延层122,之后在衬底101上形成覆盖外延层122、栅极结构、第一侧墙结构113的第二、三硬掩膜层(116,117),第三硬掩膜层117的厚度大于第二硬掩膜层116的厚度,形成如图7所示的结构,之后回刻蚀第二、三硬掩膜层(116,117)形成第二侧墙结构(118,119),其中第二侧墙结构由第二侧墙118以及第二侧墙119组成,回刻蚀的方法为干法刻蚀,形成如图8所示的结构;
在本发明的实施例中,步骤四中的外延层122为锗硅外延层122。
在本发明的实施例中,步骤四中第二、三硬掩膜层(116,117)的材料均为氮化硅。
步骤五,在衬底101上形成覆盖外延层122、栅极结构、第二侧墙结构(118,119)的第一金属层120以及位于第一金属层120上的第二金属层121,之后利用退火工艺在PMOS区域的有源区上形成金属硅化物,形成如图9所示的结构;
在本发明的实施例中,步骤五中的第一金属层120的材料为NiPt,即在之后的退火工艺中生成NiSi金属硅化物。
在本发明的实施例中,步骤五中的第二金属层121的材料为氮化钛。
步骤六,去除第一、二金属层以及刻蚀保护层109,形成如图10所示的结构,可通过刻蚀工艺在NiSi金属硅化物形成后同时去除第一、二金属层以及刻蚀保护层109。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
综上所述,本发明通过提前生长一层选择比较高的刻蚀保护层来避免在后续刻蚀过程中带来的栅极氧化层的消耗,从而改善NFET与PFET之间负载的效果。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种改善场效应管负载的方法,其特征在于,至少包括:
步骤一、提供衬底,所述衬底上形成有浅沟槽隔离以定义出有源区,所述衬底上的所述有源区通过离子注入形成有N阱和P阱,所述衬底上形成有栅极叠层,之后在所述栅极叠层上形成刻蚀保护层;
步骤二、刻蚀所述刻蚀保护层及其下方的所述栅极叠层形成分别位于所述N阱和所述P阱上的栅极结构;在所述衬底上形成覆盖所述栅极结构的第一硬掩膜层,之后回刻蚀所述第一硬掩膜层形成第一侧墙结构;
步骤三、形成覆盖所述第一侧墙结构、所述栅极结构的保护层,之后利用光刻工艺覆盖NMOS区域,去除PMOS区域的所述保护层,在所述栅极结构两侧上的所述N阱区域形成凹槽,之后去除NMOS区域剩余的所述保护层;
步骤四、形成填充所述凹槽的外延层,之后在所述衬底上形成覆盖所述外延层、所述栅极结构、所述第一侧墙结构的第二、三硬掩膜层,之后回刻蚀所述第二、三硬掩膜层形成第二侧墙结构;
步骤五、在所述衬底上形成覆盖所述外延层、所述栅极结构、所述第二侧墙结构的第一金属层以及位于所述第一金属层上的第二金属层,之后利用退火工艺在所述PMOS区域的有源区上形成金属硅化物;
步骤六、去除所述第一、二金属层以及所述刻蚀保护层。
2.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。
3.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤一中所述刻蚀保护层的材料为氮化钛。
4.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤二中的所述栅极叠层由自下而上依次堆叠的氮化钛层、氧化铪层、第一NF DARC层、无定形硅层、栅极氮化硅层、栅极氧化层组成。
5.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤二中刻蚀所述刻蚀保护层及其下方的所述栅极叠层形成分别位于所述N阱和所述P阱上形成栅极结构的方法为:在所述刻蚀保护层上形成自下由上依次堆叠的APF层、第二NF DARC层以及帽氧化层,之后利用光刻工艺定义出刻蚀区域,之后刻蚀所述APF层、所述第二NF DARC层、所述帽氧化层以及其下方的所述栅极叠层形成所述栅极结构。
6.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤二中所述第一硬掩膜层的材料为氮化硅。
7.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤三中所述保护层的材料为二氧化硅或氮化硅。
8.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤四中的所述外延层为锗硅外延层。
9.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤四中所述第二、三硬掩膜层的材料均为氮化硅。
10.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤五中的所述第一金属层的材料为NiPt。
11.根据权利要求1所述的改善场效应管负载的方法,其特征在于:步骤五中的所述第二金属层的材料为氮化钛。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211331531.XA CN115841951A (zh) | 2022-10-28 | 2022-10-28 | 改善场效应管负载的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211331531.XA CN115841951A (zh) | 2022-10-28 | 2022-10-28 | 改善场效应管负载的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115841951A true CN115841951A (zh) | 2023-03-24 |
Family
ID=85576617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211331531.XA Pending CN115841951A (zh) | 2022-10-28 | 2022-10-28 | 改善场效应管负载的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115841951A (zh) |
-
2022
- 2022-10-28 CN CN202211331531.XA patent/CN115841951A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998235B2 (en) | FinFET with sloped surface at interface between isolation structures and manufacturing method thereof | |
US10755985B2 (en) | Gate metal patterning for tight pitch applications | |
US9543209B2 (en) | Non-planar transistors with replacement fins and methods of forming the same | |
US8466473B2 (en) | Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs | |
US20150179640A1 (en) | Common fabrication of different semiconductor devices with different threshold voltages | |
US9634118B2 (en) | Methods of forming semiconductor devices | |
US7391098B2 (en) | Semiconductor substrate, semiconductor device and method of manufacturing the same | |
WO2022122595A1 (en) | Ncfets with complimentary capacitance matching using stacked n-type and p-type nanosheets | |
US9236312B2 (en) | Preventing EPI damage for cap nitride strip scheme in a Fin-shaped field effect transistor (FinFET) device | |
US10395987B2 (en) | Transistor with source-drain silicide pullback | |
US10332897B2 (en) | Method of reducing fin width in FinFet SRAM array to mitigate low voltage strap bit fails | |
CN115841951A (zh) | 改善场效应管负载的方法 | |
TWI755545B (zh) | 包含隔離結構之半導體結構及其製作方法 | |
US8853796B2 (en) | High-K metal gate device | |
CN113690144B (zh) | Mos晶体管及其制造方法与包含mos晶体管的三维存储器 | |
CN108376683B (zh) | 源极的制作方法及半导体器件 | |
CN116936479A (zh) | 减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法 | |
JP2022540428A (ja) | 非対称のカット配置を有する自己整合ゲート分離 | |
CN116864396A (zh) | 中压器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |