CN115836391A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115836391A
CN115836391A CN202180042337.7A CN202180042337A CN115836391A CN 115836391 A CN115836391 A CN 115836391A CN 202180042337 A CN202180042337 A CN 202180042337A CN 115836391 A CN115836391 A CN 115836391A
Authority
CN
China
Prior art keywords
housing
electrode
deformable portion
semiconductor device
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042337.7A
Other languages
English (en)
Inventor
R·A·辛普森
王彦刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Dynex Semiconductor Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Dynex Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd, Dynex Semiconductor Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Publication of CN115836391A publication Critical patent/CN115836391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种半导体装置(1)，包括：壳体，该壳体包括壳体电极(4)；以及被布置在壳体内的至少一个半导体芯片(20)；其中，壳体电极(4)包括可变形部分(15)，并且可变形部分(15)被构造为当壳体的内部与外部之间的压力差超过阈值压差或可变形部分处的温度超过阈值温度时发生变形，以便将壳体从气密密封的壳体转变为与外部流体连通的开放壳体。

Description

半导体装置
技术领域
本公开涉及一种半导体装置。更具体地但非排他地，本公开涉及一种具有改进的失效模式的功率半导体装置。
背景技术
功率半导体装置可以容纳一个或更多个功率半导体芯片(或管芯)。功率半导体芯片常用于切换大电流和大电压，并且可以包括功率晶体管、功率二极管、晶闸管等中的一个或更多个。功率晶体管包括但不限于功率金属-氧化物半导体场效应晶体管(MOSFET)、功率双极结型晶体管(BJT)、绝缘栅双极晶体管(IGBT)等。晶闸管包括但不限于集成门极换流晶闸管(IGCT)，以及门极关断晶闸管(GTO)等。功率半导体装置也可以被称为功率模块或功率电子模块。
功率半导体装置通常具有气密封装。气密封装提供了封闭内部空间的气密密封壳体(或外壳)，并且一个或更多个功率半导体芯片被布置在壳体的内部空间内。气密封装通常填充有惰性气体(例如氮气)以防止湿气、灰尘颗粒和/或其他杂质粒子进入封装，由此确保芯片的正常操作。术语“壳体”和“外壳”在下文中可互换使用。
图1示意性地示出了具有压接式封装的已知的功率半导体装置100的剖视图。压接式封装通常是气密封装。压接式功率半导体装置是传统隔离基极功率半导体装置(isolated-base power semiconductor device)的替代品，在传统隔离基极功率半导体装置中，功率半导体芯片通常锡焊在分别承载芯片的隔离基板上，并且还引线键合到基板。压接式装置通常依靠外部夹紧系统施加的力与芯片接触，而不是依靠隔离底座装置中使用的引线键合和焊点。
如图1所示，压接式功率半导体装置100包括多个半导体芯片120。各个半导体芯片120在单个压力接触壳体内并联连接以产生含有具有电流处理能力的多个芯片的单个装置，理想情况下，电流处理能力是壳体内所含有的所有芯片的能力的总和。半导体芯片120被放置在机械应变缓冲器102、机械应变缓冲器103之间以形成半导体单元130。这些半导体单元130然后被定位在气密密封的壳体中的上部电极104与下部电极105之间；气密密封的壳体由电极104、105，陶瓷管108，和薄凸缘106、107、109形成。薄凸缘包括盖凸缘106、壳体上部凸缘107、以及壳体下部凸缘109。薄凸缘106、107、109在电极104、105与陶瓷管108之间形成不透气的柔性接头。气密密封的壳体封闭内部空间111。内部空间111通常填充有氮气。
通常一个电极(例如，上部电极104)是平坦的，而另一个电极(例如，下部电极105)具有形成在其内表面上的柱110的阵列。半导体单元130通常具有不同面积的上部接触区和下部接触区。如图1所示，下部电极105的柱110允许接触芯片120底部表面的较小区域。
在内部气压过高的情况下，具有气密外壳的功率半导体装置容易出现不受控制的外壳破裂。内部气压可能由于诸如局部能量存储引起的高能放电或者在被称为短路失效模式的状态下继续操作等事件而升高到临界水平。
如果功率半导体装置失效并且失去其承受高电压的能力，那么高能放电可能发生。通常，功率半导体装置连接在含有能够存储数十千焦的电能的非常大的电容器的电路中，以形成电气系统。在系统操作期间，电容器上的电压被保持在高电平。这是通过装置的高电压阻断能力实现的。在装置发生失效的情况下，其高电压阻断能力丧失，并且来自(多个)电容器的能量以高电流的形式被非常迅速地释放，通常在几十微秒的过程中被释放。当装置(例如，装置100)失效时，它最初在单个点(例如，芯片120中的单个芯片)失效。相对于装置的其余部分，该点假定为低阻抗状态。电流将沿着电阻最小的路径，并且因此倾向于流过失效点。在发生高能放电的情况下，在该点的高电流密度导致快速过热，从而导致相邻组件的熔化和热分解，并且在气密密封外壳的内部空间(例如，空间111)内产生高压力。如果高压力超过外壳的耐压能力，那么外壳通常会以不可预测的方式破裂。
在具有内置冗余(即所使用的装置的数量超过所需的最小值)的系统中，如果失效的装置承受了初始高能放电事件，那么该装置通常需要在所谓的短路失效模式下持续操作很长一段时间，通常直到系统的下一次定期维护，下一次定期维护可能间隔一年或更长时间发生。在短路失效模式中，失效装置必须实现并保持近似于短路的低阻抗状态，以使系统能够作为一个整体继续操作。在这种状态下，系统的负载电流通常通过失效装置中的小区域传导，例如单个失效芯片。这导致装置的外壳内产生局部高温。高温不仅增加了壳体内气体(例如氮气)的压力，还可能导致聚合物组分的热分解，产生额外的气体并进一步增加内部压力。如果内部气压超过外壳的承受能力，那么对于高能放电事件，外壳可能会以不可预测的方式破裂。
由于高温气体的排放以及包括金属和陶瓷等材料在内的碎屑的喷射，功率半导体装置的外壳破裂对邻近的设备和人员都是危险的。在不能容忍不受控制的外壳破裂的应用中，通常提供额外的安全措施，例如封壳或防护。那些措施会带来可能无法被接受的额外成本。
优选地，以可预测的方式控制功率半导体装置的外壳破裂，以便降低由装置失效导致的爆炸性破坏的危险。已知技术通常涉及在功率半导体装置的气密外壳中使用破裂盘(rupture disk)(或易碎部分)。破裂盘在装置的正常操作期间将保持密封，但在上文描述的在失效模式期间产生高压力或高温的情况下会破开。具体地，已知两种现有设计。
在WO 2015/172956 A1和US 9,559,027 B2中描述了第一种设计。在该设计中，破裂盘形成在陶瓷管108的壁中，其对压力增加或温度增加的抵抗力低于外壳的其余部分。由于破裂盘对压力增加和/或温度增加比外壳的其余部分更敏感，破裂将优先发生在该位置。
在WO 2015/172956 A1和US 2015/0069589 A1中描述了第二种设计。在该设计中，破裂盘形成在将壳体电极连接到陶瓷管108的薄凸缘材料(例如，盖凸缘106)中。对于第一种设计，预期过压或过热会导致破裂盘在装置的外壳发生不受控制的爆炸性破裂之前破开。
在已知的设计中，一旦破裂盘破开，破裂盘在外壳的内部空间111与外壳的外部(例如，环境空气)之间建立流体连通路径。因此，装置的外壳将不再是气密密封的。气体和爆炸碎片可能经由破裂盘离开外壳。这样，外壳内的过压被减轻并以可控的方式被引导到外壳的外部。
已知设计的缺点是通常难以可靠地将通过破裂盘排放的热气和碎片引导到其他地方，因此热气和碎片将被直接从外壳排放到周围区域，由此造成对邻近的设备和人员的安全问题。
缓解由于功率半导体装置的外壳破裂导致的危险的另一种方式是改进外壳的抗破裂性。已知技术涉及在外壳内使用(多个)防护罩来阻隔热气和爆炸碎片在失效位置与陶瓷管108和薄凸缘106、107、109的内表面之间的路径。防护罩通常由绝缘材料制成，例如陶瓷和聚合物或它们的混合物。DE202015102948U1、US 4399452 A、JP S54-25165 A和WO2016/184590 A1公开了防护罩的各种示例。
防护罩的材料并不理想。具体地，由聚合物制成的防护罩可以有助于在高至一定的能量水平下防止爆炸性外壳破裂，但是同时它们可能增加外壳内累积的压力水平。这是因为聚合物会在短路失效模式期间经历的高温下发生热分解，并且热分解增加密封外壳内的内部气压。因此，在过压超过临界值的情况下，由聚合物制成的防护罩的效果有限。
陶瓷材料通常是易碎的并且难以通过大规模生产技术以可接受的成本制造成精确的尺寸。因此，由陶瓷制成的防护罩通常需要较大的尺寸公差。此外，陶瓷护罩需要相对较厚以抵抗断裂。因此，壳体中需要足够的额外空间来容纳陶瓷护罩。
也已经使用了有限的金属护罩，但它们通常仅用于为壳体的凸缘(例如，凸缘106、107、109)提供防护，而不是为陶瓷管108提供防护。仍然使用聚合物为陶瓷管108提供防护。
使用防护罩的另一个缺点是高压力会停留在失效装置的气密密封的外壳内，因此在失效装置的后期操纵阶段存在故障和未定义的脱气的危险。
本公开的其中一个目的是提供一种具有改进的失效模式的半导体装置，解决了与已知半导体装置相关联的问题，无论问题是在本文还是以其他方式识别的。
发明内容
根据本公开的一个方面，描述了一种半导体装置，该半导体装置包括：壳体，其包括壳体电极；以及至少一个半导体芯片，其被布置在壳体内；其中，壳体电极包括可变形部分，并且可变形部分被构造为当壳体的内部与外部之间的压力差超过阈值压差或者可变形部分处的温度超过阈值温度时发生变形，以便将壳体从气密密封的壳体转变为与外部流体连通的开放壳体。
换言之，可变形部分具有原始完整状态和变形状态。在完整状态期间，壳体是气密密封的。在变形状态期间，可变形部分在壳体的内部与外部之间提供流体连通路径(例如，开口)。在发生半导体装置失效的情况下，装置内的极端加热可能导致壳体的内部气压增加，和/或壳体周围的温度增加。一旦压力增加或温度增加超过各自的阈值，将导致可变形部分变形。可变形部分的变形破坏壳体的气密密封并减轻壳体内的过压，由此降低壳体爆炸性破裂的风险。
与将可变形部分设置在壳体的其他位置相比，将可变形部分设置在壳体电极中允许从壳体内部排放的热气在气体被释放到周围区域之前被容易地冷却，由此使排放的气体的危险性更小。这可以通过例如再利用通常与壳体电极相关联的现有组装组件来实现。
此外，将可变形部分设置在壳体电极中允许用户容易且方便地在气体被释放到周围区域之前将从壳体内部排放的气体引导到期望的位置/方向。因此，气体喷射进入周围区域的最终点可以被适当地设计为与可变形部分的具体位置不同，使得半导体装置对周围区域没有危险或者仅有显著降低的危险。这极大地扩展了用户在处理排放气体方面的选择。
因此，通过在壳体电极中设置可变形部分，半导体装置具有改进的失效模式。
术语“变形”或“可变形的”涵盖允许壳体与其外部流体连通的可变形部分的任何类型的变形。例如，它至少涵盖可变形部分的破裂、熔化、爆裂和/或破碎。
至少一个半导体芯片可以电耦合和热耦合到壳体电极。
可变形部分对压力增加和温度增加中的至少一个的抵抗力小于壳体的其他部分。
换言之，可变形部分是易碎部分，并且将倾向于在由于压力/温度升高导致在壳体的其他部分之前破裂。因此，壳体可以在承受增加的压力/温度时在局部可变形部分处破裂。
在可变形部分变形之前，壳体的内部可以包括惰性气体。惰性气体可以包括氮气。
可变形部分可以具有圆盘形状。
可变形部分的厚度可以小于壳体电极的其他部分的厚度。可变形部分可以具有至少约0.3mm的厚度。
可变形部分可以由与壳体电极的其他部分相同的材料制成。可变形部分可以由金属(例如，铜)制成。
可变形部分可以是壳体电极的组成部分。可变形部分可以通过在壳体电极上应用材料去除工艺来形成。
可变形部分可以通过例如铜焊、锡焊或焊接被附接到壳体电极的其他部分。可替代地，可变形部分可以经由附加结构(例如，框架)被附接到壳体电极的其他部分。
可变形部分可以被布置在壳体电极的(表面的)中心。有利地，这种布置允许可变形部分与至少一个半导体芯片中的每一个处于合理距离内，由此允许可变形部分以合理的速度对任何芯片的故障作出反应。
壳体电极可以包括面向壳体的内部的内表面，以及相对的外表面，并且其中，外表面包括孔，可变形部分被布置在孔与壳体的内部之间。
换言之，孔具有通向壳体电极的外表面的开口，但是不完全延伸通过壳体电极。可变形部分用作孔的底壁。这种布置允许可变形部分具有小于壳体电极的其他部分的厚度，并且因此对压力/温度升高的抵抗力小于壳体电极的其他部分。
此外，与在壳体电极的内表面形成孔相比，在壳体电极的外表面形成孔允许可变形部分更接近至少一个芯片，并且因此在半导体装置发生故障时反应更快。在壳体电极的外表面形成孔也允许孔被用作安装孔。
壳体电极的内表面可以是平坦表面。
孔被被构造作为安装孔，用于将半导体装置与和半导体装置相关联的组装组件对准。有利地，孔适于具有双重用途，既用作对准辅助件，也用作用于从壳体的内部释放热气的排气口。组装组件可以包括散热器或汇流条。
孔可以被布置在壳体电极的外表面的中心。这种布置允许孔被用作对准辅助件，用于将半导体装置的中心与组装组件的中心对准，由此保持半导体装置与组装组件之间的均匀压力。
壳体电极可以包括一个以上的可变形部分。
壳体电极的外表面还可以包括沟槽，该沟槽从孔延伸到壳体电极的周边。
有利地，孔和沟槽共同提供气体引导通道，其可以用于将从壳体内部排放的热气引导至壳体电极周边的合适位置。壳体电极的外表面上的沟槽的路径将确定排放的气体进入周围区域的出口路径/方向。可以适当地设计沟槽的路径以减少排放的气体对周围区域带来的危险。此外，沟槽的路径可以围绕外表面上的孔，以便在排放的气体释放到周围区域之前更高效地对其进行冷却。
壳体电极可以被称为第一壳体电极，并且壳体还可以包括第二壳体电极以及布置在第一壳体电极与第二壳体电极之间的电绝缘体，其中，第一壳体电极和第二壳体电极位于壳体的相对的侧面。
第二壳体电极可以包括另外的可变形部分。
至少一个半导体芯片可以被布置在第一壳体电极与第二壳体电极之间，并且可以电耦合到第一壳体电极和第二壳体电极中的一个或更多个。此外，至少一个半导体芯片可以热耦合到第一壳体电极和第二壳体电极中的一个或更多个。
术语“电耦合”包括一个或更多个适于导电的中间元件，可以存在于电耦合的元件之间。类似地，术语“热耦合”包括一个或更多个适于导热的中间元件，可以存在于热耦合的元件之间。
电绝缘体可以具有管状形状并且围绕至少一个半导体芯片。
壳体还可以包括将第一壳体电极与电绝缘体连接的第一凸缘，以及将第二壳体电极与电绝缘体连接的第二凸缘。
半导体装置还可以包括布置在至少一个半导体芯片与第一壳体电极之间的第一应变缓冲器。
半导体装置还可以包括布置在至少一个半导体芯片与第二壳体电极之间的第二应变缓冲器。
半导体装置可以是功率半导体装置，并且至少一个半导体芯片可以包括至少一个功率半导体芯片。
根据本公开的第二方面，描述了一种系统，该系统包括：根据第一方面的半导体装置；以及组装组件，该组装组件布置在半导体装置的外部、在半导体装置的壳体电极附近。
组装组件可以被布置为接触壳体电极的外表面的至少一部分。
组装组件和壳体可以被构造为使得从壳体内部排放到壳体外部的气体沿着路径，该路径引导通过变形的可变形部分并穿过组装组件与壳体电极之间。
有利地，通过允许排放的气体在组装组件与壳体电极之间穿过，热气可以在其被释放到系统的周围区域之前被有效地冷却，由此使气体的危险性降低。
组装组件可以包括面向半导体装置的第一表面，第一表面包括从(壳体电极的)孔延伸到组装组件的周边的沟槽。
因此，孔和沟槽共同提供气体引导通道，用于将从壳体内部排放的气体引导到周围区域。有利地，组装组件的外表面上的沟槽的路径将确定排放的气体进入周围区域的出口路径/方向。可以适当地设计沟槽的路径以减少排放的气体对周围区域带来的危险。此外，沟槽可以围绕第一表面上的孔，以便在排放的气体被释放到周围区域之前更高效地对其进行冷却。
系统还可以包括管，管的至少一部分位于孔内。
有利地，管可以适于用于双重用途，既用作对准工具，用于将半导体装置与组装组件对准，又用作气体引导工具，用于将从壳体内部排放的气体引导到周围区域。
管可以被构造为引导从壳体的内部排放的气体沿着组装组件与壳体电极之间的预定方向或路径流动。
有利地，管以非常受控和限定的方式将排放的气体引导到半导体装置的外部。可以适当地选择气流的预定方向或路径，从而显著降低带给系统周围区域的危险。
管可以包括侧壁和延伸通过侧壁的开口，并且其中，开口被定位为允许从壳体的内部排放的气体经由开口流动进入组装组件与壳体电极之间的界面。
管可以被配构造为穿过(壳体电极的)孔和组装组件的沟槽。
可替代地，管可以被构造为穿过孔和壳体电极的沟槽。
有利地，管可以从可变形部分延伸到组装组件和/或壳体电极的周边，由此高效地将从壳体内部排放的热气输送到组装组件和/或壳体电极的周边的合适位置。
组装组件可以包括散热器。散热器可以是水冷散热器。
此外或替代地，组装组件可以包括汇流条。
半导体装置可以是功率半导体装置，并且系统可以是功率电子系统。
根据本公开的第三方面，描述了一种制造半导体装置的方法。该方法包括：提供壳体，其中，壳体包括壳体电极；以及将至少一个半导体芯片布置在壳体内；其中，壳体电极包括可变形部分，并且可变形部分被构造为当壳体的内部与外部之间的压力差超过阈值压差或可变形部分处的温度超过阈值温度时发生变形，以便将壳体从气密密封的壳体转变为与外部流体连通的开放壳体。
在适当的情况下，上文描述的关于本公开的一个方面的可选特征中的任何一个可以应用于本公开的另一个方面。
本公开中使用的术语“约”或“大约”表示所述数值的可变性程度(例如，20％)。
附图说明
为了可以更充分地理解本公开，现在将参考附图以示例的方式描述本公开的多个实施例，其中：
图1是已知半导体装置的示意图；
图2示意性地示出了根据本公开的第一实施例的半导体装置的剖视图；
图3示意性地示出了图2的半导体装置的平面视图；
图4示意性地示出了结合了图2的半导体装置的系统的剖视图；
图5示意性地示出了根据本公开的第二实施例的半导体装置的平面视图；
图6示意性地示出了结合了图2的半导体装置的替代系统的剖视图；
图7示意性地示出了用于制造半导体装置的方法的处理步骤；
在图中，相同的部件由相同的附图标记表示。
应当理解，附图仅用于说明目的并且未按比例绘制。
具体实施方式
图2示意性地示出了根据本公开的第一实施例的半导体装置1(以下称为“装置”)的截面剖视图。在该示例中，半导体装置1被实现为多芯片压接式功率半导体装置。图3示出了装置1的俯视平面图。
如图2所示，装置1包括上部壳体电极4、下部壳体电极5、上部应变缓冲器2、下部应变缓冲器3以及多个功率半导体芯片20(在下文被称为“芯片”)。上部应变缓冲器2和下部应变缓冲器3被布置在芯片20的相对的表面。壳体电极4、5通常由铜制成。上部应变缓冲器3和下部应变缓冲器4通常由钼制成。功率半导体芯片20可以用硅技术制造，或者可替代地可以基于其他类型的半导体，例如碳化硅、氮化镓、或硅锗等。芯片20可以包括功率晶体管(例如IGBT、功率MOSFET、功率BJT)、功率二极管、功率晶闸管(例如IGCT、GTO)等中的一个或更多个。
在装置1的操作期间，装置1加热和冷却，因此装置1的每个组件经历热膨胀和收缩。相邻组件的热膨胀系数的差异导致它们的接触表面出现磨料磨损(也称为“微动磨损”)。硅和钼的热膨胀系数比硅和铜的热膨胀系数更接近地匹配。应变缓冲器2、3可用于降低芯片20的表面上的磨损率。芯片20可以被银烧结(或以其他方式被粘合)到应变缓冲器2、3以进一步降低微动磨损的风险并降低芯片20的热阻。单个芯片20和与其相关联的应变缓冲器2、3的组合可以被称为半导体单元30。然而，应当理解，应变缓冲器2、3可以全部地或部分地被从半导体单元30省略。
装置1还包括盖凸缘6、壳体上部凸缘7、电绝缘体8以及壳体下部凸缘9。这些组件在上部壳体电极4与下部壳体电极5之间形成不透气(或气密)连接。壳体电极4、5，凸缘6、7、9，以及电绝缘体8共同形成装置1的气密壳体。壳体封闭内部空间11，其通常以合适的压力(例如，大约一个标准大气压)被填充惰性气体(例如，氮气)以确保芯片20的可靠操作。虽然图2示出内部空间11包括位于每个半导体单元30的相反侧面的分离的区段，但是可以理解，事实上分离的区段在相对于图2的横截面的第三维度中是相互连接的。盖凸缘6和壳体上部凸缘7将上部壳体电极4与电绝缘体8进行连接。壳体下部凸缘9将下部壳体电极5与电绝缘体8进行连接。
电绝缘体8使上部壳体电极4与下部壳体电极5电绝缘。电绝缘体8可以具有管状或圆柱形形状并且包括电绝缘材料(例如，陶瓷)。应当理解的是，电绝缘体8可以包括(多种)导电材料，只要(多种)导电材料不在电极4、5之间形成导电路径即可。电绝缘体8通常围绕半导体单元30。凸缘6、7、和9可以由铜或镍铁制成。
上部壳体电极4包括面向半导体单元30的内表面16和与内表面16相对的外表面14。下部壳体电极5包括面向半导体单元30的内表面17和与内表面17相对的外表面18。外表面14、18暴露于装置1的外部。下部壳体电极5还包括从其内表面17延伸到壳体的内部空间11中的柱10的阵列。柱10与下部应变缓冲器3形成接触。干界面可以存在于半导体单元30与上部壳体电极4之间，和/或半导体单元30与柱10之间。通过夹紧在壳体电极4、5之间的半导体单元30，芯片20电耦合并且热耦合到壳体电极4、5。具体地，芯片20的上部侧面电耦合并且热耦合到上部壳体电极4。芯片20的下部侧面电耦合并且热耦合到下部壳体电极5。
进一步参考图2和图3，上部壳体电极4具有形成在其中的可变形部分15。可变形部分15被设计为当壳体的内部与外部之间的压力差超过阈值压差或可变形部分15处的温度超过阈值温度时发生变形(例如，破裂或熔化)。此外，可变形部分15被设计为对压力增加和温度增加中的至少一个具有局部低抵抗力，该局部低抵抗力低于上部壳体电极4的其他部分以及壳体的其他结构的抵抗力。换言之，可变形部分15是易碎部分。压力增加或温度增加导致可变形部分15从原始完整状态转变为变形状态。
在如图2所示的可变形部分15的原始完整状态期间，装置1的壳体被气密密封。在可变形部分15的变形状态期间(未示出)，可变形部分15提供开口，该开口用作壳体的内部与外部之间的流体连通路径。因此，当可变形部分15变形时，装置1的壳体不再被气密密封，而是成为与外部流体连通的开放壳体。
在装置1出现失效的情况下，装置1内的极端加热可能导致壳体的内部气压增加，和/或壳体周围的温度增加。一旦压力增加或温度增加超过各自的阈值，将导致可变形部分15变形。可变形部分15的变形将壳体的内部与外部连接，由此减轻壳体内部积聚的压力。因此，可变形部分15的使用提供了有效且可靠的措施，以在壳体内的压力超过危险值之前允许压力释放，并且因此显著地降低了壳体的爆炸性破裂的危险。
在示例中，可变形部分15可以具有低抗压性。也就是说，由于压力增加，可变形部分15倾向于在壳体的其他部分之前破裂。例如，可变形部分15可以具有圆盘形状，并且可变形部分15的厚度可以小于上部壳体电极4的其他部分(如图2所示)。可变形部分15的尺寸可以取决于所需的阈值压差。通过增加可变形部分15的直径和/或减小可变形部分15的厚度，可变形部分15将在较低的阈值压差下破裂。期望可变形部分15具有足够的厚度(通常至少0.3mm)，其允许可变形部分15在制造期间被处理，降低过早损坏的风险。
应当理解的是，通过考虑在使用中可能存在的壳体的内部与外部之间的典型压差，可变形部分15的抗压性将允许可变形部分15在装置1的制造过程期间和装置1的正常操作期间保持完整。例如，在装置1的制造期间，壳体的内部空间11可以用氮气填充，以实现在25℃的环境温度下大约一个标准大气压的内部压力。此时，可变形部分15上的压差大约为零。在装置1的正常操作期间，装置1可以具有125℃的典型操作温度，由于温度升高，壳体的内部与外部之间的压差可以升高到标准大气压的大约0.35倍。因此，可变形部分15变形的阈值压差必须高于标准大气压的0.35倍。此外，在制造过程期间，可以通过将装置1放置在包括氦气的高压力容器中，然后检测壳体内是否存在氦气来检查壳体的气密性。因此，当装置1被放置在高压力容器内时，可变形部分15变形的阈值压差必须高于可变形部分15上的压力差。
因此，装置1的制造过程和正常操作限定了可变形部分15的阈值压差的下限。
另一方面，可变形部分15的抗压性不会超过装置1的壳体的耐压能力。这允许可变形部分15在装置1的壳体爆炸性地破裂之前破开，以便减轻壳体的压力，气密壳体的耐压能力可以通过测试和/或有限元模拟技术被确定。例如，如果装置1的壳体的耐压能力为10倍标准大气压的临界压差，那么可变形部分15变形的阈值压差必须低于10倍标准大气压。
因此，装置1的壳体的耐压能力限定了可变形部分15的阈值压差的上限。
通常而言，可变形部分15的阈值压差可以是在上文描述的下限和上限之间的范围内的任何值。然而，优选地，可变形部分15的阈值压差接近该范围的下限，以便允许可变形部分在装置1内发生故障时快速地响应。
可替代地，可变形部分15可以比壳体的其他部分相对更容易受到温度升高的影响。也就是说，可变形部分可以例如在比壳体的其他部分更低的温度下熔化。导致可变形部分15熔化的阈值温度可以由可变形部分15的材料以及可变形部分15的厚度来确定。例如，可变形部分15可以由比壳体的其他部分的材料的熔点更低的材料制成，和/或可变形部分15可以具有比壳体的其他部分更小的厚度。应当理解，阈值温度将高于在装置1的制造和正常操作期间出现在可变形部分15处的最高温度(即，下限)，并且低于刚好在装置1的壳体爆炸性破裂之前可变形部分15处的临界温度(即上限)。类似地，优选地，阈值温度接近下限，以便允许可变形部分在装置1内发生故障时快速地响应。
如上所述，在内部气压增加或温度增加超过正常工作条件下预期的增加时，可变形部分15将以限定和受控的方式变形。可变形部分15可以由多种材料制成，例如金属、石墨、塑料，并且可以采用任何合适的形式。可变形部分15的(多种)材料可以与上部壳体电极4的其他部分的(多种)材料相同或不同。
在示例中，可变形部分15可以形成为上部壳体电极4的组成部分。特别地，可变形部分15可以由与上部壳体电极4的其他部分相同的材料(例如，铜)制成，并且可以采用材料去除工艺(例如，钻孔、铣削或车削)以在可变形部分15处实现减小的厚度。应当理解的是，减小的厚度允许可变形部分15比上部壳体电极4的其他部分对温度/压力增加具有更低的抵抗力。
可替代地，通过例如铜焊、锡焊或焊接，可变形部分15可以被分离地供应并附接到上部壳体电极4的其他部分。在该示例中，可变形部分15可以由与上部壳体电极4的其他部分不同的(多种)材料制成。此外，可变形部分15可以被附接到附加结构(例如，框架)，其进而被附接到上部壳体电极4的其他部分。应当理解的是，可变形部分15的厚度可以不必小于上部壳体电极4的其他部分的厚度。
在由图2和图3示出的示例中，上部壳体电极4的外表面14具有孔12，可变形部分15位于孔12与壳体的内部空间11之间。孔12因此暴露于装置1的外部。在可变形部分15是通过在上部壳体电极4的外表面14上应用材料去除工艺制成的情况下，那么孔12表示从上部壳体电极4移除的材料的体积。孔12具有与可变形部分15相同的直径，其深度(或高度)等于上部壳体电极4的厚度减去可变形部分15的厚度。如图2所示，上部壳体电极4的内表面16为平坦表面，可变形部分15的内表面与上部壳体电极4的内表面16齐平。
与在内表面16形成孔12相比，在上部壳体电极4的外表面14形成孔12允许可变形部分15更接近芯片20。这种布置允许可变形部分15对装置1的故障更快地作出反应，故障通常导致故障芯片20处/周围的温度升高和/或压力升高。
如下文更详细描述的，在外表面14形成孔12也允许孔12被用作安装孔，用于将装置1与功率电子系统中的相邻的组装组件对准。
图4示意性地示出了功率电子系统50，其包括装置1和布置在装置1的外部、在上部壳体电极4附近的组装组件51。
组装组件51可以是用于将热量从装置1去除的散热器，或者是用于将电流传导到装置1/从装置1传导电流的汇流条。在使用中，组装组件51可以被夹紧到装置1的壳体电极4或5，以便实现组装组件51与壳体电极4或5之间的良好的热导和/或电导。在图4的示例中，组装组件51的表面接触上部壳体电极4的外表面14，在组装组件51的表面和外表面14之间形成界面54。界面54不是气密的，因此允许从装置1排出的热气在被释放到系统50的周围区域之前在组装部件51与上部壳体电极4之间穿过。
如图4所示，孔13延伸穿过界面54而延伸进入上部壳体电极4和组装组件51的每一个中。孔13包括形成在上部壳体电极的外表面14处的孔12，以及形成在组装组件51的表面处的对应的孔。管52被放置在孔13内。管52具有圆柱形侧壁和延伸通过该侧壁的开口/凹槽53。管52的直径可以与孔13的内径大致相同或稍小，由此允许管52紧密地装配在孔13内。开口53被定位为面向界面54。因此，在装置1内发生导致可变形部分15变形的故障的情况下，离开装置1的热气将沿着如图4所示的路径P。路径P源自内部空间11，引导通过变形的可变形部分15进入管52，通过开口53进入界面54，以便在组装组件51与上部壳体电极4之间穿过，并且最终在位于上部壳体电极4的周边的点60处通向环境空气。在示例中，管52具有大约15mm的直径。管52可以由任何能够承受从装置1排放的热气的温度的合适的材料(例如，金属、塑料等)制成。
由于离开装置1的热气在组装组件51与上部壳体电极4之间穿过，组装组件51将在热气被释放到周围区域之前有效地冷却热气，由此降低所排放的气体对邻近的设备或人员的危害。在组装组件51包括散热器(例如，水冷散热器)的情况下，散热器将由热气生成的热量传递到流体介质(例如，水)，由此冷却从装置1排放的气体。在组装组件51包括汇流条的情况下，汇流条通常是能够传输大量电流的大块金属板，并且由于其大的表面积，还可以将由热气生成的热量消散到其周围的环境空气中，由此冷却气体。
此外，由于离开装置1的热气体穿过管52的开口53，开口53沿管52圆周的具体位置确定排放的气体进入系统50周围区域的出口方向。例如，在图4的示例中，排放的气体被引导到系统50的右侧。通过将管52旋转半圈以移动开口53至面向系统50的左侧，排放的气体将被引导到系统50的左侧。因此，管52和开口53可以被用于容易且方便地在气体被释放到装置1的周围区域之前将从装置1排放的气体引导到所需位置/方向。因此，气体喷射进入周围区域的最终点(例如，图4中的点60)可以被适当地设计为与可变形部分15的具体位置不同，使得装置1对周围区域没有危险或者仅有显著降低的危险。这极大地扩展了用户在处理排放气体方面的选择。
如上所述，管52用作气体引导工具，用于将从装置1的内部排放的气体引导到周围区域。此外，管52也可以被用作对准工具，用于将装置1与组装组件51对准。如图4所示，管52确保上部壳体电极4的孔12与组装组件51的对应的孔(其是孔13的顶部部分)对准，由此允许装置1相对于组装组件51被正确地定位。在这个意义上，其中安装了管52的上部壳体电极4的孔12也可以被认为具有双重功能，即，对准辅助件(即，安装孔)以及用于从装置1的内部空间11释放气体的排气口。
管52可以具有多个开口53，多个开口53允许气体沿多个径向方向进入界面54。还应理解，可以从图4省略管52，使得被喷射通过变形的可变形部分15和上部壳体电极4的孔12的气体被迫沿所有径向方向通过上部壳体电极4与组装组件51之间的界面54。由于气体与组装组件51之间的接触面积增加，这种布置可以改进排放的热气的冷却。
图3示出了在装置1的俯视平面图中可变形部分15和孔12位于上部壳体电极4的中心。这种居中布置提供了几个优点。首先，它允许可变形部分15处在与每个芯片20的合理的距离内，由此允许可变形部分15以合理的速度对任何芯片20的故障作出反应。其次，由于孔12容纳作为对准工具的管52，居中布置允许装置1的中心与组装组件51的中心对准。在使用中，组装组件51通常通过外部夹紧系统施加力而与装置1的上部壳体电极4接触。由于装置1的中心与组装组件51的中心对准，夹紧系统可以容易地在组装组件51与装置1之间产生均匀的压力分布。均匀的压力分布有利地导致组装组件51与上部壳体电极4之间的热导和电导的均匀分布。尽管有上文描述的优点，但是应当理解，可变形部分15和/或孔12的居中布置不是必需的，并且可变形部分15和/或孔12可以被设置在上部壳体电极4的其他合适位置。
在图4所示的系统中，从装置1排放的气体在组装组件51与上部壳体电极4之间的界面54之间穿过。气体通道可以形成在界面54处以将排放的气体引导到环境空气。图5示意性地示出了根据本公开的第二实施例的半导体装置1A的俯视平面图。使用相同的标签来标识装置1A的与装置1相同的元件。使用相同的数字标记但带有字母“A”以区分装置1A的与装置1的元件相对应但与其不同的元件。上文参考第一实施例描述的特征和优点大体上适用于第二实施例。
如图5所示，装置1A包括上部壳体电极4A，上部壳体电极4A具有暴露于装置1A的外部的外表面14A。外表面14A包括孔12和沟槽23。类似于图2和图3示出的第一实施例，可变形部分15(未示出)位于孔12与装置1A的内部空间11(未示出)之间，并且孔12暴露于装置1A的外部。沟槽23与孔12接合，并且在孔12与上部壳体电极4A的周边之间延伸。因此，当装置1A与图4的组装组件51接触时，孔12与沟槽23共同形成气体引导通道，用于将从装置1A的内部排放的气体导向装置1A的周围区域。气体喷射进入周围区域的最终点在沟槽23的外端部。因此，上部壳体电极4A的外表面14A上的沟槽23的路径确定排放的气体的出口路径/方向。
可以适当地设计沟槽23的路径，使得气体喷射的最终点位于的位置最小化对邻近的设备和人员的危险。此外，虽然图5示出了单个直沟槽23，但是应当理解，外表面14A上可以有一个以上的沟槽，并且每个沟槽可以采用任何合适的形状。例如，沟槽可以围绕孔12以便具有更长的长度，由此更高效地冷却排放的气体。
还应理解，沟槽23可以可替代地设置在面向装置1A的组装组件51的表面上(例如，如图4所示的组装组件51的底部表面)。此外，上部壳体电极4A和组装组件51中的每一个都可以包括沟槽，当组装组件51与上部壳体电极4A接触时，这两个沟槽在组装组件51与上部壳体电极4A之间共同形成气体引导通道。
此外，管可以被设置在通过孔12和沟槽23限定的气体引导通道内。图6示意性地示出了根据本公开的第二实施例的功率电子系统50A。使用相同的标签来标识系统50A的与系统50的元件相同的元件。使用相同的数字标记但带有字母“A”以区分系统50A的与系统50的元件相对应但与其不同的元件。上文参考第一实施例描述的特征和优点大体上适用于第二实施例。
功率电子系统50A包括图2和图3中示出的装置1和布置在装置1的外部、在上部壳体电极4附近的组装组件51A。
组装组件51A与图4的组装组件51的不同之处在于它包括在其底部表面上的面向装置1的沟槽。因此，当组装组件51A与装置1接触时，组装组件51A与装置1之间的界面54A使得组装组件51A在沟槽的位置处不直接接触上部壳体电极4，而是在其他位置接触上部壳体电极4。
组装组件51A的沟槽与延伸穿过界面54A的孔13连接。大致为L形的弯管52A被放置在孔13和沟槽内。弯管52A可以被认为具有接合在一起的两个垂直区段56、58。第一区段56类似于图4的管52，并且具有延伸通过其侧壁的开口53A。第二区段58沿垂直于第一区段56的方向延伸，并且位于组装组件51A与上部壳体电极4之间。在装置1内发生导致可变形部分15发生变形的故障的情况下，离开装置1的热气将沿着路径PA，如图6所示。路径PA源自内部空间11，引导通过变形的可变形部分15进入管52A，通过管52A以便在组装组件51A与上部壳体电极4之间穿过，并且最终在位于管52A的外端部的点60A处通向环境空气。
与管52类似，管52A适于用于双重用途，既用作对准工具，用于将装置1与组装组件51A对准，又用作气体引导工具，用于将从装置1的内部排放的气体引导到周围区域。
虽然图2至图6示出了单个可变形部分，但应理解，这仅仅是为了概念清晰，并且上部壳体电极4可以包括任何合适数量的(多个)可变形部分15。此外或可替代地，可以在下部壳体电极5内形成(多个)可变形部分15。例如，下部壳体电极5的外表面18可以具有类似于孔12的孔，并且类似于部分15的可变形部分可以位于孔与壳体的内部空间11之间。下部壳体电极5可以耦合到组装组件(例如，组装组件51或51A)以实现与以上参考图4和图6描述的效果相似的效果。
如上文所描述，在壳体电极4、5中的一个或更多个中设置可变形部分15允许从壳体内部排放的热气在气体被释放到周围区域之前被容易地冷却，由此使排放的气体的危险性更小。这可以通过例如再利用通常与壳体电极相关联的现有组装组件(例如，组装组件51或51A)来实现。
此外，在壳体电极中设置可变形部分15允许用户容易且方便地将从壳体内部排放的气体引导到期望的位置/方向。这可以通过在壳体电极的表面和/或相邻组装组件的表面上形成沟槽(例如沟槽23)、和/或通过将管(例如管52或52A)作为气体引导装置放置在壳体电极与其相邻的组装组件之间来实现。因此，气体喷射进入周围区域的最终点(例如，点60和60A)可以被适当地设计为与可变形部分15的具体位置不同，使得装置1、1A对周围区域没有危险或者仅有显著降低的危险。这极大地扩展了用户在处理排放气体方面的选择。
相比之下，在现有设计中，在盖凸缘6或电绝缘体8内形成可变形部分，从装置排放的热气将被直接释放到周围区域而不会被首先冷却。这给邻近的设备和人员带来了安全问题。此外，现有设计中可变形部分的位置使得将可变形部分可靠地耦合到气体引导结构以便引导排放的气体远离装置非常困难，因此气体喷射的最终点通常会与可变形部分的位置相同。这严重限制了用户在处理排放气体方面的选择。
在如图2、图4和图6示出的装置1中，壳体电极4、5被用作向半导体单元30施加压力的装置。可替代地，可以使用不同的施加压力的装置，例如弹簧机构。
虽然图2至图6涉及多芯片压接式功率半导体装置，但是应当理解，可变形部分15同样可以用于任何关注其气密壳体的爆炸性破裂的半导体装置的设计中。
图7示意性地示出了用于制造半导体装置(例如，装置1或1A)的方法的处理步骤。
在步骤S1，提供壳体。壳体包括壳体电极(例如壳体电极4、4A或5)。
壳体电极包括可变形部分(例如，可变形部分15)。可变形部分被设计为当壳体的内部与外部之间的压力差超过阈值压差或者可变形部分处的温度超过阈值温度时变形，以便将壳体从气密密封的壳体转变为与外部流体连通的开放壳体。
在步骤S2，将至少一个半导体芯片(例如，芯片20)布置在壳体内。
应当理解，可以按不同于描述顺序的时间顺序来执行这些步骤。例如，步骤S1可以包括两个子步骤，分别提供壳体的第一部分和第二部分，并且可以在两个子步骤之间执行步骤S2，使得至少一个半导体芯片被布置在壳体内。
术语“具有”、“含有”、“包含”、“包括”等是开放性的，这些术语表示存在所描述的结构、元件或特征，但是不排除存在附加元件或特征。冠词“一”、“一个”和“该”旨在包括复数和单数，除非上下文另有明确说明。
本领域的技术人员将理解，在前面的描述和所附权利要求中，诸如“上部”、“下部”、“顶部”、“底部”、“左”、“右”等的位置术语是参照半导体装置的概念性图示做出的，例如那些示出标准剖视图和附图中所示的那些。使用这些术语是为了便于引用，但不旨在具有限制性质。因此，这些术语应被理解为指的是当处于如附图所示的朝向时的半导体装置。
虽然已根据上文描述的优选实施例描述了本公开，但是应理解这些实施例仅是说明性的并且权利要求书不限于那些实施例。考虑到本公开内容，本领域的技术人员将能够做出修改和替代，这些修改和替代方案被认为落入所附权利要求书的范围内。本说明书中公开或示出的每个特征可以单独地或与本文公开或示出的任何其他特征以任何适当的组合被并入本公开中。

Claims (23)

1.一种半导体装置，包括：
壳体，所述壳体包括壳体电极；以及
至少一个半导体芯片，所述至少一个半导体芯片布置在所述壳体内；
其中，所述壳体电极包括可变形部分，并且所述可变形部分被构造为当所述壳体的内部与外部之间的压力差超过阈值压差或者所述可变形部分处的温度超过阈值温度时发生变形，以便将所述壳体从气密密封的壳体转变为与外部流体连通的开放壳体。
2.根据权利要求1所述的半导体装置，其中，所述可变形部分对压力增加和温度增加中的至少一个的抵抗力小于所述壳体的其他部分。
3.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分具有圆盘形状。
4.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分的厚度小于所述壳体电极的其他部分的厚度。
5.根据前述权利要求中任一项所述的半导体装置，其中，所述可变形部分布置在所述壳体电极的中心处。
6.根据前述权利要求中任一项所述的半导体装置，其中，所述壳体电极包括面向所述壳体的内部的内表面，以及相对的外表面，并且其中，所述外表面包括孔，所述可变形部分布置在所述孔与所述壳体的内部之间。
7.根据权利要求6所述的半导体装置，其中，所述孔被构造作为安装孔，用于将所述半导体装置和与所述半导体装置相关联的组装组件对准。
8.根据权利要求6或7所述的半导体装置，其中，所述孔布置在所述壳体电极的所述外表面的中心处。
9.根据权利要求6至8中任一项所述的半导体装置，其中，所述壳体电极的所述外表面还包括沟槽，所述沟槽从所述孔延伸到所述壳体电极的周边。
10.根据前述权利要求中任一项所述的半导体装置，其中，所述壳体电极是第一壳体电极，并且所述壳体还包括第二壳体电极以及布置在所述第一壳体电极与所述第二壳体电极之间的电绝缘体，其中，所述第一壳体电极和所述第二壳体电极位于所述壳体的相对的侧面。
11.根据权利要求10所述的半导体装置，其中，所述第二壳体电极包括另外的可变形部分。
12.一种系统，包括：
根据前述权利要求中任一项所述的半导体装置；以及
组装组件，所述组装组件布置在所述半导体装置的外部、在所述半导体装置的所述壳体电极附近。
13.根据权利要求12所述的系统，其中，所述组装组件和所述壳体电极被构造为使得从所述壳体的内部排放到外部的气体沿着路径，所述路径引导通过变形的所述可变形部分并穿过所述组装组件与所述壳体电极之间。
14.根据从属于权利要求6的权利要求12或13所述的系统，其中，所述组装组件包括面向所述半导体装置的第一表面，所述第一表面包括沟槽，所述沟槽从所述孔延伸到所述组装组件的外围。
15.根据从属于权利要求6的权利要求12至14中任一项所述的系统，还包括管，所述管的至少一部分位于所述孔内。
16.根据权利要求15所述的系统，其中，所述管被构造为引导从所述壳体的内部排放的气体在所述组装组件与所述壳体电极之间沿预定方向或路径流动。
17.根据权利要求15或16所述的系统，其中，所述管包括侧壁和延伸通过所述侧壁的开口，并且其中，所述开口定位为允许从所述壳体的内部排放的气体经由所述开口流动进入所述组装组件与所述壳体电极之间的界面。
18.根据从属于权利要求14的权利要求15或16所述的系统，其中，所述管被构造为穿过所述孔和所述沟槽。
19.根据从属于权利要求9的权利要求15或16所述的系统，其中，所述管被构造为穿过所述孔和所述沟槽。
20.根据权利要求12至19中任一项所述的系统，其中，所述组装组件包括散热器。
21.根据权利要求12至19中任一项所述的系统，其中，所述组装组件包括汇流条。
22.根据权利要求12至21中任一项所述的系统，其中，所述半导体装置是功率半导体装置，并且所述系统是功率电子系统。
23.一种制造半导体装置的方法，包括：
提供壳体，其中，所述壳体包括壳体电极；以及
在所述壳体内布置至少一个半导体芯片；
其中，所述壳体电极包括可变形部分，并且所述可变形部分被构造为当所述壳体的内部与外部之间的压力差超过阈值压差或者所述可变形部分处的温度超过阈值温度时发生变形，以便将所述壳体从气密密封的壳体转变为与外部流体连通的开放壳体。
CN202180042337.7A 2021-05-28 2021-05-28 半导体装置 Pending CN115836391A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2021/064432 WO2022248066A1 (en) 2021-05-28 2021-05-28 Semiconductor device

Publications (1)

Publication Number Publication Date
CN115836391A true CN115836391A (zh) 2023-03-21

Family

ID=76305898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042337.7A Pending CN115836391A (zh) 2021-05-28 2021-05-28 半导体装置

Country Status (4)

Country Link
US (1) US20230268240A1 (zh)
EP (1) EP4128334A1 (zh)
CN (1) CN115836391A (zh)
WO (1) WO2022248066A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425165A (en) 1977-07-28 1979-02-24 Mitsubishi Electric Corp Semiconductor device
JPS5635443A (en) 1979-08-31 1981-04-08 Toshiba Corp Semiconductor device
JP2015056487A (ja) 2013-09-11 2015-03-23 株式会社東芝 半導体装置
WO2015172956A1 (en) 2014-05-14 2015-11-19 Abb Technology Ag Power semiconductor device
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール
EP3117455B1 (en) 2015-05-19 2017-11-01 ABB Schweiz AG Semiconductor device
DE202015102948U1 (de) 2015-06-08 2015-06-24 Abb Technology Ag Halbleiterbauelement
DE102016209577A1 (de) * 2016-06-01 2017-12-07 Siemens Aktiengesellschaft Leistungsmodul
JP6585569B2 (ja) * 2016-09-15 2019-10-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2022248066A1 (en) 2022-12-01
US20230268240A1 (en) 2023-08-24
EP4128334A1 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
KR100685253B1 (ko) 패키지형 전력 반도체 장치
US9559027B2 (en) Semiconductor device and semiconductor module
US20060103015A1 (en) Multi-chip electronic package and cooling system
EP0578411A1 (en) Heat sinks for integrated circuit packages
US9949385B2 (en) Semiconductor module with ultrasonically welded terminals
US10079214B2 (en) Power semiconductor device
US20240105529A1 (en) Semiconductor device
CN115836391A (zh) 半导体装置
WO2015172956A1 (en) Power semiconductor device
US20180190556A1 (en) Methods and apparatus for spark gap devices within integrated circuits
CN107112312B (zh) 具有短路故障模式的功率半导体模块
US20240105645A1 (en) Semiconductor device
CN114207817B (zh) 功率半导体器件
US20230260962A1 (en) Semiconductor device
US11081738B2 (en) Containment heatsink for packaged battery cells
JPH02207557A (ja) 半導体装置
JPS6193636A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination