CN115835491A - 一种电路板的制作方法及电路板 - Google Patents
一种电路板的制作方法及电路板 Download PDFInfo
- Publication number
- CN115835491A CN115835491A CN202111087498.6A CN202111087498A CN115835491A CN 115835491 A CN115835491 A CN 115835491A CN 202111087498 A CN202111087498 A CN 202111087498A CN 115835491 A CN115835491 A CN 115835491A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- insulating layer
- circuit board
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本申请涉及电路板技术领域,并具体公开了一种电路板的制作方法及电路板,其中,该电路板的制作方法包括:提供第一绝缘层和基板,将第一绝缘层贴设于基板上;在第一绝缘层上开设至少一个第一槽体;其中,第一槽体的深度等于第一绝缘层的厚度;在第一槽体的底部及槽壁上形成第一导电膜层;在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体。通过上述方式,本申请中的电路板的制作方法能够避免进行蚀刻流程,由此得到的电路板的线路一致性较高,且不需要使用超薄铜箔,无高密线路受外力作用而产生浮离或拉脱的问题,相应的实现成本较低,而加工效率较高。
Description
技术领域
本申请涉及电路板技术领域,特别是涉及一种电路板的制作方法及电路板。
背景技术
随着电子硬件的高密度小型化发展趋势,促使印制电路板的表面积和厚度愈发减小,而这同时又给电路板的加工工艺带来了极大的挑战。
然而,在采用现有的电路板的线路工艺,比如,Tenting(封孔)工艺或mSAP(改良型半加成)工艺制作电路板,尤其是制作高密线路、高厚度的电路板时,通常不可避免的需要高精度的加工设备,以致硬件配置成本极高,同时还可能会存在线路蚀刻的一致性不稳定、线路表面铜层易出现针孔、凹坑等缺陷,且实现成本高、加工效率低,而在受外力作用时,也易出现线路浮离或拉脱问题。
发明内容
本申请提供了一种电路板的制作方法及电路板,以解决现有技术中的电路板的制作方法存在线路蚀刻的一致性不稳定、线路表面铜层易出现针孔、凹坑等缺陷,且实现成本高、加工效率低,而在受外力作用时,也易出现线路浮离或拉脱的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板的制作方法,其中,该电路板的制作方法包括:提供第一绝缘层和基板,将第一绝缘层贴设于基板上;在第一绝缘层上开设至少一个第一槽体;其中,第一槽体的深度等于第一绝缘层的厚度;在第一槽体的底部及槽壁上形成第一导电膜层;在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体。
其中,基板包括离型膜和载板,将第一绝缘层贴设于基板上的步骤,包括:对第一绝缘层、离型膜以及载板进行压合,并使离型膜位于第一绝缘层和载板之间。
其中,在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体的步骤之后,还包括:去除离型膜和载板。
其中,在第一槽体的底部及槽壁上形成第一导电膜层的步骤,包括:在设有第一槽体的第一绝缘层的一侧面上,以及第一槽体的底部及槽壁上形成第一导电膜层;在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体的步骤,包括:在形成于第一绝缘层一侧面上的第一导电膜层上贴设一抗镀层;对形成于第一槽体的底部及槽壁上的第一导电膜层进行电镀,以形成第一线路层,并通过第一线路层填充第一槽体。
其中,对形成于第一槽体的底部及槽壁上的第一导电膜层进行电镀,以形成第一线路层,并通过第一线路层填充第一槽体的步骤之后,还包括:去除抗镀层。
其中,在第一槽体的底部及槽壁上形成第一导电膜层的步骤,包括:在设有第一槽体的第一绝缘层的一侧面上贴设一隔离层;在隔离层和第一槽体的底部及槽壁上形成第一导电膜层;去除隔离层。
其中,在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体的步骤之后,还包括:在第一绝缘层及第一线路层的一侧面上贴设第二绝缘层;在第二绝缘层上开设至少一个第二槽体;其中,第二槽体的深度等于第二绝缘层的厚度;在第二槽体的底部及槽壁上形成第二导电膜层;在第二导电膜层上形成第二线路层,并通过第二线路层填充第二槽体。
其中,第二线路层连接于第一线路层。
为解决上述技术问题,本申请采用的又一个技术方案是:提供一种电路板,其中,该电路板包括:第一绝缘层,第一绝缘层设有至少一个第一通槽;第一线路层,第一线路层填充于第一通槽;其中,第一线路层是通过如上任一项的所述电路板的制作方法制得。
其中,电路板还包括至少一个第二绝缘层,每一第二绝缘层设有至少一个第二通槽,每一第二通槽中填充有第二线路层,且第二线路层连接于第一线路层。
本申请的有益效果是:区别于现有技术的情况,本申请电路板的制作方法通过将第一绝缘层贴设于基板上,以在第一绝缘层上开设至少一个第一槽体,并在第一槽体的底部及槽壁上形成第一导电膜层,从而能够在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体,以能够直接作为对外实现电连接的线路接线端,也即焊盘,而避免采用显影、蚀刻的方式完成线路转移,由此得到的电路板的线路一致性较高,且不需要高精度的线路蚀刻设备;而通过避免采用贴膜、蚀刻的方式形成焊盘,也能够极大地降低整体电路板的厚度,也便不需要使用超薄铜箔来保证得到较低厚度的电路板;此外,通过在第一绝缘层的第一槽体中形成相应的第一线路层,也即,使第一线路层与第一绝缘层同层设置,也避免了将线路层置于绝缘基材之上,从而有效避免了因受外力作用,导致线路浮离或拉脱的问题;因此,相应实现成本也较低,而加工效率较高,能够实现对高密线路的加工,同时大幅度降低整体印制电路板厚度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是现有技术中电路板的制作方法的流程示意图;
图2a是本申请电路板的制作方法第一实施例的流程示意图;
图2b-图2g是图2a中S11-S14对应的一实施方式的结构示意图;
图3a是本申请电路板的制作方法第二实施例的流程示意图;
图3b-图3f是图3a中S21-S25对应的一实施方式的结构示意图;
图4a是本申请电路板的制作方法第三实施例的流程示意图;
图4b-图4c是图4a中S33-S35对应的一实施方式的结构示意图;
图5a是本申请电路板的制作方法第四实施例的流程示意图;
图5b-图5f是图5a中S45-S48对应的一实施方式的结构示意图;
图6是本申请电路板一实施例的结构示意图;
图7是本申请电路板一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
目前,在电路板的线路制作过程中,通常会使用Tenting工艺或mSAP工艺。其中,Tenting工艺的主要实现流程为:Core/基材铜箔压合→钻孔+孔处理→化学沉铜/闪镀铜/黑影→电镀→贴膜(感光抗蚀膜)→贴膜+曝光→显影+蚀刻+退膜(完成线路转移);而如图1所示,图1是现有技术中电路板的制作方法的流程示意图,且具体对应为mSAP工艺,该mSAP工艺的主要实现流程为:Core/基材铜箔压合→钻孔+孔处理→化学沉铜/闪镀铜/黑影→贴膜(感光抗镀膜)+曝光+显影→电镀→退膜→闪蚀/快速蚀刻(完成线路转移)。
然而,在采用Tenting工艺制作高密线路时,通常不可避免的需要配合高精度线路蚀刻设备,硬件配置成本高;蚀刻铜层铜厚高,线路蚀刻中一致性不稳定;线路在基材之上,受外力时易出现线路浮离或拉脱问题。而采用mSAP工艺制作高密线路时,通常不可避免的需要配合高精度闪蚀/快速设备,硬件配置成本高;需使用超薄铜箔作为基材铜层,超薄铜箔需搭配保护铜箔使用,成本高,效率低;蚀刻线路时,基材铜和电镀铜层同时进行蚀刻,线路表面铜层易出现针孔/凹坑等缺陷;线路在基材之上,受外力时易出现线路浮离或拉脱问题。
请参阅图2a-图2g,其中,图2a是本申请电路板的制作方法第一实施例的流程示意图,图2b-图2g是图2a中S11-S14对应的一实施方式的结构示意图。本实施例包括如下步骤:
S11:提供第一绝缘层和基板,将第一绝缘层贴设于基板上。
具体地,如图2b所示,提供一第一绝缘层102和基板101,以进而能够将第一绝缘层102贴设于基板101上。
可选地,该基板101具体可以是一载体平台、玻璃基板或金属载板等任一合理的平台载体,以能够对贴设于基板101上的第一绝缘层102进行强度支撑,从而能够进行后续的加工流程,本申请对此不做限定。
可选地,该第一绝缘层102具体是采用一绝缘介质材料制得,而该绝缘介质材料具体包括环氧树脂类、酚醛树脂类、聚酰亚胺类、BT类、ABF类、陶瓷基类等任一合理的绝缘材质中的一种或多种,且具体可理解为一半固化片,本申请对此不做限定。
S12:在第一绝缘层上开设至少一个第一槽体。
进一步地,如图2c和图2d所示,在第一绝缘层102上的设定位置处依次制作得到至少一个第一槽体1021,比如,通过激光烧蚀、激光切割、离子切割或水刀等任一合理的方式在第一绝缘层102上开设得到至少一个第一槽体1021。
其中,该第一槽体1021的深度等于第一绝缘层102的厚度,也即该第一槽体1021具体为一通槽,而以基板101的对应部分为底部,且一端开口。
可理解的是,图2d具体对应的是叠层设置的开设有至少一个第一槽体1021的第一绝缘层102和基板101的俯视图,也即上述设定位置,并由此开设得到的第一槽体1021具体对应于第一绝缘层102所在的当前层所需要形成的线路图形,也即设计需要实现的线路逻辑层,以在第一绝缘层102上把线路图形所在位置的绝缘介质层材料去除(包括线条、焊盘等),而将非线路位置的绝缘介质材料保留。
可选地,该第一槽体1021的数量可以是1个、2个或3个等任一合理的数量,而具体由相应的线路设计确定,本申请对此不做限定。
S13:在第一槽体的底部及槽壁上形成第一导电膜层。
又进一步地,如图2e所示,在第一绝缘层102上开设出至少一个第一槽体1021后,进而在第一槽体1021的底部及槽壁上形成第一导电膜层103,比如,通过黑影、黑孔或化学沉铜等任一合理的方式对第一槽体1021的底部及槽壁进行处理,从而在第一槽体1021的底部及槽壁上形成第一导电膜层103。
由此可知,该第一导电膜层103具体可以是沉积并附着于第一槽体1021底部及槽壁上的导电碳粉或薄铜层。
S14:在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体。
又进一步地,如图2f所示,通过第一导电膜层103的导电作用,进一步在第一导电膜层103上形成第一线路层104,比如,通过任一合理的电镀的方式在第一导电膜层103上电镀出第一线路层104,也即导体铜层,并使相应得到的第一线路层104填充至开设于第一绝缘层102上的第一槽体1021中,且塞满该第一槽体1021。
进一步地,在一实施例中,如图2g所示,在上述S14之后,还进一步具体包括:去除基板101;或,将第一绝缘层102和第一线路层104从基板101上分离出来。
由此可知,该第一线路层104即为实现电路板线路逻辑的导体铜层,且因该第一线路层104已由第一绝缘层102暴露出,其暴露出的相对两侧的部分第一线路层104直接可用于与外部线路或器件实现电连接,而无需再采用贴膜、曝光、显影、蚀刻等工艺流程制作得到相应的焊盘。
进一步地,在一实施例中,基板101包括离型膜和载板,上述S11,还进一步具体包括:对第一绝缘层102、离型膜以及载板进行压合,并使离型膜位于第一绝缘层102和载板之间。
具体地,该基板101具体可以是由离型膜和载板(载体铜箔)构成,以能够首选对第一绝缘层102、离型膜以及载板进行预叠,并使离型膜位于第一绝缘层102和载板之间进行叠层设置,进而对叠层设置的第一绝缘层102、离型膜以及载板进行压合,从而将第一绝缘层102贴设在基板101上。
需说明的是,该离型膜是指薄膜表面能有区分的薄膜,离型膜与特定的材料在有限的条件下接触后不具有粘性,或轻微的粘性,以能够使第一绝缘层102与载板实现粘接,且方便后续将离型膜与第一绝缘层102分离。而载板具体是印制电路板的一种,相比常规印制电路板,布线密度更高,整体厚度更小。
上述方案,电路板的制作方法通过将第一绝缘层102贴设于基板101上,以在第一绝缘层102上开设至少一个第一槽体1021,并在第一槽体1021的底部及槽壁上形成第一导电膜层103,从而能够在第一导电膜层103上形成第一线路层104,并通过第一线路层104填充第一槽体1021,以能够直接作为对外实现电连接的线路接线端,也即焊盘,而避免采用显影、蚀刻的方式完成线路转移,由此得到的电路板的线路一致性较高,且不需要高精度的线路蚀刻设备;而通过避免采用贴膜、蚀刻的方式形成焊盘,也能够极大地降低整体电路板的厚度,也便不需要使用超薄铜箔来保证得到较低厚度的电路板;此外,通过在第一绝缘层102的第一槽体1021中形成相应的第一线路层104,也即,使第一线路层104与第一绝缘层102同层设置,也避免了将线路层置于绝缘基材之上,从而有效避免了因受外力作用,导致线路浮离或拉脱的问题;因此,相应实现成本也较低,而加工效率较高,能够实现对高密线路的加工,同时大幅度降低整体印制电路板厚度。
请参阅图3a-图3f,其中,图3a是本申请电路板的制作方法第二实施例的流程示意图,图3b-图3f是图3a中S21-S25对应的一实施方式的结构示意图。本实施例的电路板的制作方法是图2a中的电路板的制作方法的一细化实施例的流程示意图,本实施例包括如下步骤:
S21:提供第一绝缘层和基板,将第一绝缘层贴设于基板上。
S22:在第一绝缘层上开设至少一个第一槽体。
其中,S21和S22分别与图2a中的S11和S12相同,具体请参阅S11和S12及其相关的文字描述,在此不再赘述。
S23:在设有第一槽体的第一绝缘层的一侧面上,以及第一槽体的底部及槽壁上形成第一导电膜层。
具体地,如图3b-图3d所示,在本实施例中,基板201具体是由叠层设置的离型膜2011和载板2012构成,且第一绝缘层202具体是贴设于离型膜2011上,以在第一绝缘层202上开设出至少一个第一槽体2021后,进一步在设有第一槽体2021的第一绝缘层202的一侧面上,以及第一槽体2021的底部及槽壁上形成第一导电膜层203,比如,采用黑影、黑孔的方式在第一绝缘层202背离基板201的一侧面上,以及第一槽体2021的底部及槽壁上沉积得到一层导电碳粉,也即第一导电膜层203。
而在其他实施例中,该基板201具体还可以是玻璃基板或载体平台,而并无离型膜2011,且第一绝缘层202具体是贴设于基板201上,本申请对此不做限定。
S24:在形成于第一绝缘层一侧面上的第一导电膜层上贴设一抗镀层。
进一步地,如图3e所示,在形成于第一绝缘层202一侧面上的部分第一导电膜层203上贴设一对应提供的抗镀层205。
可理解的是,如图3e所示,由于黑影、黑孔的方式并不方便控制沉积导电碳粉的具体位置,而显然通过将第一绝缘层202背离基板201的一侧整板贴附在导电碳粉供给模板上,将更加便捷,且更易实现。但这又不可避免的会在第一绝缘层202的一侧面上也形成有第一导电膜层203,而此处显然并适合在后续中由此而形成相应的电镀层,而与设计线路不符。因此,在得到第一导电膜层203,还需在形成于第一绝缘层202一侧面上的部分第一导电膜层203上贴设一对应提供的抗镀层205,以避免后续第一绝缘层202的一侧面被附着一不合时宜的电镀层。
S25:对形成于第一槽体的底部及槽壁上的第一导电膜层进行电镀,以形成第一线路层,并通过第一线路层填充第一槽体。
进一步地,如图3f所示,通过第一导电膜层203的导电作用,以及抗镀层205的对第一导电膜层203的部分遮挡、抗镀,进一步对形成于第一槽体2021的底部及槽壁上的第一导电膜层203进行电镀,以仅在此部分的第一导电膜层203上电镀出第一线路层204,也即导体铜层,并使相应得到的第一线路层204填充至开设于第一绝缘层202上的第一槽体2021中,且塞满该第一槽体2021。
进一步地,在一实施例中,上述S25之后,还进一步具体包括:去除抗镀层205。
进一步地,在一实施例中,在上述S25之后,还进一步具体包括:去除基板201。
具体地,沿离型膜2011所在层,揭掉或撕掉离型膜2011和载板2012,并进而将贴附在载板2012背离第一绝缘层202一侧的电镀铜层206一并去除。可理解的是,该电镀铜层206即是在电镀得到第一线路层204时,形成于载板2012背离第一绝缘层202一侧面上。
而在其他实施例中,当需要制作得到包括有多层线路的电路板时,还可以在第一绝缘层202和第一线路层204背离基板201的一侧面上贴设又一绝缘层后,再去除基板201,以避免因单层板的强度不够,导致对第一绝缘层202和第一线路层204造成损伤。
请参阅图4a-图4c,其中,图4a是本申请电路板的制作方法第三实施例的流程示意图,图4b-图4c是图4a中S33-S35对应的一实施方式的结构示意图。本实施例的电路板的制作方法是图2a中的电路板的制作方法的一细化实施例的流程示意图,本实施例包括如下步骤:
S31:提供第一绝缘层和基板,将第一绝缘层贴设于基板上。
S32:在第一绝缘层上开设至少一个第一槽体。
其中,S31和S32分别与图2a中的S11和S12相同,具体请参阅S11和S12及其相关的文字描述,在此不再赘述。
S33:在设有第一槽体的第一绝缘层的一侧面上贴设一隔离层。
具体地,如图4b所示,在第一绝缘层302上开设出至少一个第一槽体3021后,进而在设有第一槽体3021的第一绝缘层302背离基板301的一侧面上贴设一隔离层307。
可选地,该隔离层307为绝缘胶带或玻璃片等任一合理的材料介质,以能够贴附在第一绝缘层302背离基板301的一侧面上,本申请对此不做限定。
S34:在隔离层和第一槽体的底部及槽壁上形成第一导电膜层。
具体地,如图4c所示,在隔离层307和第一槽体3021的底部及槽壁上制作得到第一导电膜层303,比如,通过黑影、黑孔或化学沉铜等任一合理的方式对隔离层307和第一槽体3021的底部及槽壁进行整板处理,以在隔离层307和第一槽体3021的底部及槽壁上沉积得到一层导电碳粉或沉铜层,也即第一导电膜层303。
S35:去除隔离层。
进一步地,如图4c所示,由于黑影、黑孔的方式并不方便控制沉积导电碳粉的具体位置,而显然通过将隔离层307和第一槽体3021的底部及槽壁对应的一侧整板贴附在导电碳粉供给模板上,将更加便捷,且更易实现。而为避免在后续中在第一绝缘层302的一侧面上也形成有相应的电镀层,而与设计线路不符,在形成第一导电膜层(图未示出,需结合参考图2e中的第一导电膜层103)之前,还需在第一绝缘层302的一侧面上贴设一隔离层307,以能够在形成了第一导电膜层后,通过去除隔离层307的方式,进而去除形成在隔离层307上的第一导电膜层部分。
S36:在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体。
其中,S36分别与图2a中的S14相同,具体请参阅S14及其相关的文字描述,在此不再赘述。
请参阅图5a-图5f,其中,图5a是本申请电路板的制作方法第四实施例的流程示意图,图5b-图5f是图5a中S45-S48对应的一实施方式的结构示意图。本实施例的电路板的制作方法是图2a中的电路板的制作方法的一细化实施例的流程示意图,本实施例包括如下步骤:
S41:提供第一绝缘层和基板,将第一绝缘层贴设于基板上。
S42:在第一绝缘层上开设至少一个第一槽体。
S43:在第一槽体的底部及槽壁上形成第一导电膜层。
S44:在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体。
其中,S41、S42、S43以及S44分别与图2a中的S11、S12、S13以及S14相同,具体请参阅的S11、S12、S13以及S14及其相关的文字描述,在此不再赘述。
S45:在第一绝缘层及第一线路层的一侧面上贴设第二绝缘层。
具体地,如图5b所示,在需要制作多层线路的电路板时,在制作得到第一线路层404后,进一步在第一绝缘层402及第一线路层404的一侧面上贴设第二绝缘层408。
可选地,该第二绝缘层408具体是采用一绝缘介质材料制得,而该绝缘介质材料具体包括环氧树脂类、酚醛树脂类、聚酰亚胺类、BT类、ABF类、陶瓷基类等任一合理的绝缘材质中的一种或多种,且具体可理解为一半固化片,本申请对此不做限定。
可选地,第二绝缘层408与第一绝缘层402的制成材料可以相同或不同,且第二绝缘层408与第一绝缘层402的厚度也可以相同或不同,具体由实际需求的线路设计确定,本申请对此不做限定。
S46:在第二绝缘层上开设至少一个第二槽体。
进一步地,如图5c所示,在第二绝缘层408上的设定位置处依次制作得到至少一个第二槽体4081,比如,通过激光烧蚀、激光切割、离子切割或水刀等任一合理的方式在第二绝缘层408上开设得到至少一个第二槽体4081。
其中,该第二槽体4081的深度等于第二绝缘层408的厚度,也即该第二槽体4081具体为一通槽,而以第一绝缘层402和第一线路层404的对应部分为底部,且一端开口。
可理解的是,上述设定位置,并由此开设得到的第二槽体4081具体对应于第二绝缘层408所在的当前层所需要形成的线路图形,也即设计需要实现的线路逻辑层,以在第二绝缘层408上把线路图形所在位置的绝缘介质层材料去除(包括线条、焊盘等),而将非线路位置的绝缘介质材料保留。
可选地,该第二槽体4081的数量可以是1个、2个或3个等任一合理的数量,而具体由相应的线路设计确定,本申请对此不做限定。
S47:在第二槽体的底部及槽壁上形成第二导电膜层。
又进一步地,如图5d所示,在第二绝缘层408上开设出至少一个第二槽体4081后,进而在第二槽体4081的底部及槽壁上形成第二导电膜层409,比如,通过黑影、黑孔或化学沉铜等任一合理的方式对第二槽体4081的底部及槽壁进行处理,从而在第二槽体4081的底部及槽壁上沉积得到一层导电碳粉或沉铜层,也即第二导电膜层409。
S48:在第二导电膜层上形成第二线路层,并通过第二线路层填充第二槽体。
又进一步地,如图5e所示,通过第二导电膜层409的导电作用,进一步在第二导电膜层409上形成第二线路层410,比如,通过任一合理的电镀的方式在第二导电膜层409上电镀出第二线路层410,也即导体铜层,并使相应得到的第二线路层410填充至开设于第二绝缘层408上的第二槽体4081中,且塞满该第二槽体4081。
在一实施例中,填充于第二槽体4081中的第二线路层410具体连接于第一线路层404。由此可知,通过在绝缘层上开设槽体,以通过相应线路层填充的方式,有效避免了将多个绝缘层,也即多个固化片与多个覆铜板间隔设置,以通过钻孔、沉铜、电镀的方式实现不同覆铜板对应形成的线路层之间的导电连接。本实施例通过直接在开设第二槽体4081时,即将第二槽体4081与第一槽体4021连通,进而使得对应形成的第二线路层410能够与第一线路层404实现连接,也便无需再进行钻孔、沉铜、电镀等工艺流程。
进一步地,在一实施例中,在上述S44之后,S45之前,还可以具体包括:去除基板401;或,将第一绝缘层402和第一线路层404从基板401上分离出来。
进一步地,在一实施例中,当需要制作更多线路层的电路板时,如图5f所示,在上述S48之后,还可以重复执行S45-S48所对应的步骤至少一次,以对应在第一绝缘层402和第一线路层404的至少一侧依次形成至少两个第二绝缘层408和相应的至少两个第二线路层410,而具体由实际线路设计需求确定,本申请对此不做限定。
可理解的是,通过将线路层与相应的绝缘层同层设置,也进而有效的降低了由此得到的电路板的整体厚度;且因该第一线路层404和/或第二线路层410已由第一绝缘层402和/或第二绝缘层408暴露出,相应暴露出的部分线路便可用于与外部线路或器件实现电连接,因此也无需再采用贴膜、曝光、显影、蚀刻等工艺流程制作得到相应的焊盘,而这又将进一步降低对应制得的电路板的整体厚度,并进一步精简了相应的制作工艺流程,从而极大的降低了电路板制作的实现成本,并提升了加工效率,能够实现高密线路的加工,同时大幅度地降低了整体印制电路板的厚度。
基于总的发明构思,本申请还提供了一种电路板,请参阅图6,图6是本申请电路板第一实施例的结构示意图。本实施例中的电路板50包括:第一绝缘层51和第一线路层52。
其中,第一绝缘层51开设有至少一个第一通槽(图未示出),而第一线路层52填充于该第一通槽,且第一线路层52具体是通过如上任一项的所述电路板的制作方法制得。
请参阅图7,图7是本申请电路板第二实施例的结构示意图。本实施例的电路板与图6中的电路板的区别在于,本实施例中的电路板60进一步包括:至少一个第二绝缘层63。
其中,每一该第二绝缘层63还进一步开设有至少一个第二通槽,而每一第二通槽中填充有第二线路层64,且第二线路层64连接于第一线路层52。
其中,电路板60中的第一绝缘层61和第一线路层62分别同于电路板50中的第一绝缘层51和第一线路层52,具体请参阅图5及相关文字内容,在此不再赘述。
由此可知,相较于现有的印制电路板,本实施例的电路板60中的每一线路层均与其相应的绝缘层同层设置,而并不是由半固化片对不同覆铜板进行层间隔离,再通过孔铜实现不同层覆铜板之间的线路连接,因此,极大地降低了电路板60的整体厚度。且由于电路板60最外侧的线路层已部分暴露出,而可以充当对外实现电连接的接线端,也便不需要进一步形成阻焊层及焊盘,因而又进一步降低了电路板60的厚度,同时极大的降低了电路板60制作的实现成本,并提升了加工效率,且能够实现对高密线路的加工。
本申请的有益效果是:区别于现有技术的情况,本申请电路板的制作方法通过将第一绝缘层贴设于基板上,以在第一绝缘层上开设至少一个第一槽体,并在第一槽体的底部及槽壁上形成第一导电膜层,从而能够在第一导电膜层上形成第一线路层,并通过第一线路层填充第一槽体,以能够直接作为对外实现电连接的线路接线端,也即焊盘,而避免采用显影、蚀刻的方式完成线路转移,由此得到的电路板的线路一致性较高,且不需要高精度的线路蚀刻设备;而通过避免采用贴膜、蚀刻的方式形成焊盘,也能够极大地降低整体电路板的厚度,也便不需要使用超薄铜箔来保证得到较低厚度的电路板;此外,通过在第一绝缘层的第一槽体中形成相应的第一线路层,也即,使第一线路层与第一绝缘层同层设置,也避免了将线路层置于绝缘基材之上,从而有效避免了因受外力作用,导致线路浮离或拉脱的问题;因此,相应实现成本也较低,而加工效率较高,能够实现对高密线路的加工,同时大幅度降低整体印制电路板厚度。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种电路板的制作方法,其特征在于,所述电路板的制作方法包括:
提供第一绝缘层和基板,将所述第一绝缘层贴设于所述基板上;
在所述第一绝缘层上开设至少一个第一槽体;其中,所述第一槽体的深度等于所述第一绝缘层的厚度;
在所述第一槽体的底部及槽壁上形成第一导电膜层;
在所述第一导电膜层上形成第一线路层,并通过所述第一线路层填充所述第一槽体。
2.根据权利要求1所述的电路板的制作方法,其特征在于,所述基板包括离型膜和载板,所述将所述第一绝缘层贴设于所述基板上的步骤,包括:
对所述第一绝缘层、所述离型膜以及所述载板进行压合,并使所述离型膜位于所述第一绝缘层和所述载板之间。
3.根据权利要求2所述的电路板的制作方法,其特征在于,所述在所述第一导电膜层上形成第一线路层,并通过所述第一线路层填充所述第一槽体的步骤之后,还包括:
去除所述离型膜和所述载板。
4.根据权利要求1所述的电路板的制作方法,其特征在于,所述在所述第一槽体的底部及槽壁上形成第一导电膜层的步骤,包括:
在设有所述第一槽体的所述第一绝缘层的一侧面上,以及所述第一槽体的底部及槽壁上形成所述第一导电膜层;
所述在所述第一导电膜层上形成第一线路层,并通过所述第一线路层填充所述第一槽体的步骤,包括:
在形成于所述第一绝缘层一侧面上的所述第一导电膜层上贴设一抗镀层;
对形成于所述第一槽体的底部及槽壁上的所述第一导电膜层进行电镀,以形成所述第一线路层,并通过所述第一线路层填充所述第一槽体。
5.根据权利要求4所述的电路板的制作方法,其特征在于,所述对形成于所述第一槽体的底部及槽壁上的所述第一导电膜层进行电镀,以形成所述第一线路层,并通过所述第一线路层填充所述第一槽体的步骤之后,还包括:
去除所述抗镀层。
6.根据权利要求1所述的电路板的制作方法,其特征在于,所述在所述第一槽体的底部及槽壁上形成第一导电膜层的步骤,包括:
在设有所述第一槽体的所述第一绝缘层的一侧面上贴设一隔离层;
在所述隔离层和所述第一槽体的底部及槽壁上形成所述第一导电膜层;
去除所述隔离层。
7.根据权利要求1所述的电路板的制作方法,其特征在于,所述在所述第一导电膜层上形成第一线路层,并通过所述第一线路层填充所述第一槽体的步骤之后,还包括:
在所述第一绝缘层及所述第一线路层的一侧面上贴设第二绝缘层;
在所述第二绝缘层上开设至少一个第二槽体;其中,所述第二槽体的深度等于所述第二绝缘层的厚度;
在所述第二槽体的底部及槽壁上形成第二导电膜层;
在所述第二导电膜层上形成第二线路层,并通过所述第二线路层填充所述第二槽体。
8.根据权利要求1所述的电路板的制作方法,其特征在于,
所述第二线路层连接于所述第一线路层。
9.一种电路板,其特征在于,所述电路板包括:
第一绝缘层,所述第一绝缘层设有至少一个第一通槽;
第一线路层,所述第一线路层填充于所述第一通槽;其中,所述第一线路层是通过如权利要求1-8中任一项所述的电路板的制作方法制得。
10.根据权利要求9所述的电路板,其特征在于,
所述电路板还包括至少一个第二绝缘层,每一所述第二绝缘层设有至少一个第二通槽,每一所述第二通槽中填充有第二线路层,且所述第二线路层连接于所述第一线路层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111087498.6A CN115835491A (zh) | 2021-09-16 | 2021-09-16 | 一种电路板的制作方法及电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111087498.6A CN115835491A (zh) | 2021-09-16 | 2021-09-16 | 一种电路板的制作方法及电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115835491A true CN115835491A (zh) | 2023-03-21 |
Family
ID=85515734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111087498.6A Pending CN115835491A (zh) | 2021-09-16 | 2021-09-16 | 一种电路板的制作方法及电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115835491A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117395894A (zh) * | 2023-10-13 | 2024-01-12 | 深圳明阳电路科技股份有限公司 | 一种载板的外层线路制备方法 |
-
2021
- 2021-09-16 CN CN202111087498.6A patent/CN115835491A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117395894A (zh) * | 2023-10-13 | 2024-01-12 | 深圳明阳电路科技股份有限公司 | 一种载板的外层线路制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4606787A (en) | Method and apparatus for manufacturing multi layer printed circuit boards | |
EP2424338B1 (en) | Multilayer printed wiring boards with holes requiring copper wrap plate | |
CN104411106B (zh) | 一种印制电路板精细线路的制作方法 | |
KR100990546B1 (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
KR20090110596A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100757910B1 (ko) | 매립패턴기판 및 그 제조방법 | |
WO2018211733A1 (ja) | プリント配線板及びその製造方法 | |
KR20090109430A (ko) | 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법 | |
CN114222445B (zh) | 一种电路板制作方法及电路板 | |
CN114222434B (zh) | 一种阶梯线路的制作方法及线路板 | |
US20080251494A1 (en) | Method for manufacturing circuit board | |
CA1222574A (en) | Method and apparatus for manufacturing multi layer printed circuit boards | |
CN115835491A (zh) | 一种电路板的制作方法及电路板 | |
US7080448B2 (en) | PCB with inlaid outer-layer circuits and production methods thereof | |
CN110430697A (zh) | 一种新型多层精细线路板的制作方法 | |
US4789423A (en) | Method for manufacturing multi-layer printed circuit boards | |
JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
KR102046006B1 (ko) | 일반 인쇄회로기판을 활용한 고전류 전송 방법 | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
KR100726238B1 (ko) | 다층 인쇄회로기판 제조방법 | |
CN211457534U (zh) | 微细层间线路结构 | |
CN110062538B (zh) | 一种阶梯槽槽底含引线的pcb制作方法及pcb | |
CN114007345A (zh) | 线路板的制备方法 | |
KR100462835B1 (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
JP2005136282A (ja) | 多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |