CN115831968A - 一种氢终端金刚石/氧化镓异质集成互补器件及制备方法 - Google Patents

Abstract

本发明涉及一种氢终端金刚石/氧化镓异质集成互补器件及制备方法，CMOS反相器包括：金刚石衬底层、氧化镓衬底层、第一源电极、第一漏电极、第一介质层、第一栅电极、氢终端表面层、第二源电极、第二漏电极、第二介质层和第二栅电极。本发明实施例通过异质集成的方法将氢终端金刚石PMOS和氧化镓NMOS结合在一起制备超宽禁带半导体CMOS器件，有效解决了金刚石难以实现n型掺杂、氧化镓难以实现p型掺杂的关键难题，保证了器件的各自的高性能和整体的高质量，实现了适合超高温、强辐照环境应用的高性能超宽禁带半导体CMOS反相器。

Description

一种氢终端金刚石/氧化镓异质集成互补器件及制备方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种氢终端金刚石/氧化镓异质集成互补器件及制备方法。

背景技术

近年来，为适应市场应用需求，半导体材料的更新换代不断加快：从以硅(Si)、锗(Ge)为代表的第一代半导体材料，到以砷化镓(AsGa)为主的第二代半导体材料，再到目前应用较广泛的氮化镓(GaN)、碳化硅(SiC)等第三代半导体材料，朝着禁带宽度更大、应用场景更广泛的方向进步。近年来，禁带宽度更大的金刚石、氧化镓(Ga₂O₃)等超宽禁带半导体材料逐渐进入了大家的视野之中。

与前几代半导体材料相比，氧化镓(Ga₂O₃)具有更大的禁带宽度(4.6～4.9eV)和更高的击穿场强(8MV/cm)，同时，其Baliga优值更是高达3000，是氮化镓(GaN)的4倍，碳化硅(SiC)的10倍之多。除此之外，氧化镓(Ga₂O₃)其他的理化性质也较为稳定，包括电学特性和发光特性等。在材料生长和制备方面，氧化镓材料能够在保证低位错的基础上进行大面积生长，这就突出了其低成本的巨大优势。然而，氧化镓材料在应用过程中，仍然存在一些问题亟待解决。一方面，以应用较广泛的β-Ga₂O₃为例，其中存在较多施主缺陷，如氧空位、镓空位、间隙氧和间隙镓等，这使其天然存在一定的n型电导率，从而较易实现高质量n型掺杂，可用于高性能n型器件的制备，但实现β-Ga₂O₃的高质量p型掺杂变得十分困难；此外，氧化镓材料热导率极低，在实际应用中会由于热效应导致器件性能降低。

同样属于超宽禁带半导体材料的金刚石，禁带宽度大(5.47eV)，击穿场强高(10MV/cm)，载流子迁移率高(电子4500cm²/V·s，空穴3800cm²/V·s)，热导率高(22W/cm·K)，Baliga优值极高，比较适合应用于较为严苛的环境之中。研究发现，将经过氢等离子体处理的氢终端金刚石暴露在空气中一段时间，其表面会形成一层二维空穴气(2DHG)，表现为p型电导，空穴浓度一般在10¹²-10¹⁴cm^-2，表面空穴迁移率一般在300cm²/V·s左右，因此可用于制备高性能p型场效应晶体管。但其n型掺杂难以实现。

作为逻辑电路应用中的重要组成部分，CMOS反相器的设计一直都是一个研究热点。在应用中，CMOS反相器具有静态功耗小、输出摆幅大和抗干扰能力强等优点。然而，对于传统Si基CMOS反相器，现有超宽禁带半导体自身难以同时实现制备CMOS器件所需的n型和p型掺杂的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种氢终端金刚石/氧化镓异质集成互补器件及制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种氢终端金刚石/氧化镓异质集成互补器件，包括：金刚石衬底层、氧化镓衬底层、第一源电极、第一漏电极、第一介质层、第一栅电极、氢终端表面层、第二源电极、第二漏电极、第二介质层和第二栅电极，其中，

所述氧化镓衬底层位于所述金刚石衬底层上的一侧，所述第一源电极位于所述氧化镓衬底层上的一侧，所述第一漏电极位于所述氧化镓衬底层上的另一侧，所述第一介质层覆盖所述第一源电极的上表面和内侧、所述第一漏电极的上表面和内侧以及所述氧化镓衬底层的上表面，所述第一栅电极位于所述第一源电极和所述第一漏电极之间的所述第一介质层上；

所述氢终端表面层位于所述金刚石衬底层上的另一侧，所述第二源电极位于所述氢终端表面层上的一侧，所述第二漏电极位于所述氢终端表面层上的另一侧，所述第二介质层覆盖所述第二源电极的上表面和内侧、所述第二漏电极的上表面和内侧以及所述氢终端表面层的上表面，所述第二栅电极位于所述第二源电极和所述第二漏电极之间的所述第二介质层上。

在本发明的一个实施例中，所述金刚石衬底层的材料包括单晶金刚石，厚度为500-600μm。

在本发明的一个实施例中，所述氧化镓衬底层的厚度为1-2μm；所述第一源电极的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm；所述第一漏电极的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm；所述第一介质层的材料包括SiO₂，厚度为15-20nm；所述第一栅电极的材料包括Ni、Au中一种或多种，厚度为180nm。

在本发明的一个实施例中，所述氢终端表面层的厚度为2-3nm；所述第二源电极的材料包括Au，厚度为60-120nm；所述第二漏电极的材料包括Au，厚度为60-120nm；所述第二介质层的材料包括Al₂O₃，厚度为15-20nm；所述第二栅电极的材料包括Al，厚度为60-120nm。

在本发明的一个实施例中，所述第一漏电极和所述第二漏电极通过第一引线连接，所述第一栅电极和所述第二栅电极通过第二引线连接，所述第一源电极接地，所述第二源电极接电源电压。

本发明的另一个实施例提供了一种氢终端金刚石/氧化镓异质集成互补器件的制备方法，包括步骤：

S1、在金刚石衬底层上制备氢终端表面层，并在所述氢终端表面层上沉积第一保护层和第二保护层；

S2、腐蚀掉NMOS器件区域的所述第二保护层和所述第一保护层，直至露出所述氢终端表面层，并待露出的所述氢终端表面层退化，露出所述金刚石衬底层；

S3、将氧化镓衬底层转移到露出的所述金刚石衬底层上；

S4、在所述氧化镓衬底层上制备第一源电极和第一漏电极，使所述第一源电极位于所述氧化镓衬底层上的一侧，所述第一漏电极位于所述氧化镓衬底层上的另一侧；

S5、腐蚀掉剩余的所述第二保护层和所述第一保护层，露出剩余的所述氢终端表面层；

S6、在露出的所述氢终端表面层上沉积电极金属层；

S7、在所述氧化镓衬底层的表面、所述第一源电极的表面和所述第一漏电极的表面沉积栅氧介质材料，得到第一介质层；

S8、在所述第一源电极和所述第一漏电极之间的所述第一介质层上沉积栅金属，得到第一栅电极；

S9、腐蚀所述氢终端表面层上的所述电极金属层，形成第二源电极和第二漏电极，使所述第二源电极位于所述氢终端表面层上的一侧，所述第二漏电极位于所述氢终端表面层上的另一侧；

S10、在所述氢终端表面层的表面、所述第二源电极的表面和所述第二漏电极的表面沉积栅氧介质材料，得到第二介质层；

S11、在所述第二源电极和所述第二漏电极之间的所述第二介质层上沉积栅金属，得到第二栅电极。

在本发明的一个实施例中，步骤S1包括：

采用MPCVD设备对所述金刚石衬底层的表面进行氢等离子体处理，形成所述氢终端表面层；

在所述氢终端表面层上沉积SiO₂，形成第一保护层；

在所述第一保护层上沉积Au，形成第二保护层。

在本发明的一个实施例中，步骤S2中的腐蚀掉NMOS器件区域的所述第二保护层和所述第一保护层，直至露出所述氢终端表面层，包括：

利用KI的I₂溶液腐蚀掉所述第二保护层的Au材料，并利用酸溶液腐蚀掉所述第一保护层的SiO₂材料，直至露出所述氢终端表面层。

在本发明的一个实施例中，所述电极金属层的材料包括Au，厚度为60-120nm。

在本发明的一个实施例中，步骤S11之后还包括步骤：

S12、在器件表面制作第一引线以连接所述第一漏电极和所述第二漏电极，制作第二引线以连接所述第一栅电极和所述第二栅电极。

与现有技术相比，本发明的有益效果：

1、本发明通过异质集成的方法将氢终端金刚石PMOS和氧化镓NMOS结合在一起制备超宽禁带半导体CMOS器件，有效解决了金刚石难以实现n型掺杂、氧化镓难以实现p型掺杂的关键难题，保证了器件的各自的高性能和整体的高质量，实现了适合超高温、强辐照环境应用的高性能超宽禁带半导体CMOS反相器。

2、本发明采用异质集成的方法将NMOS和PMOS制作在同一衬底上，减小了器件间距，提高了开关速度。

3、本发明中金刚石作为高热导率的超宽禁带半导体材料，应用于CMOS衬底中，明显提高了器件的散热性能，有效解决了氧化镓材料热导率低的问题。

附图说明

图1为本发明实施例提供的一种氢终端金刚石/氧化镓异质集成互补器件的结构示意图；

图2a-图2k为本发明实施例提供的一种氢终端金刚石/氧化镓异质集成互补器件的制备方法的过程示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种氢终端金刚石/氧化镓异质集成互补器件的结构示意图。该CMOS反相器包括金刚石衬底层10、氧化镓衬底层19、第一源电极18、第一漏电极15、第一介质层16、第一栅电极17、氢终端表面层20、第二源电极11、第二漏电极14、第二介质层13和第二栅电极12。其中，氧化镓衬底层19、第一源电极18、第一漏电极15、第一介质层16、第一栅电极17形成Ga₂O₃ NMOS器件，氢终端表面层20、第二源电极11、第二漏电极14、第二介质层13和第二栅电极12形成氢终端金刚石PMOS器件。Ga₂O₃ NMOS器件和氢终端金刚石PMOS器件之间相距一段距离，相互无接触。

Ga₂O₃ NMOS器件中，氧化镓衬底层19位于金刚石衬底层10上的一侧，第一源电极18位于氧化镓衬底层19上的一侧，第一漏电极15位于氧化镓衬底层19上的另一侧，第一介质层16覆盖第一源电极18的上表面和内侧、第一漏电极15的上表面和内测以及氧化镓衬底层19的上表面，第一栅电极17位于第一源电极18和第一漏电极15之间的第一介质层16上。

氢终端金刚石PMOS器件中，氢终端表面层20位于金刚石衬底层10上的另一侧，第二源电极11位于氢终端表面层20上的一侧，第二漏电极14位于氢终端表面层20上的另一侧，第二介质层13覆盖第二源电极11的上表面和内侧、第二漏电极14的上表面和内侧以及氢终端表面层20的上表面，第二栅电极12位于第二源电极11和第二漏电极14之间的第二介质层13上。

具体的，金刚石衬底层10的材料包括单晶金刚石，厚度为500-600μm。

具体的，Ga₂O₃ NMOS器件中，氧化镓衬底层19的厚度为1-2μm；第一源电极18的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm，例如，第一源电极18的材料为Ti、Al、Ni、Au自下而上层叠的堆栈结构，厚度为20/140/50/40；第一漏电极15的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm，例如，第一漏电极15的材料为Ti、Al、Ni、Au自下而上层叠的堆栈结构，厚度为20/140/50/40nm；第一介质层16的材料包括SiO₂，厚度为15-20nm；第一栅电极17的材料包括Ni、Au中一种或多种，厚度为180nm，例如，第一栅电极17的材料为Ni和Au自下而上层叠的堆栈结构，厚度为60/120nm。

具体的，氢终端金刚石PMOS器件中，氢终端表面层20的厚度为2-3nm；第二源电极11的材料包括Au，厚度为60-120nm；第二漏电极14的材料包括Au，厚度为60-120nm；第二介质层13的材料包括Al₂O₃，厚度为15-20nm；第二栅电极12的材料包括Al，厚度为60-120nm。

具体的，上述器件中，第一漏电极15和第二漏电极14通过第一引线21进行互联，第一栅电极17和第二栅电极12通过第二引线22进行互联。在应用该器件时，第一源电极18接地，第二源电极11接电源电压。

本实施例通过异质集成的方法将氢终端金刚石PMOS和氧化镓NMOS结合在一起制备超宽禁带半导体CMOS器件，有效解决了金刚石难以实现n型掺杂、氧化镓难以实现p型掺杂的关键难题，保证了器件的各自的高性能和整体的高质量，对超宽禁带半导体及集成电路的发展具有重要意义。

本实施例采用异质集成的方法将NMOS和PMOS制作在同一衬底上，减小了器件间距，提高了开关速度。

本实施例中金刚石作为高热导率的超宽禁带半导体材料，应用于CMOS衬底中，明显提高了器件的散热性能，有效解决了氧化镓材料热导率低的问题，实现了适合超高温、强辐照环境应用的高性能超宽禁带半导体CMOS反相器。

实施例二

在实施例一的基础上，请参见图2a-图2k，图2a-图2k为本发明实施例提供的一种氢终端金刚石/氧化镓异质集成互补器件的制备方法的过程示意图。该制备方法包括步骤：

S1、在金刚石衬底层10上制备氢终端表面层20，并在氢终端表面层20上沉积第一保护层30和第二保护层40，如图2a所示。具体包括步骤：

首先，采用MPCVD设备对金刚石衬底层10的表面进行氢等离子体处理，形成氢终端表面层20。

然后，在氢终端表面层20上沉积SiO₂，形成第一保护层30。可选的，SiO₂的厚度为200nm。

最后，在第一保护层30上沉积Au，形成第二保护层40。可选的，Au的厚度为100nm。

本实施例中，由于氢终端表面层20的稳定性较差，而氧化镓NMOS器件的制程较长，因此，制备两层保护层对氢终端表面层20进行保护，以保证氢终端表面层20的性能。

S2、腐蚀掉NMOS器件区域的第二保护层40和第一保护层30，直至露出氢终端表面层20，并待露出的氢终端表面层20退化，露出金刚石衬底层10，如图2b所示。

具体的，首先，利用KI的I₂溶液腐蚀掉第二保护层40的Au材料。然后利用酸溶液腐蚀掉第一保护层30的SiO₂材料，直至露出氢终端表面层20。最后，待露出的氢终端表面层20自然退化，直至露出金刚石衬底层10。

S3、将氧化镓衬底层19转移到露出的金刚石衬底层10上，如图2c所示。

具体的，将预先制备好的氧化镓衬底层19转移到露出的金刚石衬底层10上，使其与氢终端表面层20相距一定距离。

S4、在氧化镓衬底层19上制备第一源电极18和第一漏电极15，使第一源电极18位于氧化镓衬底层19上的一侧，第一漏电极15位于氧化镓衬底层19上的另一侧，如图2d所示。

具体的，首先，在氧化镓衬底层19上沉积一层Ti/Al/Ni/Au合金，厚度为250nm(20/140/50/40)；在Ti/Al/Ni/Au合金上进行光刻胶的涂胶和甩胶，并将其放在100℃热板上烘烤90s；将器件放进光刻机中对有源区对应区域的光刻胶进行曝光，将曝光后的器件放入显影液中显影30s，去除掉有源区之外的光刻胶，洗净后用氮气枪吹干；将没有光刻胶区域的金属腐蚀掉，直至露出氧化镓表面，形成有源区；在金属层上进行光刻胶的涂胶和甩胶，并将其放在100℃热板上烘烤90s；将器件放进光刻机中对第一源电极和第一漏电极对应区域的光刻胶进行曝光；将曝光后的器件放入显影液中，去除掉源漏电极区域之外的光刻胶，洗净后用氮气枪吹干；将没有光刻胶区域的金属腐蚀掉，直至露出Ga₂O₃表面，形成第一源电极18和第一漏电极15；将金属层在470℃，N₂氛围下退火60s，形成第一源电极18和第一漏电极15的欧姆接触。

S5、腐蚀掉剩余的第二保护层40和第一保护层30，露出剩余的氢终端表面层20。

具体的，首先，利用KI的I₂溶液腐蚀掉第二保护层40的Au材料。然后利用酸溶液腐蚀掉第一保护层30的SiO₂材料，直至露出氢终端表面层20。

S6、在露出的氢终端表面层20上沉积电极金属层50，如图2e所示。

具体的，利用位于氧化镓衬底层19上、第一源电极18上和第一漏电极15的光刻胶60，在氢终端表面层20上沉积一层Au，厚度为60-120nm，可选的，Au厚度为100nm，形成电极金属层50。

S7、在氧化镓衬底层19的表面、第一源电极18的表面和第一漏电极15的表面沉积栅氧介质材料，得到第一介质层16，如图2f所示。

具体的，采用ALD工艺在氧化镓衬底层19的表面、第一源电极18的表面和第一漏电极15的表面沉积一层厚度为20nm的SiO₂，形成覆盖第一源电极18的上表面和内侧、第一漏电极15的上表面和内侧以及氧化镓衬底层19的上表面的第一介质层16。

S8、在第一源电极18和第一漏电极15之间的第一介质层16上沉积栅金属，得到第一栅电极17，如图2g所示。

具体的，在第一介质层16上进行光刻胶的涂胶和甩胶，并将其放在100℃热板上烘烤90s；将器件放进光刻机中对栅极条对应区域的光刻胶进行曝光；将曝光后的器件放入显影液中显影35s，去除掉栅极条对应区域的光刻胶，洗净后用氮气枪吹干；在器件表面沉积一层Ni/Au合金作为栅金属，最后通过剥离得到第一栅电极17。

S9、腐蚀氢终端表面层20上的电极金属层50，形成第二源电极11和第二漏电极14，使第二源电极11位于氢终端表面层20上的一侧，第二漏电极14位于氢终端表面层20上的另一侧，如图2h所示。

具体的，在电极金属层50上进行光刻胶的涂胶和甩胶，并将其放在热板上烘烤；将器件放进光刻机中对有源区对应区域的光刻胶进行曝光；将曝光后的器件放入显影液中，去除掉有源区之外的光刻胶，洗净后用氮气枪吹干；将没有光刻胶区域的金属腐蚀掉，直至露出金刚石表面，形成有源区；在电极金属层50上进行光刻胶的涂胶和甩胶，并将其放在热板上烘烤；将器件放进光刻机中对第二源电极和第二漏电极对应区域的光刻胶进行曝光；将曝光后的器件放入显影液中，去除掉源漏电极区域之外的光刻胶，洗净后用氮气枪吹干；将没有光刻胶区域的金属腐蚀掉，直至露出氧化镓表面，形成第二源电极11和第二漏电极14。

S10、在氢终端表面层20的表面、第二源电极11的表面和第二漏电极14的表面沉积栅氧介质材料，得到第二介质层13，如图2i所示。

具体的，采用ALD工艺，在氢终端表面层20的表面、第二源电极11的表面和第二漏电极14的表面沉积Al₂O₃，沉积温度为300℃，铝源为三甲基铝TMA，氧化剂为H₂O，沉积厚度为20nm，得到第二介质层13。

S11、在第二源电极11和第二漏电极14之间的第二介质层13上沉积栅金属，得到第二栅电极12，如图2j所示。

具体的，在第二介质层13上进行光刻胶的涂胶和甩胶，并将其放在100℃热板上烘烤90s；将器件放进光刻机中对栅极条对应区域的光刻胶进行曝光；将曝光后的器件放入显影液中显影35s，去除掉栅极条对应区域的光刻胶，洗净后用氮气枪吹干；在器件表面沉积一层Al作为栅金属，厚度为100nm，最后通过剥离得到第二栅电极12。

S12、在器件表面制作第一引线21以连接第一漏电极15和第二漏电极14，制作第二引线22以连接第一栅电极17和第二栅电极12，如图2k所示。

具体的，制作金属引线，实现第一漏电极15和第二漏电极14的互联，以及第一栅电极17和第二栅电极12的互联。

本实施例中，在金刚石衬底上制作了氧化镓MOSFET器件，利用金刚石材料的高热导率，将其作为热沉，使氧化镓MOSFET器件在散热及降温方面取得一定突破，有效扩展了器件的应用范围。同时，利用氢终端金刚石p型电导制作了MOSFET器件，成功实现了氧化镓n型器件和金刚石p型器件的异质集成，并通过金属互联成功制得CMOS器件。另外，该制备方法具备降低器件成本、提高器件性能的优点。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种氢终端金刚石/氧化镓异质集成互补器件，其特征在于，包括：金刚石衬底层(10)、氧化镓衬底层(19)、第一源电极(18)、第一漏电极(15)、第一介质层(16)、第一栅电极(17)、氢终端表面层(20)、第二源电极(11)、第二漏电极(14)、第二介质层(13)和第二栅电极(12)，其中，

所述氧化镓衬底层(19)位于所述金刚石衬底层(10)上的一侧，所述第一源电极(18)位于所述氧化镓衬底层(19)上的一侧，所述第一漏电极(15)位于所述氧化镓衬底层(19)上的另一侧，所述第一介质层(16)覆盖所述第一源电极(18)的上表面和内侧、所述第一漏电极(15)的上表面和内侧以及所述氧化镓衬底层(19)的上表面，所述第一栅电极(17)位于所述第一源电极(18)和所述第一漏电极(15)之间的所述第一介质层(16)上；

所述氢终端表面层(20)位于所述金刚石衬底层(10)上的另一侧，所述第二源电极(11)位于所述氢终端表面层(20)上的一侧，所述第二漏电极(14)位于所述氢终端表面层(20)上的另一侧，所述第二介质层(13)覆盖所述第二源电极(11)的上表面和内侧、所述第二漏电极(14)的上表面和内侧以及所述氢终端表面层(20)的上表面，所述第二栅电极(12)位于所述第二源电极(11)和所述第二漏电极(14)之间的所述第二介质层(13)上。

2.根据权利要求1所述的氢终端金刚石/氧化镓异质集成互补器件，其特征在于，所述金刚石衬底层(10)的材料包括单晶金刚石，厚度为500-600μm。

3.根据权利要求1所述的氢终端金刚石/氧化镓异质集成互补器件，其特征在于，所述氧化镓衬底层(19)的厚度为1-2μm；所述第一源电极(18)的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm；所述第一漏电极(15)的材料包括Ti、Al、Ni、Au中的一种或多种，厚度为250nm；所述第一介质层(16)的材料包括SiO₂，厚度为15-20nm；所述第一栅电极(17)的材料包括Ni、Au中一种或多种，厚度为180nm。

4.根据权利要求1所述的氢终端金刚石/氧化镓异质集成互补器件，其特征在于，所述氢终端表面层(20)的厚度为2-3nm；所述第二源电极(11)的材料包括Au，厚度为60-120nm；所述第二漏电极(14)的材料包括Au，厚度为60-120nm；所述第二介质层(13)的材料包括Al₂O₃，厚度为15-20nm；所述第二栅电极(12)的材料包括Al，厚度为60-120nm。

5.根据权利要求1所述的氢终端金刚石/氧化镓异质集成互补器件，其特征在于，所述第一漏电极(15)和所述第二漏电极(14)通过第一引线(21)连接，所述第一栅电极(17)和所述第二栅电极(12)通过第二引线(22)连接，所述第一源电极(18)接地，所述第二源电极(11)接电源电压。

6.一种氢终端金刚石/氧化镓异质集成互补器件的制备方法，其特征在于，包括步骤：

S1、在金刚石衬底层(10)上制备氢终端表面层(20)，并在所述氢终端表面层(20)上沉积第一保护层(30)和第二保护层(40)；

S2、腐蚀掉NMOS器件区域的所述第二保护层(40)和所述第一保护层(30)，直至露出所述氢终端表面层(20)，并待露出的所述氢终端表面层(20)退化，露出所述金刚石衬底层(10)；

S3、将氧化镓衬底层(19)转移到露出的所述金刚石衬底层(10)上；

S4、在所述氧化镓衬底层(19)上制备第一源电极(18)和第一漏电极(15)，使所述第一源电极(18)位于所述氧化镓衬底层(19)上的一侧，所述第一漏电极(15)位于所述氧化镓衬底层(19)上的另一侧；

S5、腐蚀掉剩余的所述第二保护层(40)和所述第一保护层(30)，露出剩余的所述氢终端表面层(20)；

S6、在露出的所述氢终端表面层(20)上沉积电极金属层(50)；

S7、在所述氧化镓衬底层(19)的表面、所述第一源电极(18)的表面和所述第一漏电极(15)的表面沉积栅氧介质材料，得到第一介质层(16)；

S8、在所述第一源电极(18)和所述第一漏电极(15)之间的所述第一介质层(16)上沉积栅金属，得到第一栅电极(17)；

S9、腐蚀所述氢终端表面层(20)上的所述电极金属层(50)，形成第二源电极(11)和第二漏电极(14)，使所述第二源电极(11)位于所述氢终端表面层(20)上的一侧，所述第二漏电极(14)位于所述氢终端表面层(20)上的另一侧；

S10、在所述氢终端表面层(20)的表面、所述第二源电极(11)的表面和所述第二漏电极(14)的表面沉积栅氧介质材料，得到第二介质层(13)；

S11、在所述第二源电极(11)和所述第二漏电极(14)之间的所述第二介质层(13)上沉积栅金属，得到第二栅电极(12)。

7.根据权利要求6所述的氢终端金刚石/氧化镓异质集成互补器件的制备方法，其特征在于，步骤S1包括：

采用MPCVD设备对所述金刚石衬底层(10)的表面进行氢等离子体处理，形成所述氢终端表面层(20)；

在所述氢终端表面层(20)上沉积SiO₂，形成第一保护层(30)；

在所述第一保护层(30)上沉积Au，形成第二保护层(40)。

8.根据权利要求7所述的氢终端金刚石/氧化镓异质集成互补器件的制备方法，其特征在于，步骤S2中的腐蚀掉NMOS器件区域的所述第二保护层(40)和所述第一保护层(30)，直至露出所述氢终端表面层(20)，包括：

利用KI的I₂溶液腐蚀掉所述第二保护层(40)的Au材料，并利用酸溶液腐蚀掉所述第一保护层(30)的SiO₂材料，直至露出所述氢终端表面层(20)。

9.根据权利要求6所述的氢终端金刚石/氧化镓异质集成互补器件的制备方法，其特征在于，所述电极金属层(50)的材料包括Au，厚度为60-120nm。

10.根据权利要求6所述的氢终端金刚石/氧化镓异质集成互补器件的制备方法，其特征在于，步骤S11之后还包括步骤：

S12、在器件表面制作第一引线(21)以连接所述第一漏电极(15)和所述第二漏电极(14)，制作第二引线(22)以连接所述第一栅电极(17)和所述第二栅电极(12)。

Images