CN115831074B - 基于单缓存模式的帧率转换方法及装置 - Google Patents

Abstract

本申请实施例提供一种基于单缓存模式的帧率转换方法及装置，所述方法包括：确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。本申请提供的技术方案具有提高显示效果的优点。

Description

基于单缓存模式的帧率转换方法及装置

技术领域

本申请涉及显示及芯片领域，尤其涉及一种基于单缓存模式的帧率转换方法及装置。

背景技术

command mode是通过撕裂效应(Tearing Effect，TE)信号同步，大部分屏端芯片可以通过控制TE产生的频率来控制应用处理器（ApplicationProcessor，AP）的输入帧率，比如AP支持120Hz输入，但是搭配了60Hz的屏，产生60Hz的TE即可达到降帧率的方法。

目前的电子设备可以通过TE信号降低帧率，但是帧率降低后的触摸滑动会有明显的卡顿，影响了屏幕显示效果。

发明内容

本申请实施例公开了一种基于单缓存模式的帧率转换方法及装置。

第一方面，提供一种基于单缓存模式的帧率转换方法，所述方法包括如下步骤：

确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。

第二方面，提供一种基于单缓存模式的帧率转换装置，其特征在于，所述装置包括：

确定单元，用于确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

时间单元，用于获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

延时计算单元，用于依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。

第三方面，提供一种芯片，所述芯片包括第二方面提供的一种基于单缓存模式的帧率转换装置。

第四方面，提供一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行第一方面所述的方法中的步骤的指令。

第五方面，提供了一种计算机可读存储介质，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行第一方面所述的方法。

第六方面，提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。

本申请提供的技术方案确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将该产生时间T增加偏置offeset。由于该LCDC产生TE的时间T进行了偏置，这样在AP还未来得及发送新一帧的数据时，LCDC由于需要延时一个时间段，因此其不会读旧数据（即新一帧的前一帧的数据），这样能够避免造成前面几行撕裂（本来应当刚好读AP新写入的前面几行数据，但因为AP接收到TE有延迟使得实际写入新数据有延迟，旧数据未被新数据覆盖，LCDC预读的是旧数据），因此其能够避免TE撕裂的问题，减少了触摸滑动会的卡顿，提高了显示屏的显示效果。

附图说明

以下对本申请实施例用到的附图进行介绍。

图1是本申请提供的码片的应用框图示意图；

图2是本申请提供的一种码片显示数据通路示意图；

图3是本申请提供的一种基于单缓存模式的帧率转换方法的流程示意图；

图4是本申请实施例一提供的一种基于单缓存模式的帧率转换方法的流程示意图；

图5是本申请实施例二提供的一种基于单缓存模式的帧率转换方法的流程示意图；

图6是本申请提供的一种基于单缓存模式的帧率转换装置的结构示意图；

图7是本申请提供的电子设备的结构示意图。

具体实施方式

下面结合本申请实施例中的附图对本申请实施例进行描述。

本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。

本申请实施例中出现的“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。

MIPI(移动行业处理器接口，MobileIndustry Processor Interface)由包括ARM、三星、Intel等公司在内的MIPI联盟发起的为移动应用处理器制定的开放标准。桥接芯片在图像VIDEO模式或命令COMMAND模式下通过内部的转换机制将输入的信号转换成MIPI时序接口信号。

TE信号是一种由芯片产生的信号，用于防止图像显示过程中画面刷新时的撕裂问题。当准备好刷新下一帧图像时，芯片即产生TE信号，可选的，AP在监听到TE信号上升沿，或，检测到TE信号处于高电平状态后，向芯片发送下一帧图像数据。

VSYNC: 图像模式的帧同步信号--垂直同步信号，则是一帧画面与一帧画面之间，会触发这个信号；垂直同步信号是为了解决画面撕裂问题的，画面撕裂的原因是，如果没有垂直同步信号，当引擎渲染的帧数据比较快时，显示器跟不上（如渲染一帧10ms，显示器显示刷新周期为16ms，则显示器在16ms显示时长范围内，GPU已经渲染了1.6帧图像数据，导致前一帧图像被后一帧图像数据覆盖造成撕裂现象），可能就会出现，当前正在显示某一帧，另外一帧又触发在显示器上显示。

参阅图1，图1提供了一种码片的应用框图，如图1所示，其包括AP、码片和LCD（图像显示器，LiquidCrystal Display ），其中，AP与码片（例如LCDC）连接，码片与LCD连接。

如图1所示，所述码片100包括移动行业处理器接口接收MIPI RX（接收）模块101、视频预处理VPRE模块102、图像处理VIDC模块103、图像显示处理模块LCDC模块104以及MIPITX（发送）模块105，所述MIPI RX模块101连接所述VPRE模块102，所述VPRE模块102连接所述VIDC模块103，所述VIDC模块103连接所述LCDC模块104，所述LCDC模块104连接所述MIPI TX模块105，且所述视频模式是指所述码片的输出模式为视频Video模式。Video模式下，VIDC模块通过帧启动frame start信号通知LCDC模块进行数据同步传输，LCDC模块数据处理完成通过输出端帧同步Vsync_out信号通知MIPI TX模块进行数据同步传输。

参阅图2，图2提供了一种码片显示数据通路示意图，其中，MIPI RX通过双通道与MIPITX模块连接，第一通道设置有显示处理模块，上述显示处理模块依据不同的功能或不同的厂家可能有所不同，例如具有微处理器MCU、控制模块等，本申请并不限制上述显示处理模块的具体表现形式，第二通道设置有显示模块和LCDC，单个缓存（FrameBuffer）分别与两个通道连接。

参阅图3，图3提供了一种基于单缓存模式的帧率转换方法，该方法在如图2所示的码片显示数据通路的结构下执行，该方法如图3所示，包括如下步骤：

步骤S301、确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

步骤S302、获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

步骤S303、依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。

本申请提供的技术方案确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将该产生时间T增加偏置offeset。由于该LCDC产生TE的时间T进行了偏置，这样在AP还未来得及发送新一帧的数据时，LCDC由于需要延时一个时间段，因此其不会读旧数据（即新一帧的前一帧的数据），这样能够避免造成前面几行撕裂（本来应当刚好读AP新写入的前面几行数据，但因为AP接收到TE有延迟使得实际写入新数据有延迟，旧数据未被新数据覆盖，LCDC预读的是旧数据），因此其能够避免TE撕裂的问题，减少了触摸滑动会的卡顿，提高了显示屏的显示效果。

示例的，上述f1具体可以为：90Hz或120Hz；上述f2具体可以为：60Hz。

示例的，若f1=90，上述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T增加偏置offeset具体可以包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在三帧图片产生TE的时间T增加offeset后的三帧TE产生时间T11、T12、T13。

示例的，上述T11、T12、T13具体可以包括：

第一帧Tl1 = ((HTT - (2/3 * HTT – offeset)) / HTT) * To<Ti , offeset<1/3 HTT；

第二帧Tl2 = ((HTT - (1/3 * HTT – offeset)) / HTT) * To ；只要offeset大于0都会产生撕裂，因此第二帧需要丢帧；

第三帧Tl3 = ((HTT - (HTT – offeset)) / HTT) * To；

所述To为LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间；

HTT= T01+T02。

示例的，示例的，若f1=120，上述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T增加偏置offeset具体可以包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T增加offeset后的二帧TE产生时间T21、T22。

示例的，上述T21、T22具体可以包括：

第一帧T21 = (1/2 HTT– offeset) / HTT* To<Ti ；

第二帧T22 = (HTT – offeset) / HTT) * To；

上述To为LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间;

HTT= T01+T02。

实施例一

本申请实施例一提供一种基于单缓存模式的帧率转换方法，该方法在如图2所示的构架下执行，本申请实施例中的f1=90Hz，f2=60Hz，其中，LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间为To，码片VIDC接收AP侧图像数据，并向Frame Buffer中写入一帧图像数据的时间为Ti；理想情况下Ti= (2/3)To（输入快输出慢），则码片输出两帧时间（To1+To2）的第一帧2/3（即To1+To2的1/3）、第二帧1/3（即To1+To2的2/3）、3/3（即To1+To2的3/3）位置产生TE，每个TE的间隔时间都为(2/3)To。上述方法如图4所示，包括如下步骤：

步骤S401、获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

步骤S402、LCDC依据f1、f2、T01、T02计算得到LCDC在三帧图片产生TE的时间T增加offeset后的三帧TE产生时间T11、T12、T13。

本申请提供的技术方案的显示屏从90Hz转换成60Hz时；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将该产生时间T增加偏置offeset。由于该LCDC产生TE的时间T进行了偏置，这样在AP还未来得及发送新一帧的数据时，LCDC由于需要延时一个时间段，因此其不会读旧数据（即新一帧的前一帧的数据），这样能够避免造成前面几行撕裂（本来应当刚好读AP新写入的前面几行数据，但因为AP接收到TE有延迟使得实际写入新数据有延迟，旧数据未被新数据覆盖，LCDC预读的是旧数据），因此其能够避免TE撕裂的问题，减少了触摸滑动会的卡顿，提高了显示屏的显示效果。

实施例二

本申请实施例二提供一种基于单缓存模式的帧率转换方法，该方法在如图2所示的构架下执行，本申请实施例中的f1=90Hz，f2=60Hz，其中，LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间为To，码片VIDC接收AP侧图像数据，并向Frame Buffer中写入一帧图像数据的时间为Ti；理想情况下Ti= (1/2)To（输入快输出慢），则码片输出两帧时间（To1+To2）的第一帧1/2（即To1+To2的1/2）、第二帧2/2（即To1+To2的2/2）位置产生TE，每个TE的间隔时间都为(1/2)To。上述方法如图5所示，包括如下步骤：

步骤S501、获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

步骤S502、LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T增加offeset后的二帧TE产生时间T21、T22。

本申请提供的技术方案的显示屏从120Hz转换成60Hz时；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将该产生时间T增加偏置offeset。由于该LCDC产生TE的时间T进行了偏置，这样在AP还未来得及发送新一帧的数据时，LCDC由于需要延时一个时间段，因此其不会读旧数据（即新一帧的前一帧的数据），这样能够避免造成前面几行撕裂（本来应当刚好读AP新写入的前面几行数据，但因为AP接收到TE有延迟使得实际写入新数据有延迟，旧数据未被新数据覆盖，LCDC预读的是旧数据），因此其能够避免TE撕裂的问题，减少了触摸滑动会的卡顿，提高了显示屏的显示效果。

参阅图6，图6提供了一种基于单缓存模式的帧率转换装置，所述装置包括：

确定单元，用于确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

时间单元，用于获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

延时计算单元，用于依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。

本申请提供的技术方案确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将该产生时间T增加偏置offeset。由于该LCDC产生TE的时间T进行了偏置，这样在AP还未来得及发送新一帧的数据时，LCDC由于需要延时一个时间段，因此其不会读旧数据（即新一帧的前一帧的数据），这样能够避免造成前面几行撕裂（本来应当刚好读AP新写入的前面几行数据，但因为AP接收到TE有延迟使得实际写入新数据有延迟，旧数据未被新数据覆盖，LCDC预读的是旧数据），因此其能够避免TE撕裂的问题，减少了触摸滑动会的卡顿，提高了显示屏的显示效果。

示例的，上述f1具体为：90Hz或120Hz；f2具体为：60Hz。

示例的，若f1=90，延时计算单元，具体用于依据f1、f2、T01、T02计算得到LCDC在三帧图片产生TE的时间T增加offeset后的三帧TE产生时间T11、T12、T13。

示例的，

T11、T12、T13具体包括：

第一帧Tl1 = ((HTT - (2/3 * HTT – offeset)) / HTT) * To<Ti , offeset<1/3 HTT；

第二帧Tl2 = ((HTT - (1/3 * HTT – offeset)) / HTT) * To ；

第三帧Tl3 = ((HTT - (HTT – offeset)) / HTT) * To；

所述To为LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间；

HTT= T01+T02。

示例的，

若f1=120，延时计算单元，具体用于依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T增加offeset后的二帧TE产生时间T21、T22。

示例的，

第一帧T21 = (1/2 HTT– offeset) / HTT* To<Ti ；

第二帧T22 = (HTT – offeset) / HTT) * To；

上述To为LCDC从Frame Buffer中读取并向屏幕输出一帧图像数据的时间;

HTT= T01+T02。

可以理解的是，上述装置为了实现上述功能，其包含了执行各个功能相应的硬件和/或软件模块。结合本文中所公开的实施例描述的各示例的算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以结合实施例对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本实施例可以根据上述方法示例对电子设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块可以采用硬件的形式实现。需要说明的是，本实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

需要说明的是，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。

在采用集成的单元的情况下，用户设备可以包括处理模块和存储模块。其中，处理模块可以用于对用户设备的动作进行控制管理，例如，可以用于支持电子设备执行上述获取单元、通信单元、处理单元执行的步骤。存储模块可以用于支持电子设备执行存储程序代码和数据等。

其中，处理模块可以是处理器或控制器。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，数字信号处理（digital signal processing，DSP）和微处理器的组合等等。存储模块可以是存储器。通信模块具体可以为射频电路、蓝牙芯片、Wi-Fi芯片等与其他电子设备交互的设备。

可以理解的是，本申请实施例示意的各模块间的接口连接关系，只是示意性说明，并不构成对用户设备的结构限定。在本申请另一些实施例中，用户设备也可以采用上述实施例中不同的接口连接方式，或多种接口连接方式的组合。

请参见图7，图7是本申请实施例提供的一种电子设备70（具体可以为汽车的智能车载系统），该电子设备70包括处理器701、存储器702和通信接口703，所述处理器701、存储器702和通信接口703通过总线相互连接，该电子设备还可以包括：显示屏，该显示屏可以通过总线与处理器701连接。

存储器702包括但不限于是随机存储记忆体（randomaccess memory，RAM）、只读存储器（read-onlymemory， ROM）、可擦除可编程只读存储器（erasable programmable readonly memory，EPROM）、或便携式只读存储器（compact disc read-only memory，CD-ROM），该存储器702用于相关计算机程序及数据。通信接口703用于接收和发送数据。

处理器701可以是一个或多个中央处理器（centralprocessing unit，CPU），在处理器701是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。

处理器701可以包括一个或多个处理单元，例如：处理单元可以包括应用处理器（application processor，AP），调制解调处理器，图形处理器（graphics processingunit，GPU），图像信号处理器（imagesignal processor，ISP），控制器，视频编解码器，数字信号处理器（digital signal processor，DSP），基带处理器，和/或神经网络处理器（neural-networkprocessing unit，NPU）等。其中，不同的处理单元可以是独立的部件，也可以集成在一个或多个处理器中。在一些实施例中，用户设备也可以包括一个或多个处理单元。其中，控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。在其他一些实施例中，处理单元中还可以设置存储器，用于存储指令和数据。示例性地，处理单元中的存储器可以为高速缓冲存储器。该存储器可以保存处理单元刚用过或循环使用的指令或数据。如果处理单元需要再次使用该指令或数据，可从所述存储器中直接调用。这样就避免了重复存取，减少了处理单元的等待时间，因而提高了用户设备处理数据或执行指令的效率。

在一些实施例中，处理器701可以包括一个或多个接口。接口可以包括集成电路间（inter-integrated circuit，I2C）接口、集成电路间音频（inter-integrated circuitsound，I2S）接口、脉冲编码调制（pulsecode modulation，PCM）接口、通用异步收发传输器（universal asynchronous receiver/transmitter，UART）接口、移动产业处理器接口（mobileindustry processor interface，MIPI）、用输入输出（general-purpose input/output，GPIO）接口、SIM卡接口和/或USB接口等。其中，USB接口是符合USB标准规范的接口，具体可以是Mini USB接口、MicroUSB接口、USB Type C接口等。USB接口可以用于连接充电器为用户设备充电，也可以用于用户设备与外围设备之间传输数据。该USB接口也可以用于连接耳机，通过耳机播放音频。

若该电子设备70为智能终端设备，例如手机、智能车载设备、平板电脑等等，该电子设备70中的处理器701用于读取所述存储器702中存储的计算机程序代码，控制智能终端设备执行以下操作：

确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

获取LCDC从单缓存中读取并向显示屏输出两帧图像的两个输出时间T01、T02；

依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset。

其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。

本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当其在网络设备上运行时，图3所示的方法流程得以实现。

本申请实施例还提供一种计算机程序产品，当所述计算机程序产品在终端上运行时，图3所示的方法流程得以实现。

上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，电子设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模板。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本申请实施例可以根据上述方法示例对电子设备进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模板并不一定是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器（英文：Read-Only Memory ，简称：ROM）、随机存取器（英文：RandomAccess Memory，简称：RAM）、磁盘或光盘等。

Claims (9)

1.一种基于单缓存模式的帧率转换方法，其特征在于，所述方法包括如下步骤：

确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

获取图像显示处理模块LCDC从单缓存中读取并向显示屏输出两帧图像的第一帧输出时间T01、第二帧输出时间T02；

依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset；

所述第一刷新频率f1为显示屏的写入频率，所述第二刷新频率f2为显示屏的读出频率；

在所述f1具体为：90Hz，f2具体为：60Hz时，

所述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T添加偏置offeset具体包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T减少offeset后的二帧TE产生时间T21、T22；

或者，

在所述f1具体为：120Hz，f2具体为：60Hz时，

所述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T添加偏置offeset具体包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T减少offeset后的三帧TE产生时间T11、T12、T13。

2.根据权利要求1所述的基于单缓存模式的帧率转换方法，其特征在于，

T11、T12、T13具体包括：

第一帧T11 =((HTT - (2/3 * HTT – offeset)) / HTT) * To 且T11< Ti , offeset< 1/3 HTT；

第二帧T12 = ((HTT - (1/3 * HTT – offeset)) / HTT) * To ；

第三帧T13 =((HTT - (– offeset)) / HTT) * To；

所述To为LCDC从单个缓存Frame Buffer中读取并向屏幕输出一帧图像数据的时间；所述Ti为LCDC向Frame Buffer中写入一帧图像数据的时间；

HTT= T01+T02。

3.根据权利要求1所述的基于单缓存模式的帧率转换方法，其特征在于，

第一帧T21 =( (1/2 HTT– offeset) / HTT)*To 且 T21< Ti ；

第二帧T22 =( (HTT – offeset) / HTT)* To；

上述To为LCDC从单个缓存Frame Buffer中读取并向屏幕输出一帧图像数据的时间，所述Ti为图像处理VIDC向Frame Buffer中写入一帧图像数据的时间；

HTT= T01+T02。

4.一种基于单缓存模式的帧率转换装置，其特征在于，所述装置包括：

确定单元，用于确定显示屏的当前第一刷新频率f1，确定显示屏需要转换的第二刷新频率f2，其中f1＞f2；

时间单元，用于获取LCDC从单缓存中读取并向显示屏输出两帧图像的第一帧输出时间T01、第二帧输出时间T02；

延时计算单元，用于依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生TE的时间T增加偏置offeset；

所述第一刷新频率f1为显示屏的写入频率，所述第二刷新频率f2为显示屏的读出频率；

所述f1具体为：90Hz；f2具体为：60Hz；

所述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T添加偏置offeset具体包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T减少offeset后的二帧TE产生时间T21、T22；

或者，

在所述f1具体为：120Hz，f2具体为：60Hz时，

所述依据该f1、f2、T01、T02计算得到LCDC产生TE的时间T，LCDC将产生时间T添加偏置offeset具体包括：

LCDC依据f1、f2、T01、T02计算得到LCDC在二帧图片产生TE的时间T减少offeset后的三帧TE产生时间T11、T12、T13。

5.根据权利要求4所述的基于单缓存模式的帧率转换装置，其特征在于，

T11、T12、T13具体包括：

第一帧T11 =((HTT - (2/3 * HTT – offeset)) / HTT) * To 且T11< Ti , offeset< 1/3 HTT；

第二帧T12 = ((HTT - (1/3 * HTT – offeset)) / HTT) * To ；

第三帧T13 =((HTT - (– offeset)) / HTT) * To；

所述To为LCDC从单个缓存Frame Buffer中读取并向屏幕输出一帧图像数据的时间；所述Ti为LCDC向Frame Buffer中写入一帧图像数据的时间；

HTT= T01+T02。

6.根据权利要求4所述的基于单缓存模式的帧率转换装置，其特征在于，

第一帧T21 =( (1/2 HTT– offeset) / HTT)*To 且 T21< Ti ；

第二帧T22 =( (HTT – offeset) / HTT)* To；

上述To为LCDC从单个缓存Frame Buffer中读取并向屏幕输出一帧图像数据的时间，所述Ti为图像处理VIDC向Frame Buffer中写入一帧图像数据的时间；

HTT= T01+T02。

7.一种芯片，其特征在于，所述芯片包括如权利要求4-6任一项所述的基于单缓存模式的帧率转换装置。

8.一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，其特征在于，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-3任意一项所述的方法的步骤的指令。

9.一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其特征在于，当其在计算机设备上运行时，执行如权利要求1-3任意一项所述的方法。