CN115802645A - 用于电子线路封装的电镀铜通孔填平方法 - Google Patents
用于电子线路封装的电镀铜通孔填平方法 Download PDFInfo
- Publication number
- CN115802645A CN115802645A CN202211465500.3A CN202211465500A CN115802645A CN 115802645 A CN115802645 A CN 115802645A CN 202211465500 A CN202211465500 A CN 202211465500A CN 115802645 A CN115802645 A CN 115802645A
- Authority
- CN
- China
- Prior art keywords
- hole
- seed layer
- substrate
- conductive seed
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 9
- 238000009713 electroplating Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 238000007747 plating Methods 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 57
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种用于电子线路封装的电镀铜通孔填平方法，包括：步骤S1，在基板上设置通孔，并在所述基板的至少一侧表面设置导电种子层；步骤S2，在所述基板的第一表面进行图形转移，以形成第一图案，其中，所述第一表面形成有所述导电种子层；步骤S3，对形成有所述图案的第一表面以及所述通孔进行电镀；步骤S4，在所述基板的第二表面进行电镀，所述第二表面与所述第一表面相对。根据本发明实施例的电镀铜通孔填孔方法，无需在孔内壁形成导电种子层，简化了工艺，且无需昂贵的脉冲电镀填孔添加剂即可实现。
Description
技术领域
本发明涉及电子线路封装技术领域，具体涉及一种用于电子线路封装的电镀铜通孔填平方法。
背景技术
目前，对于电子线路封装领域主流的层间连通方法都是采用填孔电镀的办法，即通过盲孔填平后堆叠或者通孔填平来实现。盲孔填平后堆叠存在工艺繁琐，另外孔底部容易出现可靠性问题。而通孔填孔存在如下问题：
直径较大的孔，或者直径较小的通孔，通常都比较难填。
对于孔径较小的孔，尤其是通孔，更容易形成孔内空洞的问题，尤其对于TSV来说，沉积速率相对较低，而且工艺管控难度极大。
另一方面，对于直径较大的通孔，孔内和孔外环境差异相对较小，很容易以保形生长的模式完成电化学沉积，这样容易形成狭缝或者孔内空洞。
为此，提出了在孔内壁及孔的端部所在平面(板面)先形成导电种子层，并在电镀液中选用脉冲填孔电镀添加剂来克服上述问题。
然而，一方面，孔内壁形成导电种子层难度较大。如果通过溅射法则难以保证完全覆盖孔内壁，而如果使用化学铜法生成种子层则由于孔内渗透性不好也难以保证均匀覆盖。
另一方面，脉冲电镀填孔添加剂不仅价格昂贵，而且由于反向脉冲对具有剥离效果，所以相对来说，有效沉积速率比较低。
此外，在进行电镀时，不同孔型尺寸需要对应不同脉冲参数以及不同添加剂浓度，这也增加了工艺复杂度。
发明内容
有鉴于此，本发明提供一种简单的用于电子线路封装的电镀铜通孔填孔方法，无需在孔内壁形成导电种子层，且无需昂贵的脉冲电镀填孔添加剂。
为解决上述技术问题，本发明采用以下技术方案：
根据本发明实施例的用于电子线路封装的电镀铜通孔填平方法，包括：
步骤S1，在基板上设置通孔，并在所述基板的至少一侧表面设置导电种子层；
步骤S2，在所述基板的第一表面进行图形转移，以形成第一图案，其中，所述第一表面形成有所述导电种子层；
步骤S3，对形成有所述图案的第一表面以及所述通孔进行电镀；
步骤S4，在所述基板的第二表面进行电镀，所述第二表面与所述第一表面相对。
进一步地，所述步骤S1包括：
在基板上设置所述通孔；
此后，在形成有所述通孔的基板的一侧表面或两侧表面设置所述导电种子层，
或者，
在所述基板的一侧表面或两侧表面设置所述导电种子层；
此后，在形成有所述导电种子层的基板上设置所述通孔。
进一步地，所述导电种子层通过溅射、蒸镀、气相沉积、化学沉积、或压合法设置。
进一步地，所述步骤S2包括：
在所述基板的第一表面，在所述导电种子层表面覆盖感光膜；
通过曝光显影方法在所述感光膜上形成所述第一图案。
进一步地，所述步骤S3包括：
步骤S31a,在所述基板的第一表面施加第一电流进行电镀，以封住所述第一表面内的通孔孔口，并在所述第一表面上形成预定厚度的第一表面镀层；
步骤S32a，对所述第二表面施加所述第一电流，以对所述通孔进行电镀铜柱，直至填满所述通孔。
进一步地，所述步骤S3包括：
步骤S31b,从所述第一表面施加第二电流进行电镀，直至在该表面形成具有预定厚度的第一表面镀层且所述通孔内填满。
进一步地，所述步骤S4包括：
步骤S41，在所述第二表面上形成第二图案；
步骤S42，在形成有所述第二图案的所述另一侧表面施加第三电流进行电镀，以形成预定厚度的第二表面镀层。
进一步地，在所述步骤S1中，仅在所述第一表面形成有所述导电种子层的情况下，所述步骤S41还包括：
步骤S40，在所述第二表面上设置所述导电种子层，
其中，所述步骤S41中，所述第二图案形成于所述导电种子层之上。
更进一步地，所述步骤S40包括：
对所述第二表面上的通孔对应位置进行研磨抛光，以使得铜柱的端面与所述基板表面持平，此后，在所述第二表面上设置所述导电种子层。
更进一步地，所述步骤S40中，在所述研磨抛光后，还对所述第二表面进行咬蚀处理并在咬蚀处理后的表面设置所述导电种子层，其中，咬蚀的深度为1-20μm。
本发明的上述技术方案至少具有如下有益效果之一：
根据本发明实施例的用于电子线路封装的电镀铜通孔填孔方法，无需在孔内壁形成导电种子层，简化了工艺，且无需昂贵的脉冲电镀填孔添加剂即可实现；
由于孔内壁没有设置导电种子层，这样基板本身起到类似干膜或光阻的作用，在进行填孔电镀中，可以采用高速电镀铜柱的工艺，实现保形生长的模式，极大地提高了生产效率。
附图说明
图1为本发明实施例的电镀铜通孔填孔方法的流程示意图；
图2为本发明实施例1中步骤S3中不同阶段处理得到的基板的显微结构图；
图3为本发明实施例2中步骤S3处理得到的基板的显微结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
下面首先结合附图具体描述根据本发明实施例的电镀铜通孔填孔方法。
根据本发明实施例的电镀铜通孔填孔方法，如图1所示，包括如下步骤：
步骤S1，在基板上设置通孔，并在所述基板的至少一侧表面设置导电种子层。
也就是说，如图1中(a)和(b)所示，在基板上形成通孔100并在一侧表面设置导电种子层110。
此处，需要说明的是，图1中示出了先形成通孔100，此后在基板的一侧表面也即该通孔的一侧端面上设置导电种子层110。然而，本发明并不限于此，例如，可以先形成导电种子层110，此后再在基板上形成100。再例如，还可以在基板的两侧表面均设置导电种子层110。
其中，作为基板，也即绝缘电介质材料，例如可以是FR4(环氧-玻纤复合板材)，PI(聚酰亚胺)，LCP(液晶聚合物材料)，PTEF(聚四氟乙烯材料)，ABF(味之素基层板)，AlN(氮化铝)、Al2O3(氧化铝)SiO2(石英玻璃)材料等。
其中，导电种子层110，通常是Ti和Cu，或者Ta和Cu，或者单独的Cu，例如可以通过溅射、蒸镀、气相沉积、化学沉积、或压合法设置。如果采用溅射、蒸镀或气相沉积，通常厚度在20-500nm；如果采用化学沉积方案，则可能500nm-2μm；如果采用铜箔压合，作为导电种子层，则厚度一般在2-5μm。
步骤S2，在基板的第一表面进行图形转移，以形成第一图案120，其中，所述第一表面形成有所述导电种子层。
也就是说，首先，在基板的一侧表面(形成有导电种子层110一侧表面。当两面都形成有导电种子层110，为任意一侧表面。以下，称作第一表面。)，如图1中(c)所示，在导电种子层110上设置图案120。
根据本发明的一些实施例，所述步骤S2包括：
在所述基板的第一表面，在导电种子层110表面覆盖感光膜；
通过曝光显影方法在所述感光膜上形成第一图案120。
作为感光膜的材质，例如可以为干膜，湿膜，感光油墨、光刻胶等。
步骤S3，对形成有所述第一图案的第一表面以及所述通孔进行电镀。
也就是说，首先从形成有导电种子层一侧，对该侧表面以及通孔进行电镀。
具体而言，可以分别对表面和通孔内进行电镀，即：所述步骤S3包括：
步骤S31a,在所述基板的第一表面施加第一电流进行电镀，以封住所述第一表面内的通孔孔口，并在所述第一表面上形成预定厚度的第一表面镀层；
步骤S32a，对所述第二表面施加所述第一电流，以对所述通孔进行电镀铜柱，直至填满所述通孔。
其中，在对第一表面施加第一电流时(步骤S31a)，第二表面不施加电流或者仅施加很小的电流即可。同样地，对第二表面施加第一电流时(步骤S32a)，第一表面不施加电流或者仅施加很小的电流即可。
此外，在本发明的其他实施例中，还可以直接对该第一表面与通孔100内同时进行电镀，即所述步骤S3包括：
步骤S31b,从所述第一表面施加第二电流进行电镀，直至在该表面形成具有预定厚度的第一表面镀层且所述通孔内填满。
同样地，此时，第二表面可以不施加电流或仅仅施加很小的电流。
另外，关于第一电流、第二电流，可以根据通孔的导电种子层的厚度、通孔厚度、孔径大小进行适当调整。
步骤S4，在所述基板的第二表面进行电镀，所述第二表面与所述第一表面相对。
进一步地，所述步骤S4包括：
步骤S41，在所述第二表面上形成第二图案；
步骤S42，在形成有所述第二图案的所述另一侧表面施加第三电流进行电镀，以形成预定厚度的第二表面镀层。
此处，需要说明的是，由于第一表面以及通孔内均已经沉积有铜层，对第二表面施加的用于形成第二表面铜层的第三电流，远小于上述第一电流、第二电流即可，例如，可以是上述电流的1/20-1/2倍。
进一步地，在所述步骤S1中，仅在所述第一表面形成有所述导电种子层的情况下，所述步骤S41还包括：
步骤S40，在所述第二表面上设置所述导电种子层，
其中，所述步骤S41中，所述第二图案形成于所述导电种子层之上。
更进一步地，所述步骤S40包括：
对所述第二表面上的通孔对应位置进行研磨抛光，以使得铜柱的端面与所述基板表面持平，此后，在所述第二表面上设置所述导电种子层。
更进一步地，所述步骤S40中，在所述研磨抛光后，还对所述第二表面进行咬蚀处理并在咬蚀处理后的表面设置所述导电种子层，其中，咬蚀的深度为1-20μm。
根据本发明实施例的电镀铜通孔填孔方法，无需在孔内壁形成导电种子层，简化了工艺，且无需昂贵的脉冲电镀填孔添加剂即可实现。
下面，通过具体实施例进一步详细说明本发明。
实施例1
根据ECELL系列电镀添加剂的开槽需求，配置硫酸铜基础镀液。
(1)开孔，并在一侧表面(以下称作A面)设置导电种子层。
首先，对陶瓷基板进行开孔，陶瓷基板厚度为500μm，制备通孔，其孔径为150μm。
此后，在A面设置导电种子层，采用溅射的工艺，在陶瓷基板的A面溅射一层铜导电层，铜导电层厚度为200nm。
(2)在导电种子层上设置图案。
具体而言，在导电种子层一侧压合厚度为150μm的感光干膜，然后根据具体器件的要求，对感光干膜按照一定图形(通常采用掩膜板)对感光干膜进行曝光，然后对已经曝光的干膜进行显影，最后留下对应的图形，留下的图形将成为电镀线路或焊盘之间的部分。电镀完成后，这部分由显影留下的干膜通过去胶或剥膜工艺彻底去除。
(3)对A面以及通孔内进行电镀。
S31a)对A面电镀，实现A面电镀铜以及把A面孔口封住，即A面提供电镀电流，电流密度采用5ASD，即5安培/平方分米，电镀80min，B面不提供或者提供极小的电流维持已经沉积的铜层不被镀液腐蚀或将B面用绝缘材料覆盖。
经过上述第一步电镀后，如图2中(a)所示，孔口已经被铜完全覆盖。
S32a)对孔内实现无导电种子层的电镀铜柱的方式实现全铜填充。
由于孔内壁没有导电层，这样陶瓷板本身起到类似干膜或光阻的作用，在第二次电镀中，可以采用高速电镀铜柱的工艺，实现保形生长的模式。
即对B面实施大电流，电流密度采用20ASD，即20安培/平方分米，实现孔内铜的高速沉积。而A面不施加电流或者施加极小的电流或将A面用绝缘材料覆盖，维持A面已经沉积的铜不被镀液腐蚀。
经过第二步电镀后，如图2中(b)所示，孔内完全被铜填满，孔内没有任何孔洞。由于采用了20ASD的电流密度沉积，沉积速率达到4.4μm/min，120min即完成500um的电化学沉积，远远超过普通直流电镀填孔工艺或者脉冲电镀填孔工艺。
(4)在另一侧表面(以下称作B面)进行电镀
40)对B面同样以溅射工艺制备一层200nm铜导电层。
41)对B面压合一层150厚度的感光干膜，然后根据具体的器件图形，采用对应的掩膜板，对B面的感光干膜进行曝光和显影，实现图形转移。
42)采用5ASD的电流密度，对样品B面进行常规的图形电镀，得到相应的线路和焊盘。
实施例2
除了(3)对A面以及通孔内进行电镀与实施例1不同之外，其余与实施例1相同。
(3)对A面以及通孔内进行电镀
31b)直接对A面及孔内实现电镀，即A面和孔内同时实现沉积，但A面沉积速率相对孔内沉积速率要远远小得多，这里A面电镀电流密度采用3ASD，孔内的铜柱电镀电流密度采用15ASD。这样实现A面电镀封孔和孔内电镀铜柱合并为一步完成，也即是A面电镀100μm，孔内电镀500μm，时间为150min。
从而实现A面厚度达到目标厚度，孔内铜从B面也同时生长到B面表面或高于表面。
经过上述电镀处理后得到的，如图3所示，将A面电镀封孔和孔内电镀铜柱合并为一步，这一步完成总时间依然比实施例1中的A面电镀和孔内电镀的总计时间少得多，可以进一步提高了生产效率，更远远比常规的脉冲电镀(平均1-2ASD)所需要的时间短，而且孔内没有任何孔洞，显著提高了产品的可靠性。也不需要昂贵的脉冲电源，也降低了设备成本。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种用于电子线路封装的电镀铜通孔填平方法，其特征在于，包括：
步骤S1，在基板上设置通孔，并在所述基板的至少一侧表面设置导电种子层；
步骤S2，在所述基板的第一表面进行图形转移，以形成第一图案，其中，所述第一表面形成有所述导电种子层；
步骤S3，对形成有所述第一图案的第一表面以及所述通孔进行电镀；
步骤S4，在所述基板的第二表面进行电镀，所述第二表面与所述第一表面相对。
2.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
在基板上设置所述通孔；
此后，在形成有所述通孔的基板的一侧表面或两侧表面设置所述导电种子层，
或者，
在所述基板的一侧表面或两侧表面设置所述导电种子层；
此后，在形成有所述导电种子层的基板上设置所述通孔。
3.根据权利要求2所述的方法，所述导电种子层通过溅射、蒸镀、气相沉积、化学沉积、或压合法设置。
4.根据权利要求2所述的方法，其特征在于，所述步骤S2包括：
在所述基板的第一表面，在所述导电种子层表面覆盖感光膜；
通过曝光显影方法在所述感光膜上形成所述第一图案。
5.根据权利要求2所述的方法，其特征在于，所述步骤S3包括：
步骤S31a,在所述基板的第一表面施加第一电流进行电镀，以封住所述第一表面内的通孔孔口，并在所述第一表面上形成预定厚度的第一表面镀层；
步骤S32a，对所述第二表面施加所述第一电流，以对所述通孔进行电镀铜柱，直至填满所述通孔。
6.根据权利要求2所述的方法，其特征在于，所述步骤S3包括：
步骤S31b,从所述第一表面施加第二电流进行电镀，直至在该表面形成具有预定厚度的第一表面镀层且所述通孔内填满。
7.根据权利要求5或6所述的方法，其特征在于，所述步骤S4包括：
步骤S41，在所述第二表面上形成第二图案；
步骤S42，在形成有所述第二图案的所述另一侧表面施加第三电流进行电镀，以形成预定厚度的第二表面镀层。
8.根据权利要求7所述的方法，其中，在所述步骤S1中，仅在所述第一表面形成有所述导电种子层的情况下，所述步骤S41还包括：
步骤S40，在所述第二表面上设置所述导电种子层，
其中，所述步骤S41中，所述第二图案形成于所述导电种子层之上。
9.根据权利要求8所述的方法，其特征在于，所述步骤S40包括：
对所述第二表面上的通孔对应位置进行研磨抛光，以使得铜柱的端面与所述基板表面持平，此后，在所述第二表面上设置所述导电种子层。
10.根据权利要求9所述的方法，其特征在于，所述步骤S40中，在所述研磨抛光后，还对所述第二表面进行咬蚀处理并在咬蚀处理后的表面设置所述导电种子层，其中，咬蚀的深度为1-20μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211465500.3A CN115802645A (zh) | 2022-11-22 | 2022-11-22 | 用于电子线路封装的电镀铜通孔填平方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211465500.3A CN115802645A (zh) | 2022-11-22 | 2022-11-22 | 用于电子线路封装的电镀铜通孔填平方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115802645A true CN115802645A (zh) | 2023-03-14 |
Family
ID=85439951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211465500.3A Pending CN115802645A (zh) | 2022-11-22 | 2022-11-22 | 用于电子线路封装的电镀铜通孔填平方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115802645A (zh) |
-
2022
- 2022-11-22 CN CN202211465500.3A patent/CN115802645A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US4606787A (en) | Method and apparatus for manufacturing multi layer printed circuit boards | |
| CN101288350B (zh) | 多层印刷线路板及其制造方法 | |
| US7084509B2 (en) | Electronic package with filled blinds vias | |
| US20030135998A1 (en) | Method, facility and device for producing an electrical connecting element, electrical connecting element and semi-finished product | |
| CN102246292B (zh) | 在用于3d封装的基底中电镀基底贯通孔的方法 | |
| TWI441956B (zh) | 電沉積組合物及使用該組合物塗覆半導體基材之方法 | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| WO1999057342A1 (fr) | Procede et dispositif de placage d'un substrat | |
| EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
| US9085826B2 (en) | Method of fabricating printed circuit board (PCB) substrate having a cavity | |
| US20180332717A1 (en) | Method for full filling inter-layer blind hole of hdi rigid-flex laminate with copper | |
| CN108207082A (zh) | 一种激光加工线路槽制作双面埋线印制电路板的方法 | |
| JPH07336017A (ja) | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 | |
| KR20100065690A (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
| US20140166355A1 (en) | Method of manufacturing printed circuit board | |
| TW201114336A (en) | Printed circuit board and method of manufacturing the same | |
| JP2010021327A (ja) | 配線基板の製造方法 | |
| NO834009L (no) | Fremgangsmaate og apparatur for fremstilling av flersjikts kretskort | |
| JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
| CN115802645A (zh) | 用于电子线路封装的电镀铜通孔填平方法 | |
| US8074352B2 (en) | Method of manufacturing printed circuit board | |
| CN104105354A (zh) | 一种高孔径比细密线路板的制作方法 | |
| KR100803004B1 (ko) | 관통홀 충진방법 | |
| JP2006339483A (ja) | 配線基板の製造方法及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |