CN115799171A - 一种铜互连结构形成方法 - Google Patents
一种铜互连结构形成方法 Download PDFInfo
- Publication number
- CN115799171A CN115799171A CN202211653476.6A CN202211653476A CN115799171A CN 115799171 A CN115799171 A CN 115799171A CN 202211653476 A CN202211653476 A CN 202211653476A CN 115799171 A CN115799171 A CN 115799171A
- Authority
- CN
- China
- Prior art keywords
- copper
- forming
- dielectric layer
- interlayer dielectric
- interconnection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜互连结构形成方法,包括:在衬底上形成第一层间介质层,在所述第一层间介质层中形成表面露出的第一铜互连线;执行还原处理,将在露出的所述第一铜互连线表面上形成的铜氧化物还原为铜;在所述第一层间介质层上形成第二层间介质层,并在所述第二层间介质层中形成底部连接至所述第一铜互连线的第二铜互连线;其中,利用所述还原处理,使铜氧化物晶格中的铜原子向氧原子空位横向弛豫,以消除铜氧化带来的晶格位错而导致的应力。本发明能够修复铜和铜氧化物表面由于晶格不同产生的晶格位错缺陷,从而能有效改善因缺陷导致的电迁移加剧带来的器件寿命衰减问题,因此明显提升了器件的可靠性和寿命。
Description
技术领域
本发明涉及半导体集成电路工艺技术领域,尤其涉及一种能提升铜互连结构器件可靠性的铜互连结构形成方法。
背景技术
参阅图1。在后段铜金属互连线工艺过程中,由于铜表面的易氧化特性,经常导致在上互连线层1与下互连线层2的连接界面处出现部分铜被氧化的现象,从而在发生氧化部位的铜的内部产生晶格位错缺陷。当完成制作后的器件工作时,在外加电流的作用下,金属互连线会产生电场,在电场的作用下,存在晶格缺陷的铜表面会优先发生铜原子的迁移,从而造成在部分铜原子的位置上产生空洞3,导致金属连线断路问题,而在其他部分铜原子的位置上又会产生区域聚集,从而导致该部分区域短路问题。因此,这两种缺陷均会造成器件的寿命大幅度降低。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种铜互连结构形成方法。
为实现上述目的,本发明的技术方案如下:
一种铜互连结构形成方法,包括:
提供衬底;
在所述衬底上形成第一层间介质层,以及在所述第一层间介质层中形成表面露出的第一铜互连线;
执行还原处理,将在露出的所述第一铜互连线表面上形成的铜氧化物还原为铜;
在所述第一层间介质层上形成第二层间介质层,并在所述第二层间介质层中形成底部连接至所述第一铜互连线的第二铜互连线;
其中,利用所述还原处理,使铜氧化物晶格中的铜原子向氧原子空位横向弛豫。
进一步地,所述执行还原处理,具体包括:
将形成有所述第一铜互连线的所述衬底放入所述工艺腔中;
通入还原性气体,形成还原性气氛,并在还原性气氛下,对露出的所述第一铜互连线的表面进行高温处理。
进一步地,所述通入还原性气体,形成还原性气氛,并在还原性气氛下,对露出的所述第一铜互连线的表面进行高温处理,具体包括:
先在第一温度下通入还原性气体,对所述工艺腔进行吹扫预处理,以形成还原性气氛;
然后,在持续通入还原性气体条件下,将所述工艺腔升温至第二温度,进行高温处理。
进一步地,还包括:
进行高温处理后,在持续通入还原性气体条件下,将所述工艺腔降温至第三温度,完成所述还原处理。
进一步地,所述第一温度和/或所述第三温度包括室温,和/或,所述第二温度为250~400℃。
进一步地,所述高温处理时的压力为4~6Pa。
进一步地,所述高温处理时间为15~30s。
进一步地,所述还原性气体包括氢气。
进一步地,在所述第一层间介质层中形成表面露出的第一铜互连线,具体包括:
采用光刻、刻蚀工艺,在所述第一层间介质层中形成沟槽;
在所述沟槽中填充铜;
执行平坦化,去除所述沟槽以外的铜,形成表面露出的第一铜互连线。
进一步地,所述在所述第一层间介质层上形成第二层间介质层,并在所述第二层间介质层中形成底部连接至所述第一铜互连线的第二铜互连线,具体包括:
在所述第一层间介质层上形成扩散阻挡层;
在所述扩散阻挡层上形成第二层间介质层;
在所述第二层间介质层中形成大马士革结构,并使所述大马士革结构的底部穿过所述扩散阻挡层与所述第一铜互连线连通;
在所述大马士革结构中填充铜,形成底部连接至所述第一铜互连线的第二铜互连线。
由上述技术方案可以看出,本发明针对后段铜金属互连线工艺过程中,由于铜表面的易氧化特性,经常导致在上、下铜互连线层的连接界面处的下层铜互连线(第一铜互连线)表面出现部分铜被氧化的问题,通过在形成上层铜互连线(第二铜互连线)前,采用气体高温还原处理的方法,将在下层铜互连线表面上形成的铜氧化物还原为铜,能够修复铜和铜氧化物表面由于晶格不同产生的晶格位错缺陷,从而能有效改善以往在电场作用下,因缺陷导致的电迁移加剧,从而导致器件的寿命大幅度衰减的问题,因此明显提升了器件的可靠性和寿命。
附图说明
图1为因金属互连线发生铜氧化产生电迁移导致器件可靠性降低的原理示意图;
图2为本发明一较佳实施例的一种铜互连结构形成方法的流程图;
图3-图8为本发明一较佳实施例的一种根据图2的方法形成铜互连结构时的工艺步骤示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
请参阅图2,图2为本发明一较佳实施例的一种铜互连结构形成方法的流程图。如图2所示,本发明的一种铜互连结构形成方法,包括以下步骤:
步骤S1:提供衬底。
请参阅图3。在一些实施例中,可采用正面上已完成前道工艺,并形成有前层介质层11的衬底。
在一些实施例中,衬底可以是半导体衬底。例如,衬底可以是体半导体衬底、绝缘体上半导体衬底等。衬底可以是晶圆,例如,硅晶圆。通常,绝缘体上半导体衬底包括在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物层、氧化硅层等。也可以使用其他衬底。
在一些实施例中,衬底的半导体材料可以包括硅;锗;化合物半导体,包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟;合金半导体,包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP;或其组合。
在一些实施例中,前层介质层11材料可以包括氧化硅、碳氧化硅、低介电常数材料(SiCOH)、氮化硅、碳氮化硅等材料中的一种或多种。
在一些实施例中,在前层介质层11中可形成有接触孔12,且接触孔12的表面露出于前层介质层11的表面。
在一些实施例中,接触孔12可以是钨接触孔12、铝接触孔12、合金接触孔12等。
上述结构可采用现有常规半导体工艺制作形成。
步骤S2:在衬底上形成第一层间介质层,以及在第一层间介质层中形成表面露出的第一铜互连线20。
请参阅图3。在一些实施例中,可采用多步介质沉积工艺,先在前层介质层11上形成具有多层叠层结构的第一层间介质层。
在一些实施例中,可在前层介质层11上依次形成第一扩散阻挡层19、第一低介电常数材料层18、第二扩散阻挡层17、第一抗反射涂层15、第一硬掩模层16等膜层,从而形成具有多层叠层结构的第一层间介质层。
在一些实施例中,第一扩散阻挡层19和/或第二扩散阻挡层17可以是掺氮的碳化硅层等。
在一些实施例中,第一低介电常数材料层18可以是碳化硼、C掺杂氧化物或有机硅酸盐玻璃等。
在一些实施例中,第一抗反射涂层15可以是无氮抗反射涂层等。
在一些实施例中,第一硬掩模层16可以是氮化钛层。
然后,可采用光刻、刻蚀等工艺,在第一层间介质层中形成第一沟槽13,并使得第一沟槽13的底部穿过第一扩散阻挡层19停止在接触孔12上。
接着,可先在第一沟槽13的内壁上依次形成第三扩散阻挡层和铜籽晶层14;然后,可采用例如铜电镀等工艺,在第一沟槽13中填充铜,并使填充的铜将第一沟槽13完全填满。
在一些实施例中,第三扩散阻挡层材料可以是钽/氮化钽/钛/氮化钛等材料中的一种或多种。
请参阅图4。之后,可采用化学机械抛光工艺,将第一沟槽13以外表面多余的铜及第三扩散阻挡层等材料去除,并可停止在第一低介电常数材料层18上。从而形成表面露出于第一低介电常数材料层18上的第一铜互连线20。
经过平坦化等处理后,在第一铜互连线20露出的表面上,普遍会出现部分铜被氧化(氧化亚铜/氧化铜等)的现象,从而在发生氧化部位的铜的内部产生晶格位错缺陷。当完成制作后的器件工作时,在外加电流的作用下,金属互连线会产生电场,在电场的作用下,存在晶格缺陷的铜表面会优先发生铜原子的迁移,从而造成在部分铜原子的位置上产生空洞,导致金属连线断路问题,而在其他部分铜原子的位置上又会产生区域聚集,从而导致该部分区域短路问题。这两种缺陷均会造成器件的寿命大幅度降低。
因此,本发明的目的是通过以下方法步骤,对上述现象进行改善,以修复铜和氧化铜界面上由于晶格不同产生的晶格位错缺陷,改善在外加电流时的电场作用下,因晶格位错缺陷导致的电迁移加剧,从而导致器件的寿命大幅度衰减的问题。
步骤S3:执行还原处理,将在露出的第一铜互连线20表面上形成的铜氧化物还原为铜。
请参阅图4。接下来,可以通过还原反应方式,将在露出的第一铜互连线20表面上形成的铜氧化物还原为铜。
在一些实施例中,可采用在还原性气氛下,对露出的第一铜互连线20的表面进行高温处理方式,将在露出的第一铜互连线20表面上形成的铜氧化物氧化亚铜等还原为铜。
在一些实施例中,可利用半导体工艺腔,例如炉管、金属物理气相沉积设备等工艺设备进行还原处理。
首先,可将形成有第一铜互连线20的衬底放入工艺腔中。可通过向工艺腔中通入还原性气体,例如氢气等,形成还原性气氛,并在还原性的氢气气氛下,对露出的第一铜互连线20的表面进行高温处理。
为了形成还原性的氢气气氛,可先在室温(第一温度)下对工艺腔进行抽真空。接着,通入氢气,对工艺腔内部进行吹扫预处理,将工艺腔内部的空气等杂质气体驱除,以形成纯净的还原性氢气气氛。
然后,在持续通入氢气条件下,可将工艺腔升温至250~400℃(第二温度),例如350℃,并可在4~6Pa的压力下进行高温处理,处理时间可为15~30s,将在第一铜互连线20表面上形成的例如氧化亚铜等还原为铜。其反应原理可用以下方程式表达:
Cu2O+H2→Cu+H2O;
进行高温处理后,可在持续通入氢气条件下,将工艺腔从例如350℃的高温自然降温至室温(第三温度),完成还原处理。在此过程中,反应生成物中的水汽,可在干燥高温环境下被蒸发并排出工艺腔。
本发明的实现原理是:氢气容易在例如氧化亚铜等铜的氧化物表面与氧化物分子晶格中的氧反应生成水分子,随着水分子的表面解吸,氧化表面伴随空位的形成。晶格中的氧原子只需要克服很小的能垒,就能从氧化亚铜/铜界面扩散到表面,所以表面的氧空位也可以很容易地向氧化亚铜/铜界面迁移。界面上晶格中的氧缺失后,相邻的铜原子自发地向氧空位位置进行横向弛豫,导致它们与底层的铜晶格完美匹配。这样,利用还原处理,将在露出的第一铜互连线20表面上形成的铜氧化物还原为铜,可以很大程度避免铜氧化带来的晶格位错从而导致的应力,因而在形成的器件工作时的电场作用下,可以减少因晶格位错缺陷导致的电迁移加剧现象,从而提高了器件的可靠性和寿命。
并且,采用氢气还原的高温处理方式,不仅方法简单易操作,还原彻底,而且可避免采用其他工艺方式去除或还原铜氧化物时的工艺复杂性及反应副产物较难处理等带来的一系列问题,且能够与现有半导体工艺相兼容。
在一些实施例中,可采用例如氮气等作为通入氢气时的载气和稀释气体。
步骤S4:在第一层间介质层上形成第二层间介质层,并在第二层间介质层中形成底部连接至第一铜互连线20的第二铜互连线。
请参阅图5。在一些实施例中,可采用介质沉积工艺,先在第一层间介质层中的第一低介电常数材料层18表面上形成第四扩散阻挡层21,将经过高温处理后的第一铜互连线20的表面完全覆盖。第四扩散阻挡层21的作用是防止经过高温处理后,第一铜互连线20表面被还原的铜的扩散,并可起到防止铜再氧化的作用。
请参阅图6。然后,可采用多步介质沉积工艺,在第四扩散阻挡层21上进一步形成具有多层叠层结构的第二层间介质层。
在一些实施例中,可在第四扩散阻挡层21上依次形成正硅酸乙酯层27、第二低介电常数材料层22、第五扩散阻挡层23、第二抗反射涂层26、第二硬掩模层24、25等膜层,以形成具有多层叠层结构的第二层间介质层。
在一些实施例中,第四扩散阻挡层21和/或第五扩散阻挡层23可以是掺氮的碳化硅层等。
在一些实施例中,第二低介电常数材料层22可以是碳化硼、C掺杂氧化物或有机硅酸盐玻璃等。
在一些实施例中,第二抗反射涂层26可以是无氮抗反射涂层等。
在一些实施例中,第二硬掩模层24、25可以是氮化钛层24与氧化硅层25等的叠层。
请参阅图7。接着,可采用例如大马士革工艺,在第二层间介质层中形成具有第二沟槽28和通孔29的双大马士革结构30,并使双大马士革结构30中的通孔29的底部穿过第四扩散阻挡层21与第一铜互连线20处理后的铜表面连通。
请参阅图8。接着,可先在双大马士革结构30的内壁上依次形成第六扩散阻挡层和铜籽晶层31;然后,可采用铜沉积工艺,在双大马士革结构30中填充铜。
最后,可采用例如化学机械抛光等平坦化工艺,去除双大马士革结构30以外多余的铜和第六扩散阻挡层和铜籽晶层31材料,即可形成底部连接至第一铜互连线20处理后的表面上的第二铜互连线。
此时,第一铜互连线20表面上原有的例如氧化亚铜等已在高温还原处理后被还原为铜,从而可在第一铜互连线20表面与第二铜互连线表面之间形成晶格修复的良好界面,并改善了欧姆接触效果。
在一些实施例中,第六扩散阻挡层材料可以是钽/氮化钽/钛/氮化钛等材料中的一种或多种。
综上,本发明针对后段铜金属互连线工艺过程中,由于铜表面的易氧化特性,经常导致在上、下铜互连线层的连接界面处的下层铜互连线(第一铜互连线20)表面出现部分铜被氧化的问题,通过在形成上层铜互连线(第二铜互连线)前,采用气体高温还原处理的方法,将在下层铜互连线表面上形成的铜氧化物还原为铜,能够修复铜和铜氧化物表面由于晶格不同产生的晶格位错缺陷,从而能有效改善以往在电场作用下,因缺陷导致的电迁移加剧,从而导致器件的寿命大幅度衰减的问题,因此明显提升了器件的可靠性和寿命。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (10)
1.一种铜互连结构形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成第一层间介质层,以及在所述第一层间介质层中形成表面露出的第一铜互连线;
执行还原处理,将在露出的所述第一铜互连线表面上形成的铜氧化物还原为铜;
在所述第一层间介质层上形成第二层间介质层,并在所述第二层间介质层中形成底部连接至所述第一铜互连线的第二铜互连线;
其中,利用所述还原处理,使铜氧化物晶格中的铜原子向氧原子空位横向弛豫。
2.根据权利要求1所述的铜互连结构形成方法,其特征在于,所述执行还原处理,具体包括:
将形成有所述第一铜互连线的所述衬底放入所述工艺腔中;
通入还原性气体,形成还原性气氛,并在还原性气氛下,对露出的所述第一铜互连线的表面进行高温处理。
3.根据权利要求2所述的铜互连结构形成方法,其特征在于,所述通入还原性气体,形成还原性气氛,并在还原性气氛下,对露出的所述第一铜互连线的表面进行高温处理,具体包括:
先在第一温度下通入还原性气体,对所述工艺腔进行吹扫预处理,以形成还原性气氛;
然后,在持续通入还原性气体条件下,将所述工艺腔升温至第二温度,进行高温处理。
4.根据权利要求3所述的铜互连结构形成方法,其特征在于,还包括:
进行高温处理后,在持续通入还原性气体条件下,将所述工艺腔降温至第三温度,完成所述还原处理。
5.根据权利要求4所述的铜互连结构形成方法,其特征在于,所述第一温度和/或所述第三温度包括室温,和/或,所述第二温度为250~400℃。
6.根据权利要求2所述的铜互连结构形成方法,其特征在于,所述高温处理时的压力为4~6Pa。
7.根据权利要求2所述的铜互连结构形成方法,其特征在于,所述高温处理时间为15~30s。
8.根据权利要求2所述的铜互连结构形成方法,其特征在于,所述还原性气体包括氢气。
9.根据权利要求1所述的铜互连结构形成方法,其特征在于,在所述第一层间介质层中形成表面露出的第一铜互连线,具体包括:
采用光刻、刻蚀工艺,在所述第一层间介质层中形成沟槽;
在所述沟槽中填充铜;
执行平坦化,去除所述沟槽以外的铜,形成表面露出的第一铜互连线。
10.根据权利要求1所述的铜互连结构形成方法,其特征在于,所述在所述第一层间介质层上形成第二层间介质层,并在所述第二层间介质层中形成底部连接至所述第一铜互连线的第二铜互连线,具体包括:
在所述第一层间介质层上形成扩散阻挡层;
在所述扩散阻挡层上形成第二层间介质层;
在所述第二层间介质层中形成大马士革结构,并使所述大马士革结构的底部穿过所述扩散阻挡层与所述第一铜互连线连通;
在所述大马士革结构中填充铜,形成底部连接至所述第一铜互连线的第二铜互连线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211653476.6A CN115799171A (zh) | 2022-12-21 | 2022-12-21 | 一种铜互连结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211653476.6A CN115799171A (zh) | 2022-12-21 | 2022-12-21 | 一种铜互连结构形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115799171A true CN115799171A (zh) | 2023-03-14 |
Family
ID=85426260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211653476.6A Pending CN115799171A (zh) | 2022-12-21 | 2022-12-21 | 一种铜互连结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115799171A (zh) |
-
2022
- 2022-12-21 CN CN202211653476.6A patent/CN115799171A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299365B2 (en) | Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures | |
US9947578B2 (en) | Methods for forming low-resistance contacts through integrated process flow systems | |
TWI611545B (zh) | 互連線結構與其製造方法 | |
US20070007657A1 (en) | Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure | |
US9873944B2 (en) | Metal capping process and processing platform thereof | |
US8470390B2 (en) | Oxidation-free copper metallization process using in-situ baking | |
US20180144973A1 (en) | Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces | |
US20170352589A1 (en) | Interconnect structures with enhanced electromigration resistance | |
US20140216342A1 (en) | Processing system for combined metal deposition and reflow anneal for forming interconnect structures | |
US20150001728A1 (en) | Pre-treatment method for metal-oxide reduction and device formed | |
US7199043B2 (en) | Method of forming copper wiring in semiconductor device | |
KR100914982B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
US7863196B2 (en) | Self-aligned dielectric cap | |
KR100424381B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US20120273948A1 (en) | Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same | |
CN115799171A (zh) | 一种铜互连结构形成方法 | |
WO2013125449A1 (ja) | 半導体装置の製造方法、記憶媒体及び半導体装置 | |
US10643889B2 (en) | Pre-treatment method to improve selectivity in a selective deposition process | |
Yang et al. | Characterization of Cu reflows on Ru | |
US9502290B2 (en) | Oxidation-free copper metallization process using in-situ baking | |
KR100698742B1 (ko) | 반도체 소자 제조방법 | |
US20230187204A1 (en) | Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal | |
US8742587B1 (en) | Metal interconnection structure | |
CN107527862B (zh) | 一种半导体器件及其制作方法 | |
JP2005129849A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |