CN115775787A - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN115775787A
CN115775787A CN202210797626.4A CN202210797626A CN115775787A CN 115775787 A CN115775787 A CN 115775787A CN 202210797626 A CN202210797626 A CN 202210797626A CN 115775787 A CN115775787 A CN 115775787A
Authority
CN
China
Prior art keywords
metal
metal mesh
dielectric layer
openings
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210797626.4A
Other languages
English (en)
Inventor
黄子松
江宗宪
曾明鸿
蔡豪益
胡毓祥
林志伟
庄立朴
蔡玮伦
江铠名
林敬尧
李兆伟
谢静华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115775787A publication Critical patent/CN115775787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Packages (AREA)

Abstract

一种形成封装件的方法包括在载体上方形成第一金属网；在第一金属网上方形成第一介电层；以及在第一介电层上方形成第二金属网。第一金属网和第二金属网交错。该方法还包括在第二金属网上方形成第二介电层，将器件管芯附接在第二介电层上方，其中，器件管芯与第一金属网和第二金属网重叠，将器件管芯密封在密封剂中，以及在器件管芯上方形成再分布线，并且将再分布线电连接至器件管芯。本发明的实施例还涉及封装件。

Description

封装件及其形成方法
技术领域
本发明的实施例涉及封装件及其形成方法。
背景技术
随着半导体技术的发展，半导体芯片/管芯变得越来越小。与此同时，需要将更多功能集成至半导体管芯中。因此，半导体管芯需要将越来越大数量的I/O焊盘封装至较小区域中，并且I/O焊盘的密度随着时间的推移而迅速增加。结果，半导体管芯的封装变得更加困难，这不利地影响了封装件的良率。
在一些封装工艺中，在器件管芯被封装之前，从晶圆上锯切出器件管芯，其中形成再分布线以连接到器件管芯。这种封装技术的有利特征是可以形成扇出封装件，这意味着管芯上的I/O焊盘再可以分布至比管芯更大的区域，并且因此位于管芯表面上的I/O焊盘的数量可以增加。这种封装技术的另一有利特征是将“已知良好的管芯”进行封装，而丢弃有缺陷的管芯，并且因此，不会把成本和精力浪费在有缺陷的管芯上。
发明内容
本发明的一些实施例提供了一种形成封装件的方法，包括：在载体上方形成第一金属网；在第一金属网上方形成第一介电层；在第一介电层上方形成第二金属网，其中，第一金属网和第二金属网交错；在第二金属网上方形成第二介电层；将器件管芯附接在第二介电层上方，其中，器件管芯与第一金属网和第二金属网重叠；将器件管芯密封在密封剂中；以及在器件管芯上方形成再分布线，并且将再分布线电连接至器件管芯。
本发明的另一些实施例提供了一种封装件，包括：第一介电层；第一金属网，位于第一介电层上方；第二介电层，位于第一金属网上方；第二金属网，位于第二介电层上方，其中，第一金属网和第二金属网交错；第三介电层，位于第二金属网上方；管芯附接膜，位于第三介电层上方并且物理接触第三介电层，其中，管芯附接膜与第一金属网和第二金属网重叠；封装组件，位于管芯附接膜上方并且与管芯附接膜接触；密封剂，将封装组件密封在密封剂中；以及再分布线，位于封装组件上方并且电连接至封装组件。
本发明的又一些实施例提供了一种封装件，包括：第一金属板，包括第一多个开口，其中，第一多个开口包括第一中心；第二金属板，与第一金属板重叠，第二金属板包括第二多个开口，其中，第二多个开口包括第二中心，并且其中，第一多个开口的第一中心垂直地偏离第二多个开口的第二中心；介电层，位于第二金属板上方并且延伸到第二多个开口中；以及器件管芯，与第一金属板和第二金属板重叠。
本发明的再一些实施例提供了器件管芯背侧上的交错金属网及其形成方法。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图14示出了根据一些实施例的在形成包括金属网的封装件中的中间阶段的截面图。
图15至图17示出了根据一些实施例的交错的金属网的俯视图。
图18示出了根据一些实施例的器件管芯和交错的金属网以及附近的贯通孔的俯视图。
图19和图20示出了根据一些实施例的贯通孔附近的伪金属区域的俯视图。
图21至图24示出了根据一些实施例的交错的金属网的俯视图。
图25至图26示出了根据一些实施例的在管芯附接膜和下面的介电层之间可能形成的空隙及后果的截面图。
图27示出了根据一些实施例的包括交错的金属网的封装件的截面图。
图28示出了根据一些实施例的包括交错的金属条的封装件的俯视图。
图29示出了根据一些实施例的用于形成包括交错的金属网的封装件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同部件的不同实施例或实例。下面描述了组件和布置的具体实施例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为便于描述，在此可以使用诸如“下面的”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
提供了包括交错的金属网的封装件及其形成方法。根据本发明的一些实施例，首先形成交错的金属网，以及形成介电层以覆盖交错的金属网。通过管芯附接膜将器件管芯直接附接在介电层的上方。通过金属网被交错，降低了介电层的拓扑结构，并且降低或消除了介电层与管芯附接膜之间形成空隙的可能性。这可以引起管芯附接膜和器件管芯的翘曲减少。本文讨论的实施例是为了提供实例以实现或使用本公开的主题，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各个视图和示出的实施例中，类似的附图标号用于表示类似的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是可以以任何逻辑顺序来执行其他方法实施例。
图1至图14示出了根据本发明的一些实施例的在形成包括交错的金属网的封装件中的中间阶段的截面图。对应的工艺也示意性地反映在图29所示的工艺流程中。
参考图1，提供了载体20，并且在载体20上涂覆释放膜22。载体20由透明材料形成，并且载体20可以是玻璃载体、陶瓷载体等。释放膜22可以由光热转换(LTHC)涂层材料形成，并且可以通过涂覆将释放膜22施加到载体20上。根据本发明的一些实施例，LTHC涂层材料能够在光/辐射(诸如激光)的热量下分解，并且因此可以将载体20从形成在载体上的结构中释放出来。
根据一些实施例，如图1所示，在释放膜22上形成介电层24。介电层24可以由诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的聚合物形成，或者介电层24可以包括诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的聚合物。
在介电层24上方沉积金属晶种层26A。对应的工艺在图29所示的工艺流程200中示出为工艺202。根据一些实施例，金属晶种层26A包括钛层和位于钛层上方的铜层。可以通过例如物理气相沉积(PVD)、化学气相沉积(CVD)等来形成金属晶种层。
接下来，如图2所示，施加图案化的镀掩模28以及对图案化的镀掩模28进行图案化。对应的工艺在图29所示的工艺流程200中示出为工艺204。根据一些实施例，图案化的镀掩模28包括图案化的光刻胶。根据可选的实施例，图案化的镀掩模28包括干膜，该干膜被层压以及然后被图案化。金属晶种层26A的一些部分通过图案化的镀掩模28被暴露。
接下来，在金属晶种层26A的暴露部分上沉积金属材料26B。对应的工艺在图29所示的工艺流程200中示出为工艺206。沉积工艺可以包括镀工艺，该镀工艺可以是电化学镀工艺、化学镀工艺等。金属材料26B可以包括Cu、Al、Ti、W、Au等。在镀工艺之后，去除图案化的镀掩模28，暴露出下面的金属晶种层26A的部分。对应的工艺在图29所示的工艺流程200中示出为工艺208。
然后去除金属晶种层26A的暴露部分，留下如图3所示的金属网26MM和RDL 26RDL。对应的工艺在图29所示的工艺流程200中示出为工艺208。在整个描述中，将金属网26MM和RDL 26RDL统称为金属层26或导电部件26。金属网26MM和RDL 26RDL包括金属晶种层26A的剩余部分和镀金属材料26B。将金属网26MM也可选地称为金属板。
图15示出了金属网26MM的示例性俯视图。图3所示金属网26MM的截面图是从图15的截面A-A获得的。根据一些实施例，金属网26MM包括在X方向上具有纵向方向的多个条26MM’，以及在Y方向上具有纵向方向的多个条26MM”，Y方向可以(或可以不)垂直于X方向。多个条26MM’和26MM”限定了位于多个条26MM’和26MM”中的多个开口27。根据一些实施例，多个开口27形成阵列，并且可以具有相同的尺寸。多个条26MM’和26MM”具有交叉区域26CA(其中一个被标记)，交叉区域26CA是多个条26MM’与多个条26MM”重叠的区域。
根据本发明的一些实施例，开口27的长度Ll和宽度Wl可以在约10μm至约30μm之间的范围内。金属条26MM’的宽度W2和金属条26MM”的宽度W2’也可以在约10μm至约30μm之间的范围内。
参考图4，在金属网26MM和RDL 26RDL上形成介电层30。对应的工艺在图29所示的工艺流程200中示出为工艺210。介电层30的底表面与金属网26MM、RDL 26RDL和介电层24的顶表面接触。根据本发明的一些实施例，介电层30由聚合物形成或包括聚合物，该聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料。根据可选的实施例，介电层30由可以包括诸如氮化硅的氮化物或诸如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)等的无机介电材料形成。
根据一些实施例，介电层30的形成包括以可流动的形式分配介电层30，以及然后固化可流动的介电层30以使其凝固。介电层30包括与金属网26MM和RDL 26RDL的金属部分重叠的第一部分，该第一部分具有高度H1。介电层30还包括从金属网26MM和RDL 26RDL的金属部分偏离(垂直未对准)的第二部分，该第二部分具有高度H2。由于介电层30具有一定的粘度值，所以高度H1大于高度H2。根据一些实施例，高度差(H1-H2)可以在约1μm至约2μm之间的范围内，而更大或更小的高度差可以是可能的，这取决于介电层30的粘度(在分配时)和金属网26MM和RDL 26RDL的厚度。
然后将介电层30图案化以在介电层30中形成开口32。因此，RDL 26RDL的一些焊盘部分通过开口32暴露。根据一些实施例，在金属网26MM上方没有形成通孔并且没有暴露金属网26MM。根据可选的实施例，金属网26MM通过通孔连接至上面的金属网。因此，可以在金属网26MM上方形成一些通孔开口32(标记为32A)并且暴露金属网26MM。将通孔开口32A示为虚线以指示它们可能被形成或可能不被形成。
图5示出了导电部件36(其还统称为金属层36)的形成，导电部件36包括金属网36MM和RDL 36RDL。对应的工艺在图29所示的工艺流程200中示出为工艺212。每个(或一些)导电部件36可以包括通孔部分和线部分。例如，RDL 36RDL可以包括位于介电层30上方的线部分36L和位于介电层30中的通孔部分(也称为通孔)36V。根据一些实施例，没有在金属网36MM下面形成通孔并且没有将金属网36MM连接到金属网26MM。根据可选的实施例，金属网36MM还包括线部分36L和对应的通孔部分36V。因此将位于金属网36MM正下面的通孔部分36V示为虚线以指示它们可能被形成或可能不被形成。RDL 36RDL与对应的下面的RDL26RDL接触。导电部件36的形成可以采用类似于用于形成金属网26MM和RDL 26RDL的方法和材料。此外，每个通孔36V可以具有锥形轮廓，锥形轮廓的上部部分比对应的下部部分宽。
图16示出了金属网36MM的示例性俯视图。图5所示的金属网36MM是从图16中的截面A-A获得的。根据一些实施例，金属网36MM包括具有在X方向上的纵向方向的多个条36MM’，以及在Y方向上具有纵向方向的多个条36MM”，Y方向可以(或可以不)垂直于X方向。多个条36MM’和36MM”限定了位于多个条36MM’和36MM”中的多个开口37。根据一些实施例，多个开口37形成阵列，并且可以具有相同的尺寸。多个条36MM’和36MM”具有交叉区域36CA(其中一个被标记)，交叉区域36CA是多个条36MM’与多个条36MM”重叠的区域。开口37的尺寸可以在约10μm至约30μm之间的范围内。条36MM’和36MM”的宽度也可以在约10μm至约30μm之间的范围内。条36MM’和36MM”的宽度也可以等于条26MM’和26MM”的宽度。
图17示出了根据一些实施例的金属网26MM和36MM两者的俯视图。金属网36MM与下面的金属网26MM交错。因此，条26MM’偏离条36MM’(虽然可以平行)，并且条26MM”偏离条36MM”(虽然可以平行)。金属网26MM中的开口27可以偏离金属网36MM中的开口37。根据一些实施例，金属网36MM中的开口37位于金属网26MM的交叉区域26CA正上方。金属网36MM中的交叉区域36CA可以位于金属网26MM中的开口27的正上方，并且可以与金属网26MM中的开口27的部分重叠。或者说，金属网36MM的交叉区域36CA与金属网26MM中的开口27垂直(当在图5中观察时)对准，并且金属网26MM的交叉区域26CA与金属网36MM中的开口37垂直对准。因此，金属网26MM和36MM被称为交错的金属网。此外，在俯视图中，开口37的中心37OC可以(或可以不)与对应的交叉区域26CA的中心重叠，并且开口27的中心27OC可以(或可以不)与对应的交叉区域36CA的中心重叠。根据本发明的一些实施例，在俯视图中，金属网26MM和36MM组合占据芯片面积的约50％至约80％之间，同时开口27和37的重叠面积占据芯片面积的约20％至约50％。
图6示出了介电层38的形成。开口40形成在介电层38中以暴露下面的RDL 36RDL。对应的工艺在图29所示的工艺流程200中示出为工艺214。如前所述，根据本发明的一些实施例，介电层38由选自用于形成介电层30和24的相同候选材料组的材料形成，并且可以包括有机材料。应当理解，虽然在示出的示例性实施例中，两个介电层30和38以及对应的导电部件26和36作为实例进行了讨论，但是可以采用更少或更多的介电层和导电层，这取决于信号布线要求。在整个描述中，将导电部件26和36以及介电层24、30和38统称为背侧互连结构41，背侧互连结构41位于随后放置的器件管芯的背侧上。
介电层38的形成可以包括以可流动形式分配的介电层38，并且然后固化可流动介电层38以使其凝固。介电层38具有与金属网36MM和RDL 36RDL的金属部分重叠的第一部分，该第一部分具有高度H3。介电层38还包括偏离金属网36MM和RDL 36RDL的金属部分的第二部分，该第二部分具有高度H4。因为介电层38具有一定的粘度值，所以高度H3大于高度H4。根据一些实施例，高度差(H3-H4)可以在约1μm至约2μm之间的范围内，而更大或更小的高度差可以是可能的，这取决于介电层的粘度和金属网36MM和RDL36RDL的厚度。
参考图7，通孔46形成在开口40中，并且金属柱48形成在通孔46上方并且与通孔46结合。对应的工艺在图29所示的工艺流程200中示出为工艺216。可以在共同的形成工艺中形成通孔46和金属柱48。根据一些实施例，形成工艺包括沉积金属晶种层，在金属晶种层上方形成镀掩模(未示出)，在镀掩模中的开口中镀金属材料，去除镀掩模，以及蚀刻先前由镀掩模覆盖的金属晶种层的部分。根据本发明的一些实施例，金属晶种层可以包括钛层和位于钛层上方的铜层。金属晶种层的形成可以包括PVD、CVD等。镀掩模可以包括光刻胶。被镀的金属材料可以包括铜或铜合金、钨等。被镀的金属材料和金属晶种层的剩余部分因此形成通孔46和金属柱48。
图8示出了封装组件50的放置/附接，其中芯片附接膜(DAF)52用于将封装组件50粘附至介电层38。对应的工艺在图29所示的工艺流程200中示出为工艺218。尽管示出了一个封装组件50，但是可以放置多个封装组件，这些封装组件可以彼此相同或彼此不同。根据一些实施例，封装组件50是器件管芯、其中封装有器件管芯的封装件、包括集成为系统的多个集成电路(或器件管芯)的片上系统(SoC)管芯等。封装组件50中的器件管芯可以是逻辑管芯、存储器管芯、输入-输出管芯、集成无源器件(IPD)等，或它们的组合，或者封装组件50可以包括逻辑管芯、存储器管芯、输入-输出管芯、集成无源器件(IPD)等，或它们的组合。例如，封装组件50中的逻辑管芯可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯等。封装组件50中的存储器管芯可以包括静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯等。封装组件50可以包括介电层56和嵌入介电层56中的电连接件54(诸如金属杆、微凸块和/或接合焊盘)。
如果金属网26MM与金属网36MM垂直对准，则金属网36MM(图16)中的开口37将与金属网26MM(图15)中的开口27重叠。由于高度H1和H2之间的高度差，以及高度H3和H4之间的高度差，介电层38的顶表面具有高的拓扑结构，如图25可以发现的。图25显示了在金属网26MM和36MM的金属部分都存在的区域中，介电层30和介电层38的总高度为(H1+H3)。如图25所示，在没有金属网26MM和36MM的金属部分存在的区域中，介电层30和介电层38的总高度为(H2+H4)。总高度(H2+H4)显著小于总高度(H1+H2)。因此，在介电层38的顶表面中存在显著的拓扑结构。空隙39可能被捕获在DAF 52和介电层38之间。在随后的固化工艺中，如图26示意性所示，当DAF52被固化时，由于空隙39的很大的体积，空隙39导致DAF 52向中心线53显著收缩。
作为比较，根据本发明的一些实施例，当金属网26MM和36MM交错时，高度H3被添加到H2，而高度H4可以被添加到高度H1。因此，根据本发明的实施例的介电层38的顶表面具有比当金属网36MM被垂直对准到金属网26MM时小得多的拓扑结构。DAF 52下面的空隙可以被消除，或者可以减少空隙(如果它们形成的话)。在所得生成的结构中，如图27所示，将减少或消除DAF 52向中心的收缩。
接下来，如图9所示，分配密封剂58以将封装组件50和金属柱48密封在密封剂58中。对应的工艺在图29所示的工艺流程200中示出为工艺220。密封剂58填充相邻的金属柱48和封装组件50之间的间隙。密封剂58可以包括模塑料、模塑底部填充物、环氧树脂、树脂等。在密封时，密封剂58的顶表面高于金属柱48的顶端和封装组件50的顶表面。模塑料或模塑底部填充物(如果使用的话)可以包括可以聚合物、树脂、环氧树脂等的基材料和位于基材料中的填料颗粒。填料颗粒可以是二氧化硅(silica)、氧化铝(alumina)、氮化硼等的介电颗粒，并且填料颗粒可以具有球形。然后执行诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺以减薄密封剂58和封装组件50，直到电连接件54和金属柱48都露出。由于平坦化工艺，电连接件54和金属柱48的顶端与密封剂58的顶表面齐平(共面)。因为金属柱48穿过密封剂58，所以在下文中也将金属柱48称为贯通孔48。
图10至图12示出了位于封装组件50和金属柱48上面并且连接至封装组件50和金属柱48的前侧互连结构的形成。参考图10，形成介电层62。根据本发明的一些实施例，介电层62由诸如PBO、聚酰亚胺、BCB等的聚合物形成或者介电层62包括诸如PBO、聚酰亚胺、BCB等的聚合物。形成工艺包括以可流动形式涂覆介电层62，并且然后固化介电层62。根据本发明的可选实施例，介电层62由诸如氮化硅、氧化硅等的无机介电材料形成。形成方法可以包括CVD、原子层沉积(ALD)、等离子体增强化学气相沉积(PECVD)或其他适用的沉积方法。
然后，例如通过光刻工艺来形成开口(被RDL 66的通孔部分占据)。通过开口暴露贯通孔48和电连接件54。接下来，形成RDL 66。形成工艺可以类似于导电部件26和36的形成。将RDL 66电连接至电连接件54和贯通孔48。
图10进一步示出了介电层68、72和76以及RDL 70和74的形成。根据本发明的一些实施例，介电层68、72和76由选自用于形成介电层30和38的相同或类似的候选材料组的材料形成，并且介电层68、72和76可以包括有机材料或无机材料。在整个描述中，将RDL 66、70和74以及介电层62、68、72和76统称为前侧互连结构60。
图11示出了根据一些实施例的凸块下金属(UBM)77和电连接件78的形成。对应的工艺在图29所示的工艺流程200中示出为工艺224。为了形成UBM77，在介电层76中形成开口以暴露下面的金属焊盘，在示出的实施例中，该金属焊盘是RDL 74的部分。UBM 77可以由镍、铜、钛或它们的多层形成。UBM 77可以包括钛层和位于钛层上方的铜层。
然后在UBM 77上形成电连接件78。电连接件78的形成可以包括将焊球放置在UBM77的暴露部分上，以及然后回流焊球，并且因此电连接件78是焊料区域。根据本发明的可选的实施例，电连接件78的形成包括执行镀工艺以形成焊料层，以及然后回流焊料层。电连接件78还可以包括非焊料金属杆，或金属杆以及位于非焊料金属杆上方的焊料帽，也可以通过镀来形成电连接件78。在整个描述中，将释放膜22上方的结构称为重建晶圆80。
根据本发明的一些实施例，可以通过一些电连接件78将独立无源器件(IPD)81接合到重建晶圆80。IPD 81可以是或可以包括诸如电容器管芯、电感器管芯、电阻器管芯等的无源器件，或者IPD 81可以包括无源器件的组合。
接下来，将重建晶圆80从载体20上分离。对应的工艺在图29所示的工艺流程200中示出为工艺226。根据一些实施例，将光束(其可以是激光束)投射在释放膜22上，并且光束穿透透明载体20。释放膜22因此被分解。载体20可以从释放膜22上移开，并且因此重建晶圆80从载体20上分离(卸下)。在图12中示出分离的重建晶圆80。
图13示出了穿过介电层24以接触RDL 26RDL的电连接件82的形成。对应的工艺在图29所示的工艺流程200中示出为工艺228。根据一些实施例，在介电层24中形成开口(由电连接件82占据)。形成工艺可以包括使用激光束执行的激光钻孔工艺，其中RDL 26RDL充当激光钻孔的停止层。RDL26RDL的一些部分通过开口暴露。形成延伸到开口中的电连接件82。根据一些实施例，电连接件82由焊料形成或电连接件82包括焊料。根据可选的实施例，电连接件82由金属焊盘、金属杆等形成或者电连接件82包括金属焊盘、金属杆等，并且电连接件82可以包括或不包括焊料。
金属网26MM和36MM可以作为封装件的增强结构，并且具有降低在形成RDL 26RDL和36RDL中的图案负载效应的功能。根据一些实施例，没有形成电连接件来结合至金属网26MM。根据可选的实施例，形成电连接件82’以接触金属网26MM并且电连接至金属网26MM。用虚线示出电连接件82’，以表明可以形成或不形成电连接件82’。电连接件82’可以是不用于传导电流的伪部件。
根据本发明的一些实施例，没有形成通孔36V来互连金属网26MM和36MM。因此，金属网26MM和36MM中的每个都完全封闭在介电材料中，并且是电浮置的。根据可选的实施例，形成通孔36V以将金属网26MM与金属网36MM结合。因此，金属网26MM和36MM是在包括金属网26MM和36MM以及通孔36V的集成导电部件中。
在又一可选的实施例中，金属网26MM通过电连接件82’电接地，或者被连接到正电源节点(诸如VDD)。因此，在形成通孔36V时，金属网36MM可以通过电连接件82’电接地(或VDD)，或者在没有形成通孔36V时，金属网36MM可以是电浮置的。当将金属网26MM电连接至电接地或VDD时，没有电流流过金属网26MM。根据这些实施例，金属网36MM是对应电路径的终端节点，在金属网36MM中结束电连接。
接下来，同样如图13所示，将封装组件84通过电连接件82接合到重建晶圆80。对应的工艺在图29所示的工艺流程200中示出为工艺230。尽管示出了一个封装组件84，但是可以有多个相同的封装组件84接合到重建晶圆80。根据一些实施例，封装组件84是器件管芯、封装件等。可以将底部填充物86分配在封装组件84和重建晶圆80之间。在随后的讨论中，将重建晶圆80和接合在重建晶圆80上的封装组件84统称为重建晶圆90。
接下来，将重建晶圆90放置在附接到框架(未示出)的切割带(未示出)上。根据本发明的一些实施例，在例如使用刀片的管芯锯切工艺中切单(singulated)重建晶圆90，并且重建晶圆90被分隔成离散封装件90’。对应的工艺在图29所示的工艺流程200中示出为工艺232。
图14示出了封装件90’与封装组件92的接合以形成封装件94。对应的工艺在图29所示的工艺流程200中示出为工艺234。根据一些实施例，封装组件92是封装衬底、中介层、另一封装件等，或者封装组件92包括封装衬底、中介层、另一封装件等。可以将底部填充物96分配至封装件90’和封装组件92之间的间隙中。可以理解，封装组件84和92的位置可以互换，并且它们的接合顺序也可以颠倒。
根据一些实施例，金属网26MM和36MM与封装组件50的大部分(例如，超过70％)重叠。金属网26MM还可以具有与上面的封装组件50的对应边缘垂直对准的边缘、横向延伸超过上面的封装组件50的对应边缘的边缘或者从上面的封装组件50的对应边缘横向凹进的边缘。根据一些实施例，没有直接位于封装组件50下面的RDL(用于布线电信号)，并且金属网26MM和36MM占据了与封装组件50重叠的所有区域(在对应层中)。
图18示出了根据一些实施例的封装件94的俯视图。俯视图显示了金属网26MM和36MM的部分以及一些贯通孔48。根据本发明的一些实施例，在金属层26和36中，还形成了伪部件102。在俯视图中，伪部件102可以围绕贯通孔48，并且可以或可以不在通孔48的正下方延伸。伪部件102与贯通孔48、RDL 36RDL和36RDL以及金属网26MM和36MM电断开。
图19和图20示出了伪部件102的一些示例性实施例。图19和图20中的结构可以是图18中区域104的放大图。在图19中，金属层26和36中的伪部件102是交错的，类似于交错的金属网中的图案。或者说，金属层26中的伪部件102具有与金属层36中的伪部件102的交叉区域重叠的开口，并且金属层36中的伪部件102具有与金属层26中的伪部件102的交叉区域重叠的开口。
根据本发明的可选的实施例，如图20所示，金属层26和36中的伪部件102完全重叠。或者说，金属层26中的伪部件102具有与金属层36中的伪部件102中的开口重叠的开口(并且可以具有与金属层36中的伪部件102中的开口相同的尺寸)，并且金属层26中的伪部件102具有与金属层26中的伪部件102的交叉区域重叠(并且可以具有与金属层26中的伪部件102的交叉区域相同的尺寸)的交叉区域。由于没有将封装组件粘附在伪部件102的正上方，介电层的拓扑结构可以没有不利影响，并且可以采用图20中的布局。
图21示出了根据本发明的一些实施例的金属网26MM和36MM。在这些实施例中，开口27和37不是具有矩形形状，而是具有圆形的形状。根据其他实施例，开口27和37可以具有其他形状，包括但不限于矩形的形状、椭圆形、六边形、八边形等。
图22至图24示出了根据本发明的可选实施例的金属网26MM和36MM。图22和图23分别示出了金属网26MM和36MM的俯视图。图24示出了交错的金属网26MM和36MM。在这些实施例中，金属网26MM和36MM中的金属条的纵向方向平行于彼此垂直的X方向和Y方向。然而，开口27和37的中心与方向X’和Y’对齐，该方向X’和Y’分别从X方向和Y方向旋转。例如，旋转角度可以在约5度至约15度之间的范围内。
在上述实施例中，根据本发明的一些实施例讨论了一些工艺和部件以形成三维(3D)封装件。也可以包括其他部件和工艺。例如，可以包括测试结构以帮助3D封装或3DIC器件的验证测试。例如，测试结构可以包括在再分布层中或在衬底上形成的测试焊盘，测试焊盘允许测试3D封装或3DIC，探针和/或探针卡的使用等。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与测试方法结合使用，测试方法结合已知良好管芯的中间验证以增加良率以及降低成本。
在以上讨论的示例性实施例中，两个金属层26和36作为实例进行了讨论。根据其他实施例，可以存在三个、四个或更多个金属层。例如，假设在金属层36上方存在额外的金属层ML(未示出)。该额外的金属层ML还可以包括与封装组件50重叠的金属网(以下表示为ADMM(未示出))。根据这些实施例，任意两个以及可能所有的金属网对26MM-36MM、36MM-ADMM和ADMM-26MM是交错的。
应当认识到，与封装组件50重叠的导电部件可以具有除金属网之外的其他形状。例如，图28示出了根据可选的实施例的“金属网”(实际上不是金属网)的示例性俯视图。在这些实施例中，与封装组件50重叠的金属部件26MM和36MM，不是形成金属网，而是具有平行金属条的形状。金属部件26MM和36MM也是交错的。
根据一些实施例，通过采用本发明的实施例，介电层38的顶表面具有小于1μm的局部拓扑结构以及具有小于3μm或2μm的整体拓扑结构。局部拓扑结构是与金属网26MM和36MM重叠的介电层的部分的顶表面之间的最大高度差，而整体拓扑结构是在整个管芯中的介电层38的顶表面的最大高度差。作为对比，当金属网26MM和36MM垂直对准时，局部拓扑结构大于2μm，并且整体拓扑结构大于4μm。实验结果表明，当局部拓扑结构小于1μm时，并且当整体拓扑结构小于3μm时，在DAF 52和介电层38(图14)之间没有形成空隙。
本发明的实施例具有一些有利特征。通过形成交错的金属网，降低了背侧互连结构中的顶部介电层的拓扑结构，并且因此消除了顶部介电层和DAF之间的空隙。还降低了DAF的不良收缩。该收缩可能会导致RDL出现裂缝。因此，通过交错的金属网，改进了封装件的可靠性。
根据本发明的一些实施例，一种方法包括在载体上方形成第一金属网；在第一金属网上方形成第一介电层；在第一介电层上方形成第二金属网，其中，第一金属网和第二金属网交错；在第二金属网上方形成第二介电层；将器件管芯附接在第二介电层上方，其中，器件管芯与第一金属网和第二金属网重叠；将器件管芯密封在密封剂中；以及在器件管芯上方形成再分布线并且再分布线电连接至器件管芯。在实施例中，第一金属网包括第一多个开口，并且第二金属网包括与第一多个开口垂直地未对准的第二多个开口。
在实施例中，其中，在第一金属网和第二金属网的俯视图中，第一金属网和第二金属网的总密度小于100％。在实施例中，第一金属网横向延伸到器件管芯的相对边缘。在实施例中，形成第一介电层包括分配聚合物层。在实施例中，该方法还包括在与形成第一金属网相同的工艺中形成第一伪金属网；以及在与形成第二金属网相同的工艺中形成第二伪金属网，其中，第一伪金属网和第二伪金属网与器件管芯垂直未对准，并且第一伪金属网和第二伪金属网交错。
在实施例中，该方法还包括在用于形成第一金属网的相同工艺中形成第一伪金属网，其中，第一伪金属网包括第一开口阵列；以及在用于形成第二金属网的相同工艺中形成第二伪金属网，其中，第二伪金属网包括第二开口阵列，并且其中，第一开口阵列与第二开口阵列垂直地完全重叠。在实施例中，该方法还包括形成延伸到第二介电层中的通孔；以及在通孔上方形成金属柱并且将金属柱结合到通孔，其中，金属柱被密封在密封剂中。在实施例中，第一金属网和第二金属网是电浮置的。在实施例中，该方法还包括形成电连接件以将第一金属网和第二金属网电接地。
根据本发明的一些实施例，封装件包括第一介电层；位于第一介电层上方的第一金属网；位于第一金属网上方的第二介电层；位于第二介电层上方的第二金属网，其中，第一金属网和第二金属网交错；位于第二金属网上方的第三介电层；位于第三介电层上方并且与第三介电层物理接触的管芯附接膜，其中，管芯附接膜与第一金属网和第二金属网重叠；位于管芯附接膜上方并且与管芯附接膜接触的封装组件；将封装组件密封在密封剂中的密封剂；以及位于封装组件上方并且电连接到封装组件的重新分布线。在实施例中，第一金属网包括第一多个开口，并且第二金属网包括第二多个开口，并且其中，第一多个开口垂直偏离对应的上面的第二多个开口。
在实施例中，第一多个开口中的一个开口具有与第二多个开口中的一个开口相同的尺寸。在实施例中，第一金属网包括在第一方向上延伸的第一多个金属条以及在第二方向上延伸的第二多个金属条，并且其中，第一多个金属条与第二多个金属条形成交叉区域，并且其中，交叉区域的第一中心与第二多个开口的第二中心垂直地重叠。在实施例中，第一金属网和第二金属网是电浮置的。在实施例中，第一金属网和第二金属网电接地。
根据本发明的一些实施例，封装件包括第一金属板，第一金属板包括第一多个开口，其中，第一多个开口包括第一中心；与第一金属板重叠的第二金属板，第二金属板包括第二多个开口，其中，第二多个开口包括第二中心，并且其中，第一多个开口的第一中心垂直地偏离第二多个开口的第二中心；位于第二金属板上方并且延伸到第二多个开口中的介电层；以及与第一金属板和第二金属板重叠的器件管芯。
在实施例中，第一多个开口形成第一阵列，并且第二多个开口形成第二阵列。在实施例中，第一中心与第二多个开口中的相邻开口之间的对应中间点垂直对准。在实施例中，封装件还包括位于介电层上方并且物理接触介电层的管芯附接膜，其中，器件管芯位于管芯附接膜上方并且物理接触管芯附接膜。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成封装件的方法，包括：
在载体上方形成第一金属网；
在所述第一金属网上方形成第一介电层；
在所述第一介电层上方形成第二金属网，其中，所述第一金属网和所述第二金属网交错；
在所述第二金属网上方形成第二介电层；
将器件管芯附接在所述第二介电层上方，其中，所述器件管芯与所述第一金属网和所述第二金属网重叠；
将所述器件管芯密封在密封剂中；以及
在所述器件管芯上方形成再分布线，并且将所述再分布线电连接至所述器件管芯。
2.根据权利要求1所述的方法，其中，所述第一金属网包括第一多个开口，并且所述第二金属网包括与所述第一多个开口垂直未对准的第二多个开口。
3.根据权利要求2所述的方法，其中，在所述第一金属网和所述第二金属网的俯视图中，所述第一金属网和所述第二金属网的总密度小于100％。
4.根据权利要求1所述的方法，其中，所述第一金属网横向延伸至所述器件管芯的相对边缘。
5.根据权利要求1所述的方法，其中，所述形成所述第一介电层包括分配聚合物层。
6.根据权利要求1所述的方法，还包括：
在与形成所述第一金属网相同的工艺中形成第一伪金属网；以及
在与形成所述第二金属网相同的工艺中形成第二伪金属网，其中，所述第一伪金属网和所述第二伪金属网与所述器件管芯垂直未对准，并且所述第一伪金属网和所述第二伪金属网交错。
7.根据权利要求1所述的方法，还包括：
在用于形成所述第一金属网的相同工艺中形成第一伪金属网，其中，所述第一伪金属网包括第一开口阵列；以及
在用于形成所述第二金属网的相同工艺中形成第二伪金属网，其中，所述第二伪金属网包括第二开口阵列，并且其中，所述第一开口阵列与所述第二开口阵列垂直地完全重叠。
8.根据权利要求1所述的方法，还包括：
形成延伸至所述第二介电层的通孔；以及
在所述通孔上方形成金属柱并且将所述金属柱结合至所述通孔，其中，所述金属柱被密封在所述密封剂中。
9.一种封装件，包括：
第一介电层；
第一金属网，位于所述第一介电层上方；
第二介电层，位于所述第一金属网上方；
第二金属网，位于所述第二介电层上方，其中，所述第一金属网和所述第二金属网交错；
第三介电层，位于所述第二金属网上方；
管芯附接膜，位于所述第三介电层上方并且物理接触所述第三介电层，其中，所述管芯附接膜与所述第一金属网和所述第二金属网重叠；
封装组件，位于所述管芯附接膜上方并且与所述管芯附接膜接触；
密封剂，将所述封装组件密封在所述密封剂中；以及
再分布线，位于所述封装组件上方并且电连接至所述封装组件。
10.一种封装件，包括：
第一金属板，包括第一多个开口，其中，所述第一多个开口包括第一中心；
第二金属板，与所述第一金属板重叠，所述第二金属板包括第二多个开口，其中，所述第二多个开口包括第二中心，并且其中，所述第一多个开口的所述第一中心垂直地偏离所述第二多个开口的所述第二中心；
介电层，位于所述第二金属板上方并且延伸到所述第二多个开口中；以及
器件管芯，与所述第一金属板和所述第二金属板重叠。
CN202210797626.4A 2021-11-12 2022-07-06 封装件及其形成方法 Pending CN115775787A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163278522P 2021-11-12 2021-11-12
US63/278,522 2021-11-12
US17/655,645 2022-03-21
US17/655,645 US20230154764A1 (en) 2021-11-12 2022-03-21 Staggered Metal Mesh on Backside of Device Die and Method Forming Same

Publications (1)

Publication Number Publication Date
CN115775787A true CN115775787A (zh) 2023-03-10

Family

ID=85388301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210797626.4A Pending CN115775787A (zh) 2021-11-12 2022-07-06 封装件及其形成方法

Country Status (5)

Country Link
US (1) US20230154764A1 (zh)
KR (1) KR20230070157A (zh)
CN (1) CN115775787A (zh)
DE (1) DE102022106926A1 (zh)
TW (1) TWI818664B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
US10541200B2 (en) * 2017-06-19 2020-01-21 Intel Corporation Over-molded IC packages with embedded voltage reference plane and heater spreader
US10700410B2 (en) * 2017-10-27 2020-06-30 Mediatek Inc. Antenna-in-package with better antenna performance
KR101933423B1 (ko) * 2017-11-28 2018-12-28 삼성전기 주식회사 팬-아웃 센서 패키지
KR102015910B1 (ko) * 2018-01-24 2019-10-23 삼성전자주식회사 팬-아웃 센서 패키지
KR102554017B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI818664B (zh) 2023-10-11
KR20230070157A (ko) 2023-05-22
DE102022106926A1 (de) 2023-05-17
TW202320281A (zh) 2023-05-16
US20230154764A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US11967563B2 (en) Fan-out package having a main die and a dummy die
KR102404957B1 (ko) 상호연결을 위한 브리지 다이를 갖는 패키지 및 그 형성 방법
US9768145B2 (en) Methods of forming multi-die package structures including redistribution layers
KR20190055683A (ko) 상호접속 칩
CN111799228B (zh) 形成管芯堆叠件的方法及集成电路结构
CN113053757B (zh) 封装件及其形成方法
US11728278B2 (en) Board substrates, three-dimensional integrated circuit structures and methods of forming the same
US11101214B2 (en) Package structure with dam structure and method for forming the same
TWI777732B (zh) 半導體裝置封裝以及形成半導體裝置封裝的方法
CN111261608B (zh) 半导体器件及其形成方法
TWI802210B (zh) 封裝結構及其製造方法
US20240021441A1 (en) Info Packages Including Thermal Dissipation Blocks
US11967591B2 (en) Info packages including thermal dissipation blocks
TWI818664B (zh) 具有交錯金屬網格的封裝件及其形成方法
US11705406B2 (en) Package structure and method for forming the same
US12020952B2 (en) Method of fabricating semiconductor device having dummy micro bumps between stacking dies
US12027435B2 (en) Packages including multiple encapsulated substrate blocks and overlapping redistribution structures
US20240213237A1 (en) Info packages including thermal dissipation blocks
US20230290747A1 (en) Heat dissipating features for laser drilling process
US20240047509A1 (en) Packages with Chips Comprising Inductor-Vias and Methods Forming the Same
US20210384044A1 (en) Method of fabricating semiconductor device having dummy micro bumps between stacking dies
US20230343765A1 (en) Dual Side Intelligent Power Device Integration
CN117116779A (zh) 封装件结构以及形成封装件的方法
CN116741730A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination