CN115768198A - 显示面板及显示装置 - Google Patents

Abstract

本申请提供了一种显示面板及显示装置，显示面板具有第一区以及第二区，第一区的透过率大于第二区的透过率，显示面板包括第一像素单元、第二像素单元、第一像素电路、第二像素电路以及第一导线。第一像素单元与第二像素单元均设置在第一区内，第一像素电路位于第二区内且连接于第一像素单元。第二像素电路位于第二区内且连接于第二像素单元，第二像素电路与第二像素单元之间的距离大于第一像素电路与第一像素单元之间的距离。第一导线至少部分用于连接第一像素单元与第一像素电路，第一导线的长度大于第一像素电路与第一像素单元之间的距离。

Description

显示面板及显示装置

技术领域

本申请涉及显示设备技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着电子设备的快速发展，用户对屏占比的要求越来越高，使得电子设备的全面屏显示受到业界越来越多的关注。

为了实现显示面板的不同功能，需要在显示面板的感光区域内集成诸如前置摄像头、听筒以及红外感应元件等部件。为了实现全面屏显示效果，需要在感光区域中设置有像素结构。但是由于感光区域的限制，导致连接于像素结构的走线布局受到影响，从而使得显示面板容易出现显示不均等问题。

发明内容

本申请实施例提供了一种显示面板及显示装置，能够提高显示均一性。

本申请实施例提供了一种显示面板，显示面板具有第一区以及第二区，第一区的透过率大于第二区的透过率，显示面板包括第一像素单元、第二像素单元、第一像素电路、第二像素电路以及第一导线。

第一像素单元与第二像素单元均设置在第一区内，第一像素电路位于第二区内且连接于第一像素单元。第二像素电路位于第二区内且连接于第二像素单元，第二像素电路与第二像素单元之间的距离大于第一像素电路与第一像素单元之间的距离。第一导线至少部分用于连接第一像素单元与第一像素电路，第一导线的长度大于第一像素电路与第一像素单元之间的距离。

在一些实施例中，第一导线包括位于第一像素单元与第一像素电路之间的第一部分，第一部分用于连接第一像素单元以及第一像素电路；

第一导线还包括第二部分，第二部分的一端连接第一像素电路和第一像素单元中的至少一者。

在一些实施例中，第二部分的另一端悬置。

在一些实施例中，第二部分的一端连接第一像素电路，另一端悬置；

第二部分沿背离第一像素单元的方向，或，靠近第一像素单元的方向延伸。

在一些实施例中，第二部分的一端连接第一像素单元，另一端悬置；

第二部分沿背离第一像素电路，或，靠近第一像素电路的方向延伸。

在一些实施例中，第二部分包括第一分段和第二分段，

第一分段的一端连接第一像素电路，另一端悬置，第一分段沿背离第一像素单元的方向，或靠近第一像素单元的方向延伸；

第二分段的一端连接第一像素单元，另一端悬置，第二分段沿背离第一像素电路的方向，或靠近第一像素电路的方向延伸。

在一些实施例中，第一像素电路沿第一方向位于第一像素单元的一侧，第二部分沿第二方向延伸，第一方向与第二方向相交。

在一些实施例中，第二段贴靠第一区边缘延伸。

在一些实施例中，第一方向与第二方向垂直。

在一些实施例中，第二部分的两端分别连接第一像素电路和第一像素单元。

在一些实施例中，显示面板还包括位于第一区内的第三像素单元，第三像素单元设置于第一像素单元与第一像素电路之间，且与第一部分连接。

在一些实施例中，第三像素单元的数量为多个。

在一些实施例中，显示面板还包括位于第二区内的第三像素电路，第三像素电路设置于第一像素单元与第一像素电路之间，且与第一部分连接。

在一些实施例中，第三像素电路的数量为多个。

在一些实施例中，第一像素电路位于第一像素单元在第一方向的一侧，至少部分第一部分的延伸方向与第一方向相交。

在一些实施例中，第一部分包括曲线段和折线段中的至少一者。

在一些实施例中，第一部分和第二部分位于不同膜层。

在一些实施例中，显示面板还包括连接第二像素电路与第二像素单元的第二导线，第二部分与第二导线位于不同膜层。

在一些实施例中，第一部分与第二导线位于相同膜层。

在一些实施例中，第二部分为透明结构或金属结构。

在一些实施例中，第二部分为透明结构，第二部分的材料包括氧化铟锡、氧化铟锌、掺杂银的氧化铟锡、掺杂银的氧化铟锌中的至少一者。

在一些实施例中，第二部分为金属结构，第二部分的材料包括钛、铝、铜、银以及镁中的至少一者。

在一些实施例中，显示面板还包括：第二导线，第二导线连接第二像素单元与第二像素电路；

所述第一导线在所述显示面板上与其周围的导电层形成第一电容，所述第一电容具有第一电容值C1；

第四导线，与所述第二导线在所述显示面板上与其周围的导电层形成第二电容，所述第二电容具有第二电容值C2，其中，C1和C2满足：0.3≤C1/C2≤1。

在一些实施例中，C1和C2满足：0.7≤C1/C2≤1。

在一些实施例中，第三导线与第四导线位于同一膜层。

第二方面，本申请实施例提供了一种显示装置，包括前述任一实施方式中的显示面板。

本申请实施例提供一种显示面板及显示装置，通过将第一导线的长度增大至大于第一像素电路与第一像素单元之间距离的方式，使得第一导线所对应的电容值大于相关技术中用于连接第一像素电路与第一像素单元的走线所对应的电容值。这种设计可以减小第一像素单元对应走线与第二像素单元对应走线的长度差，从而降低两者所对应的电容值的差异，降低第一像素单元与第二像素单元之间的充电时间差，使得第一像素岛单元与第二像素单元的发光亮度接近，提高第一区的显示均一性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种显示面板的俯视示意图；

图2是图1中区域Q的局部放大结构示意图；

图3是另一种示例中图1中区域Q的局部放大结构示意图；

图4是本申请实施例提供的一种显示面板中像素电路与像素单元的连接结构简图；

图5是本申请实施例提供的又一种显示面板中像素电路与像素单元的连接结构简图；

图6是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图7是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图8是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图9是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图10是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图11是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图12是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图13是本申请实施例提供的还一种显示面板中像素电路与像素单元的连接结构简图；

图14是本申请实施例提供的一种显示装置的结构示意图。

标记说明：

10、第一导线；11、第一部分；12、第二部分；121、第一分段；122、第二分段；

20、第二导线；

30、第三导线；

40、第四导线；

P1、第一像素单元；P2、第二像素单元；P3、第三像素单元；

D1、第一像素电路；D2、第二像素电路；D3、第三像素电路；

A1、第一区；A2、第二区；

X、第一方向；Y、第二方向。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在相关技术中，由于前置摄像头等元件的存在，显示面板中的透光区域需要具有较高的透过率，而为了提高透光区域的透过率，通常会将用于驱动透光区域内像素单元发光的像素电路设置在感光区域外。

针对于透光区域内的不同像素单元，其对应的发光亮度通常不同，从而出现显示不均的问题。这是由于当把像素电路移至透光区域外后，像素单元与位于透光区域外的像素电路的路径变长，位于透光区域内不同位置处的不同像素单元与对应像素电路之间的间距不同，使得连接对应像素单元与像素电路的走线长度不同，而走线长度的不同会导致对应产生的电容量不同。通常走线路径较长会相对于走线较短产生更大的电容，从而对像素单元的充放电时间影响更大，从而导致像素单元的发光亮度降低更多。较之像素电路位于透光区域内的情况，与对应的像素电路距离较远的像素单元的发光亮度降低明显，与对应的像素电路距离较近的像素单元的发光亮度降低较少，不同像素单元发光亮度降低程度不同从而出现显示不均的问题。

为了解决上述问题，请参阅图1至图3，本申请实施例提供了一种显示面板，显示面板具有第一区A1以及第二区A2，第一区A1的透过率大于第二区A2的透过率。显示面板包括第一像素单元P1、第二像素单元P2、第一像素电路D1、第二像素电路D2以及第一导线10。

第一像素单元P1与第二像素单元P2均设置在第一区A1内，第一像素电路D1位于第二区A2内且连接于第一像素单元P1。第二像素电路D2位于第二区A2内且连接于第二像素单元P2。第二像素电路D2与第二像素单元P2之间的距离大于第一像素电路D1与第一像素单元P1之间的距离。第一导线10至少部分用于连接第一像素单元P1与第一像素电路D1。第一导线10的长度大于第一像素电路D1与第一像素单元P1之间的距离。

图1示出本申请一种实施例的显示面板的俯视示意图，图2是图1中区域Q的局部放大结构示意图，图3是另一种示例中图1中区域Q的局部放大结构示意图。其中图3和图2展示了不同的层结构，图2中展示了区域Q处第一像素单元P1与第二像素单元P2的排布方式，图3与图2不同之处在于图3展示出来第一像素电路D1和第二像素电路D2的排布结构图，并保留了第一区A1内的多个第一像素单元P1以及第二像素单元P2。

显示面板至少具有第一区A1和第二区A2两个区域，第一区A1为显示面板的透光区。感光元件设置在第一区A1内，其中感光元件包括但不限于前置摄像头以及红外感应元件等部件。同时第一区A1内还设置有多个像素单元，示例性地，设有第一像素单元P1和第二像素单元P2，以使第一区A1能够实现显示功能，从而满足全面屏需要。对于第一区A1的形状，本申请实施例不作限制。示例性地，第一区A1的轮廓可以呈圆形、方形、多边形或者水滴状等。

第二区A2围设在第一区A1的外周侧，第二区A2为显示面板的主显示区域，即第二区A2内同样设置有像素单元。通常情况下，为了实现第一区A1的透光功能，会将第一区A1的透过率设置为大于第二区A2的透过率。示例性地，可以适度降低第一区A1内第一像素单元P1和第二像素单元P2的密度，以提高第一区A1的透过率；或者也可以降低第一区A1内第一像素单元P1的尺寸大小，从而提高第一区A1的透过率。在本实施方式中，第二区A2围设在第一区A1的外周侧，可以是第一区A1邻设于第二区A2的任意侧，或者位于第二区A2的内部。

第一像素单元P1与第二像素单元P2均位于第一区A1内，两者均能够发光以实现第一区A1的显示效果。第一像素电路D1用于驱动第一区A1内的第一像素单元P1实现发光功能，第二像素电路D2用于驱动第一区A1内的第二像素单元P2实现发光功能。对于第一像素电路D1以及第二像素电路D2的结构，本申请实施例不作限制。示例性地，第一像素电路D1可以采用7T1C或8T1C等形式，而第二像素电路D2可以采用与第一像素电路D1相同的形式结构，也可以采用与第一像素电路D1不同的形式结构。

由于第一像素电路D1以及第二像素电路D2的存在会降低显示面板对应位置处的透过率，因此本申请实施例将第一像素电路D1以及第二像素电路D2均设置在第二区A2内，即位于第一区A1外，这样设计可以降低第一像素电路D1与第二像素电路D2对第一区A1透过率的影响，从而能够更好地实现第一区A1的透光效果。其中，第一像素电路D1与第二像素电路D2可以相对于第一区A1位于同一侧，也可以相对于第一区A1位于异侧，本申请实施例对此不作限制。

第一像素电路D1与第一像素单元P1连接，第二像素电路D2与第二像素单元P2连接，第二像素电路D2与第二像素单元P2之间的距离大于第一像素电路D1与第一像素单元P1之间的距离。对于距离不同的像素电路与像素单元来说，用于连接像素单元与像素电路的导线的长度通常不同。

具体地说，在相关技术中用于连接第二像素电路D2与第二像素单元P2的导线的长度通常会与第二像素电路D2与第二像素单元P2之间的距离相同或相近，用于连接第一像素电路D1与第一像素单元P1的导线的长度通常会与第一像素电路D1与第一像素单元P1之间的距离相同或相近，这就使得用于连接第二像素电路D2与第二像素单元P2的导线的长度会大于用于连接第一像素电路D1与第一像素单元P1的导线的长度。而导线长度的不同会导致导线与其他导电层所产生的电容值不同，通常用于连接第二像素电路D2与第二像素单元P2的较长的导线与周围导电层间的电容值会大于用于连接第一像素电路D1与第一像素单元P1的较短的导线与周围导电层间的电容值。电容值的不同会导致像素充放电时间出现差异，进而使得在相同条件下，第二像素单元P2的发光亮度低于第一像素单元P1的发光亮度。

需要说明的是，本申请实施例提到的第一像素单元P1和第二像素单元P2指的是位于第一区A1内，且与对应像素电路之间距离不同的两种像素单元，即第一像素单元P1与第二像素单元P2均可以为一个或者为多个，只要满足第一像素单元P1与第一像素电路D1之间的距离小于第二像素单元P2与第二像素电路D2之间的距离即可。而对于第一像素单元P1和第二像素单元P2的发光颜色以及尺寸形状等特性，两者可以相同，也可以不同，本申请实施例对此不作限制。

第一导线10至少部分连接第一像素单元P1与第一像素电路D1，第一导线10可以为单一走线结构并且两端分别连接于第一像素单元P1以及第一像素电路D1，以实现第一像素单元P1与第一像素电路D1的电连接。或者，第一导线10也可以包括多条走线结构，多条走线结构中的部分走线结构用于将第一像素单元P1与第一像素电路D1电连接。

第一导线10的长度大于第一像素电路D1与第一像素单元P1之间的距离。本申请实施例中提到的第一导线10的长度指的是：第一导线10中所有结构的延伸长度的总和，当第一导线10包括多条走线结构时，第一导线10的长度为全部走线结构的延伸长度之和。本申请实施例中提到的第一像素电路D1与第一像素单元P1之间的距离指的是，第一像素电路D1与第一像素单元P1之间的最短直线距离。

针对第一导线10，可以通过增大第一导线10内的走线结构的数量，从而提高第一导线10的长度；或者可以通过改变第一导线10中部分位置处的延伸方向，即第一导线10不会为通过直线的方式连接第一像素电路D1与第一像素单元P1，从而增大第一导线10的长度。

在本申请实施例中，通过将第一导线10的长度增大至大于第一像素电路D1与第一像素单元P1之间距离的方式，使得第一导线10所对应的电容值大于相关技术中用于连接第一像素电路D1与第一像素单元P1的走线所对应的电容值。这种设计可以减小第一像素单元P1对应走线与第二像素单元P2对应走线的长度差，从而降低两者所对应的电容值的差异，降低第一像素单元P1与第二像素单元P2之间的充电时间差，使得第一像素岛单元与第二像素单元P2的发光亮度接近，提高第一区A1的显示均一性。

在一些实施例中，请参阅图3至图5，第一导线10包括位于第一像素单元P1与第一像素电路D1之间的第一部分11，第一部分11用于连接第一像素单元P1以及第一像素电路D1。第一导线10还包括第二部分12，第二部分12的一端连接第一像素电路D1和第一像素单元P1中的至少一者。

第一导线10包括第一部分11和第二部分12，第一部分11用于实现第一像素电路D1以及第一像素单元P1之间的电连接，第一部分11可以为直线结构，也可以为折线或曲线等结构。

第二部分12包括相对的两端，其中一端连接于第一像素电路D1和第一像素单元P1中的一者，从而使得第二部分12与第一部分11电连接，从而令两者具有相同的电位。第二部分12另一端可以连接于第一像素电路D1和第一像素单元P1中的另一者，也可以不与第一像素电路D1和第一像素单元P1中任一者连接。

在本申请实施例中，通过在第一部分11的基础上，额外增加第二部分12，并将第二部分12连接于第一像素电路D1和第一像素单元P1中的至少一者，从而增加第一导线10的整体长度，第二部分12所对应产生的电容能够增大第一导线10所对应的整体电容值，从而减少第一像素单元P1与第二像素单元P2的发光亮度的差异，提高显示均一性。

需要说明的是，第一部分11和第二部分12可以位于同一膜层，也可以位于不同膜层，本申请实施例对此不作限制。

在一些实施例中，如图3和图4所示，第二部分12的另一端悬置。

本申请实施例提到的悬置指的是：第二部分12的一端与显示面板内的其他导电结构间隔设置，即第二部分12的一端既不会与第一像素电路D1以及第一像素单元P1电连接，也不会与显示面板内的其他导电结构电连接，从而与显示面板内的其他导电结构绝缘分隔。

综上，本申请实施例将第二部分12的一端与第一像素电路D1和第一像素单元P1中的一者电连接，另一端与显示面板内的导电结构绝缘设置，从而使得第二部分12的存在能够增大第一导线10对应的电容值，减少第一像素单元P1与第二像素单元P2的发光亮度的差异。同时第二部分12的存在不会对显示面板内其他导电结构产生影响，避免出现信号串扰的风险，提高显示面板的使用可靠性。

在一些实施例中，请参图3和图6，第二部分12的一端连接第一像素电路D1，另一端悬置。如图3所示，第二部分12沿背离第一像素单元P1的方向，或如图6所示，第二部分12沿靠近第一像素单元P1的方向延伸。

第二部分12的一端连接第一像素电路D1，另一端悬置，即第二部分12的另一端不与第一像素单元P1电连接。在此基础上，可以将第二部分12设置成沿靠近第一像素单元P1的方向延伸，即将第二部分12设置在第一像素单元P1与第一像素电路D1之间；可以将第二部分12设置成沿背离第一像素单元P1的方向延伸，即将第二部分12设置在第一像素电路D1背离第一像素单元P1的一侧。第二部分12的具体布置形式，需要根据显示面板实际需求决定，本申请实施例对此不作限制。

针对于第二部分12沿靠近第一像素单元P1的方向延伸的方案而言，由于第一像素单元P1位于第一区A1内，第一像素电路D1位于第二区A2内，因此为了降低第一导线10对第一区A1透过率的影响，可选地，可以将第二部分12仅设置在第二区A2内，从而避免第二部分12的存在对第一区A1透过率产生影响，间接提高显示面板的透光效果。

针对于第二部分12沿背离第一像素单元P1的方向延伸的方案来说，由于走线通常都聚集在像素单元与像素电路之间，因此将第二部分12设置在第一像素电路D1背离第一像素单元P1的一侧，可以降低第一像素电路D1与第一像素单元P1之间的走线密集程度，降低走线间发生信号串扰的风险。

在一些实施例中，请参阅图4和图7，第二部分12的一端连接第一像素单元P1，另一端悬置。如图4所示，第二部分12沿背离第一像素电路D1，或如图7所示，第二部分12沿靠近第一像素电路D1的方向延伸。

第二部分12的一端连接第一像素单元P1，另一端悬置，即第二部分12的另一端不与第一像素电路D1电连接。在此基础上，可以将第二部分12设置成沿靠近第一像素电路D1的方向延伸，即将第二部分12设置在第一像素单元P1与第一像素电路D1之间；可以将第二部分12设置成沿背离第一像素电路D1的方向延伸，即将第二部分12设置在第一像素单元P1背离第一像素电路D1的一侧。第二部分12的具体布置形式，需要根据显示面板实际需求决定，本申请实施例对此不作限制。

需要说明的是，第一像素单元P1通常由多种膜层相互层叠形成。示例性地，第一像素单元P1包括层叠设置的阳极层、空穴注入层、空穴传输层、发光层、电子传输层、电子注入层以及阴极层等。其中第一部分11和第二部分12可以均连接于第一像素单元P1的阳极层，从而实现第一像素电路D1、第一部分11、第一像素单元P1的阳极层以及第二部分12之间的相互导通。

在一些实施例中，请参阅图8，第二部分12包括第一分段121和第二分段122，第一分段121的一端连接第一像素电路D1，另一端悬置。第一分段121沿背离第一像素单元P1的方向，或靠近第一像素单元P1的方向延伸。第二分段122的一端连接第一像素单元P1，另一端悬置，第二分段122沿背离第一像素电路D1的方向，或靠近第一像素电路D1的方向延伸。

第二部分12至少包括第一分段121和第二分段122两个部分，第一分段121连接第一像素电路D1，第二分段122连接第一像素单元P1。其中第一分段121可以位于第一像素电路D1与第一像素单元P1之间，也可以位于第一像素电路D1远离第一像素单元P1的一侧；同理第二分段122可以位于第一像素电路D1与第一像素单元P1之间，也可以位于第一像素单元P1远离第一像素电路D1的一侧。示例性地，第一分段121与第二分段122均位于第一像素电路D1与第一像素单元P1之间；或者第一分段121位于第一像素电路D1远离第一像素单元P1的一侧，同时第二分段122位于第一像素单元P1远离第一像素电路D1的一侧。

在本申请实施例中，第二部分12同时包括第一分段121和第二分段122两个部分，第一分段121与第二分段122的存在均能起到增加第一导线对应电容值的效果，从而进一步减少第一像素单元P1与第二像素单元P2的发光亮度的差异，提高显示均一性。

在一些实施例中，请参阅图9，第一像素电路D1沿第一方向X位于第一像素单元P1的一侧，第二部分12沿第二方向Y延伸，第一方向X与第二方向Y相交。

第一像素电路D1与第一像素单元P1在第一方向X上相对设置，第一部分11可以沿第一方向X延伸并分别连接第一像素电路D1以及第一像素单元P1。第二部分12沿第二方向Y延伸并与第一像素电路D1以及第一像素单元P1中的一者连接，第一方向X与第二方向Y相交，即第一方向X与第二方向Y之间具有一定的夹角，第一发方向与第二方向Y之间的夹角包括但不限于60°、90°以及120°等。示例性地，第一方向X与第二方向Y垂直，即第一方向X与第二方向Y之间的夹角呈90°。

由于第二部分12沿第二方向Y延伸，因此可以避免第二部分12夹设在第一像素电路D1以及第一像素单元P1之间。具体地说，以第一方向X和第二方向Y垂直为例，第一方向X可以为显示面板的行方向，此时第二方向Y为显示面板的列方向。第一像素单元P1与第一像素电路D1在显示面板的行方向上间隔设置，而第二部分12沿显示面板的列方向延伸，因此第二部分12不会位于第一像素电路D1与第一像素单元P1之间。通常情况下，第一像素电路D1与第一像素单元P1之间的区域会存在较多走线结构，而本申请实施例的第二部分12沿第二方向Y延伸的方案，可以降低第二部分12对第一像素电路D1以及第一像素单元P1之间区域走线密度的影响，降低出现信号串扰的风险，提高显示可靠性。

在一些实施例中，如图5所示，第二部分12的两端分别连接第一像素电路D1以及第一像素单元P1。

第二部分12位于第一像素电路D1以及第一像素单元P1之间，同时第二部分12的两端分别与第一像素单元P1以及第一像素电路D1连接。与第一部分11相同的是，第二部分12的存在同样可以起到将第一像素电路D1与第一像素单元P1连接的效果。此外第二部分12的存在还能起到增加第一导线10对应电容值的效果，降低第一像素单元P1与第二像素单元P2的亮度差异，提高显示均一性。

在一些实施例中，请参阅图10，显示面板还包括位于第一区A1内的第三像素单元P3，第三像素单元P3设置于第一像素单元P1与第一像素电路D1之间，且与第一部分11连接。

第三像素单元P3与第一像素单元P1均位于第一区A1内，第三像素单元P3的尺寸形状可以与第一像素单元P1的尺寸形状相同，也可以不同。第三像素单元P3夹设在第一像素电路D1与第一像素单元P1之间，第一像素电路D1同时连接第一像素单元P1以及第三像素单元P3，从而同时驱动第一像素单元P1和第三像素单元P3发光。

在本申请实施例中，一个第一像素电路D1能够同时驱动第一像素单元P1以及第三像素单元P3发光。这种设计可以减少用于驱动第一区A1内像素单元发光的像素电路的总数量，从而降低用于驱动第一区A1内像素单元的走线的数量，即降低走线密度，提高信号传递的可靠性。

需要说明的是，在本申请实施例中，第三像素单元P3的数量可以为一个，也可以为多个。可选地，第三像素单元P3的数量为多个，这种设计可以使得第一导线10能够同时控制更多像素单元，进一步降低显示面板内的走线密度。

在一些实施例中，请参阅图11，显示面板还包括位于第二区A2内的第三像素电路D3，第三像素电路D3设置于第一像素单元P1与第一像素电路D1之间，且与第一部分11连接。第三像素电路D3也可设置于第一像素电路D1外侧，且与第一像素电路D1连接。

第三像素电路D3与第一像素电路D1均位于第二区A2内，第三像素电路D3具有多种结构形式，示例性地，第三像素电路D3可以采用7T1C或8T1C等形式，同中第三像素电路D3的结构可以与第一像素电路D1的结构相同，也可以不同。第三像素电路D3夹设在第一像素电路D1与第一像素单元P1之间，第一像素电路D1与第三像素电路D3一同用于驱动第一像素单元P1发光，从而使得多个像素电路同时驱动单一像素单元。

第一像素电路D1以及第三像素电路D3能够同时驱动第一像素单元P1发光。其中第三像素电路D3的数量可以为一个，也可以为多个。可选地，第三像素电路D3的数量为多个。

需要说明的是，第三像素电路D3与第一像素单元P1之间还可以设置有第三像素单元P3，即第一像素电路D1和第三像素电路D3同时驱动第一像素单元P1和第三像素单元P3发光。换言之，本申请实施例中的第一导线10可以应用于一个像素电路驱动一个像素单元的方案，也可以应用于一个像素电路驱动多个像素单元的方案，也可以应用于多个像素电路驱动一个像素单元的方案，或者也可以应用于多个像素电路驱动多个像素单元的方案。

在一些实施例中，请参图12和图13，第一像素电路D1位于第一像素单元P1在第一方向X上的一侧，至少部分第一部分11的延伸方向与第一方向X相交。

由前述内容可知，第一部分11位于第一像素电路D1以及第一像素单元P1之间，用于实现第一像素电路D1以及第一像素单元P1之间的电连接。在此基础上，由于第一像素电路D1与第一像素单元P1在第一方向X上间隔设置，而至少部分第一部分11的延伸方向与第一方向X相交，因此第一部分11并非沿第一方向X延伸的单一直线结构，这种设计可以提高第一部分11的长度，从而增大第一导线10对应的电容值，降低第一像素单元P1与第二像素单元P2的亮度差，提高显示均一性。

需要说明的是，第一部分11中部分结构的延伸方向可以与第一方向X平行，或者第一部分11中任意位置处的延伸方向均与第一方向X相交，本申请实施例对此不作限制。可选地，第一部分11包括曲线段和折线段中的至少一者。

在一些实施例中，第一部分11和第二部分12位于同一膜层。或者，第一部分11和第二部分12位于不同膜层，即第一部分11和第二部分12在显示面板的厚度方向上位于不同位置处。其中，第一部分11和第二部分12可以分别与位于同层的其他导体结构采用相同材质制成，并且第一部分11和第二部分12可以与同层的导体结构在同一工艺步骤中制备形成，从而简化显示面板的制备工序，提高生产效果。

在本申请实施例中，由于第一部分11和第二部分12之间的距离较近，因此为了降低第一部分11和第二部分12发生信号串扰的风险，本申请实施例将第一部分11和第二部分12设置在不同膜层，从而提高信号传递的可靠性。

需要说明的是，对于第一部分11和第二部分12相对于第二导线20的位置，本申请实施例不作限制。即第一部分11和第二部分12均可以与第二导线20同层或异层设置。可选地，显示面板还包括连接第二像素电路D2与第二像素单元P2的第二导线20，第一部分11与第二导线20位于相同膜层，第二部分12与第二导线20位于不同膜层。这种设计可以在降低第一部分11和第二部分12发生信号串扰的同时，使得第一部分11能够与第二导线20在同一制备工序中共同形成，从而简化显示面板的制备工序。

在一些实施例中，第二部分12为透明结构或金属结构。

第二部分12需要与第一像素电路D1和第一像素单元P1中至少一者连接，且彼此相互电导通。在此基础上，第二部分12能够采用多种材质形成，其材质可以与第一部分11相同，也可以与第一部分11不同。

具体地说，当第二部分12为透明材料时，可以降低第二部分12对显示面板对应位置处的透过率的影响，提高显示面板的透光效果。示例性地，第二部分12的材料包括氧化铟锡、氧化铟锌、掺杂银的氧化铟锡、掺杂银的氧化铟锌中的至少一者。

当第二部分12为金属结构时，金属结构能够提高第一像素电路D1与第一像素单元P1中至少一者与第二部分12的信号传递效果，从而更好地满足显示需要。示例性地，第二部分12的材料包括钛、铝、铜、银以及镁中的至少一者。

在一些实施例中，第一导线10在显示面板上与其周围的导电层之间形成总的电容为第一电容，第一电容具有第一电容值C1。第二导线20在显示面板上与其周围的导电层之间形成的总的电容为第二电容，第二电容具有第二电容值C2。其中，C1和C2满足：0.3≤C1/C2≤1。示例性地，C1/C2可以为0.3、0.5、0.7以及1中的一者。

由前述内容可知，相较于相关技术中用于连接第一像素单元P1与第一像素电路D1的走线，本申请实施例中的第一导线10能够具有更长尺寸，从而能够减少第一导线10对应的第一电容值与第二导线20对应的第二电容值的差异，进而降低第一像素单元P1与第二像素单元P2的亮度差。可选地，C1和C2满足：0.7≤C1/C2≤1。

第二方面，本申请实施例提供了一种显示装置，包括前述任一实施方式中的显示面板。

本申请所述显示装置的驱动方法包括OTP(One Time Program)操作。具体包括：将第一显示区A1的像素单元调至低灰阶状态，在所述低灰阶下调节Gamma值，得到正确的Gamma曲线后通过烧录进IC。由于本发明实施方式中的第一显示区的像素单元的亮度值接近，故可较容易地将第一显示区的像素单元一致调高，实现显示亮度均一。需要说明的是，本申请实施例提供的显示装置，具有前述任一实施方式中显示面板的有益效果，具体内容请参照前述对于显示面板有益效果的描述，本申请实施例不再赘述。

虽然本申请所公开的实施方式如上，但所述的内容只是为了便于理解本申请而采用的实施方式，并非用以限定本发明。任何本申请所属技术领域内的技术人员，在不脱离本申请所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本申请的保护范围，仍须以所附的权利要求书所界定的范围为准。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的其他连接方式的替换等，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (14)

1.一种显示面板，其特征在于，所述显示面板具有第一区以及第二区，所述第一区的透过率大于所述第二区的透过率，所述显示面板包括：

第一像素单元，设置于所述第一区内；

第二像素单元，设置于所述第一区内；

第一像素电路，位于所述第二区内且连接于所述第一像素单元；

第二像素电路，位于所述第二区内且连接于所述第二像素单元，所述第二像素电路与所述第二像素单元之间的距离大于所述第一像素电路与所述第一像素单元之间的距离；

第一导线，至少部分用于连接所述第一像素单元与所述第一像素电路，所述第一导线的长度大于所述第一像素电路与所述第一像素单元之间的距离。

2.根据权利要求1所述的显示面板，其特征在于，所述第一导线包括位于所述第一像素单元与所述第一像素电路之间的第一部分，所述第一部分用于连接所述第一像素单元以及所述第一像素电路；

所述第一导线还包括第二部分，所述第二部分的一端连接所述第一像素电路和所述第一像素单元中的一者。

3.根据权利要求2所述的显示面板，其特征在于，所述第二部分的另一端悬置。

4.根据权利要求3所述的显示面板，其特征在于，所述第二部分的一端连接第一像素电路，另一端悬置；

所述第二部分自连接所述第一像素电路的一端开始，沿背离所述第一像素单元的方向，或，沿靠近所述第一像素单元的方向延伸。

5.根据权利要求3所述的显示面板，其特征在于，所述第二部分的一端连接第一像素单元，另一端悬置；

所述第二部分自连接所述第一像素单元的一端开始，沿背离所述第一像素电路，或，沿靠近所述第一像素电路的方向延伸。

6.根据权利要求3所述的显示面板，其特征在于，所述第二部分包括第一分段和第二分段，

所述第一分段的一端连接第一像素电路，另一端悬置，所述第一分段自连接所述第一像素电路的一端开始，沿背离所述第一像素单元的方向，或沿靠近所述第一像素单元的方向延伸；

所述第二分段的一端连接第一像素单元，另一端悬置，所述第二分段自连接所述第一像素单元的一端开始，沿背离所述第一像素电路的方向，或靠近所述第一像素电路的方向延伸。

7.根据权利要求3所述的显示面板，其特征在于，所述第一像素电路沿第一方向位于所述第一像素单元的一侧，所述第二部分沿第二方向延伸，所述第一方向与所述第二方向相交；

优选地，所述第一方向与所述第二方向垂直。

8.根据权利要求2所述的显示面板，其特征在于，所述第二部分的两端分别连接所述第一像素电路和所述第一像素单元。

9.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述第一区内的第三像素单元，所述第三像素单元设置于所述第一像素单元与所述第一像素电路之间，且与所述第一部分连接；

优选地，所述第三像素单元的数量为多个；

优选地，所述显示面板还包括位于所述第二区内的第三像素电路，所述第三像素电路设置于所述第一像素单元与所述第一像素电路之间，且与所述第一部分连接；

优选地，所述第三像素电路的数量为多个。

10.根据权利要求2所述的显示面板，其特征在于，所述第一像素电路位于所述第一像素单元在第一方向的一侧，至少部分所述第一部分沿着与与第一方向相交的方向延伸以增大电容；

优选地，所述第一部分包括曲线段和折线段中的至少一者。

11.根据权利要求2所述的显示面板，其特征在于，所述第一部分和所述第二部分位于相同膜层或不同膜层；

优选地，所述显示面板还包括连接所述第二像素电路与所述第二像素单元的第二导线，所述第二部分与所述第二导线位于不同膜层；

优选地，所述第一部分与所述第二导线位于相同膜层。

12.根据权利要求2所述的显示面板，其特征在于，所述第二部分为透明结构或金属结构；

优选地，所述第二部分为透明结构，所述第二部分的材料包括氧化铟锡、氧化铟锌、掺杂银的氧化铟锡、掺杂银的氧化铟锌中的至少一者；

优选地，所述第二部分为金属结构，所述第二部分的材料包括钛、铝、铜、银以及镁中的至少一者。

13.根据权利要求1所述的显示面板，其特征在于，导线导线导线所述第一导线在所述显示面板上与其周围的导电层形成第一电容，所述第一电容具有第一电容值C1；

第四导线，与所述第二导线在所述显示面板上与其周围的导电层形成第二电容，所述第二电容具有第二电容值C2；

其中，C1和C2满足：0.3≤C1/C2≤1；

优选地，C1和C2满足：0.7≤C1/C2≤1；

优选地，所述第三导线与所述第四导线位于同一膜层。

14.一种显示装置，其特征在于，包括如权利要求1-13任一项所述的显示面板。

Images