CN115765690A - 比较器及判决反馈均衡电路 - Google Patents

Abstract

本申请提供一种比较器及判决反馈均衡电路，比较器包括第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号，第二采样电路，其设有输出端，其输出端与第一采样电路的输出端连接，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号，其中，第一参考信号大于第二参考信号，输出电路，其设有输入端，其输入端与第一采样电路的输出端连接，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。本方案根据待比较信号受影响趋势选择采样电路进行采样，可以消除比较器的码间干扰。

Description

比较器及判决反馈均衡电路

技术领域

本申请涉及集成电路，尤其涉及一种比较器及判决反馈均衡电路。

背景技术

如今，人们对手机、平板电脑和各种可穿戴配件等移动设备的需求大大增加，这极大地丰富了我们的日常生活和工作。

但是，由于电池寿命有限，对移动设备中各个组件的功耗提出了更高的要求，动态随机存储器(Dynamic Random Access Memory，DRAM)是移动设备中必不可少的组件，因此，DRAM也亟需实现更低的工作电压和更低的能耗。其中，比较器是实现DRAM数据读写的重要器件，现有的比较器不能满足目前的使用需求。

发明内容

本申请提供一种比较器及判决反馈均衡电路，旨在消除比较器的码间干扰。

本申请一实施例提供一种比较器，包括：

第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号；

第二采样电路，其设有输出端，其输出端与第一采样电路的输出端连接，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号；其中，第一参考信号大于第二参考信号；

输出电路，其设有输入端，其输入端与第一采样电路的输出端连接，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。

本申请另一实施例提供一种判决反馈均衡电路，包括上述实施例中的比较器，依次标记为第一比较器、第二比较器、第三比较器以及第四比较器；

第一比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第四比较器的输出端连接，用于接收第一控制信号以及第二控制信号，其第六输入端用于接收第一时钟信号；

第二比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第一比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第二时钟信号；

第三比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第二比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第三时钟信号；

第四比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与第三比较器的输出端连接，用于接收第一控制信号、第二控制信号，其第六输入端用于接收第四时钟信号。

本申请实施例提供的比较器及判决反馈均衡电路，包括第一采样电路、第二采样电路以及输出电路，其中，第一采样电路在第一控制信号和时钟信号的控制下根据第一参考信号和待比较信号输出第一差分信号，第二采样电路在第二控制信号和时钟信号的控制下根据第二参考信号和待比较信号输出第二差分信号。设置第一参考信号大于第二参考信号，当待比较信号受码间干扰变大时，则使用比较大的第一参考信号对待比较信号进行采样，当待比较信号受码间干扰变小时，则使用比较小的第二参考信号对待比较信号进行采样，以保证待比较信号在受影响前生成的差分信号的极性和待比较信号在受影响后生成的差分信号的极性相同，以使输出电路可以输出更加准确的比较结果，从而消除码间干扰。

附图说明

图1为本申请一实施例提供的比较器的结构框图；

图2为本申请一实施例提供的比较器的具体电路图；

图3为本申请一实施例提供的比较器的具体电路图；

图4为本申请一实施例提供判决反馈均衡电路的结构框图；

图5为本申请一实施例提供判决反馈均衡电路的时序图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

如图1所示，本申请一实施例提供一种比较器，该比较器包括第一采样电路101、第二采样电路102以及输出电路103。

其中，第一采样电路101、第二采样电路102以及输出电路103均设有输入端和输出端，第一采样电路101和第二采样电路102还设有控制端。第一采样电路101的控制端用于接收第一控制信号和时钟信号，第一采样电路101的输入端用于接收待比较信号和第一参考信号，以使第一采样电路101在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号。

第二采样电路102的控制端用于接收第二控制信号和时钟信号，第二采样电路102的输入端用于接收待比较信号和第二参考信号，以使第二采样电路102在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号。

第二采样电路102的输出端与第一采样电路101的输出端连接，输出电路103的输入端也与第一采样电路101的输出端连接，以使输出电路103对第一采样电路101的输出端的电压信号或者第二采样电路102输出端的电压信号进行放大处理和锁存处理，并输出比较结果。

其中，第一参考信号大于第二参考信号。当待比较信号受到影响而使其幅值变大，则第一控制信号控制第一采样电路101对待比较信号和第一参考信号进行采样，以生成第一差分信号，第二控制信号控制第二采样电路102停止采样。当待比较信号受到影响而使其幅值变小，则第一控制信号控制第一采样电路101停止采样，第二控制信号控制第二采样电路102对待比较信号和第二参考信号进行采样，以生成第二差分信号。通过如此设置，在待比较信号因受到影响而使其幅值变小时，使用幅值较小的第二参考信号，在待比较信号因受到影响而使其幅值变大时，使用幅值较大的第一参考信号，以保证待比较信号在受影响前生成的差分信号的极性和待比较信号在受影响后生成的差分信号的极性相同，以使输出电路103可以输出更加准确的比较结果。

在一实施例中，第一采样电路101包括第一采样单元1011和和第一控制单元1012，第一采样单元1011和和第一控制单元1012均设有输入端和输出端，第一采样单元1011还设有控制端。第一控制单元1012的输入端用于接收第一控制信号和时钟信号，以根据第一控制信号和时钟信号控制第一采样单元1011的工作模式。其中，第一采样单元1011的工作模式包括采样模式。第一控制单元1012的输出端与第一采样单元1011的控制端连接，第一采样单元1011用于在工作于采样模式下根据待比较信号和第一参考信号生成第一差分信号。

在一实施例中，第二采样电路102包括第二采样单元1021和和第二控制单元1022，第二采样单元1021和和第二控制单元1022均设有输入端和输出端，第二采样单元1021还设有控制端。第二控制单元1022的输入端用于接收第二控制信号和时钟信号，以根据第二控制信号和时钟信号控制第二采样单元1021的工作模式。其中，第二采样单元1021的工作模式包括采样模式。第二控制单元1022的输出端与第二采样单元1021的控制端连接，第二采样单元1021用于在工作于采样模式下根据待比较信号和第二参考信号生成第二差分信号。

在上述技术方案中，比较器包括第一采样电路101、第二采样电路102以及输出电路103，第一采样电路101用于根据待比较信号和第一参考信号生成第一差分信号，第二采样电路102用于根据待比较信号和第二参考信号生成第二差分信号，根据待比较信号受影响的情况控制第一采样电路101或者第二采样电路102进行采样，以保证待比较信号在受影响前生成的差分信号的极性和待比较信号在受影响后生成的差分信号的极性相同，以使输出电路103可以输出更加准确的比较结果，从而消除码间干扰。

如图2所示，本申请一实施例提供一种比较器，该比较器包括六个输入端和两个输出端。该比较器包括第一采样电路101、第二采样电路102以及输出电路103。第一采样电路101又设有第一采样单元1011和第一控制单元1012，第二采样电路102又设有第二采样单元1021和第二控制单元1022。

第一采样单元1011的输入端又包括第一输入端和第二输入端。第一采样单元1011的输出端又包括第一输出端和第二输出端。第二采样单元1021的输入端又包括第一输入端和第二输入端，第二采样单元1021的输出端又包括第一输出端和第二输出端。第一控制单元1012的输入端又包括第一输入端和第二输入端，第二控制单元1022的输入端又包括第一输入端和第二输入端。

第一采样单元1011的第一输入端作为比较器的第一输入端，用于第一参考信号VREFP。第二采样单元1021的第二输入端和第一采样单元1011的第二输入端都作为比较器的第二输入端，用于接收待比较信号DQ。第二采样单元1021的第一输入端作为比较器的第三输入端，用于第二参考信号VREFN。第一控制单元1012的第一输入端作为比较器的第四输入端，用于接收第一控制信号D270。第二控制单元1022的第一输入端作为比较器的第五输入端，用于接收第二控制信号D270B。第一控制单元1012的第二输入端和第二控制单元1022的第二输入端都作为比较器的第六输入端，用于接收时钟信号CLK。

输出电路103的输出端又包括第一输出端和第二输出端，输出电路103的第一输出端作为比较器的第一输出端，输出电路103的第二输出端作为比较器的第二输出端。

其中，第一采样单元1011包括第一输入晶体管N1、第二输入晶体管N2以及第三输入晶体管N3。第一输入晶体管N1的控制端作为第一采样单元1011的第一输入端，用于接收第一参考信号VREFP，第一输入晶体管N1的第一端作为第一采样单元1011的第一输出端。第二输入晶体管N2的控制端作为第一采样单元1011的第二输入端，用于接收待比较信号DQ，第二输入晶体管N2的第一端作为第一采样单元1011的第二输出端。第三输入晶体管N3的控制端作为第一采样单元1011的控制端，用于与第一控制单元1012的输出端连接。第三输入晶体管N3的第一端连接第一输入晶体管N1的第二端以及第二输入晶体管N2的第二端，第三输入晶体管N3的第二端连接接地端。

在上述技术方案中，第一采样单元1011包括三个晶体管，两个晶体管用于接收第一参考信号VREFP和待比较信号DQ，另一晶体管的控制端作为采样单元，以使第一控制单元1012通过第一采样单元1011的晶体管控制端控制第一采样单元1011的工作模式，第一控制单元1012可以根据待比较信号DQ被影响的情况控制第一采样单元1011的工作模式，以保证待比较信号DQ在受影响前生成的差分信号的极性和待比较信号DQ在受影响后生成的差分信号的极性相同，以使输出电路103可以输出更加准确的比较结果。

第一控制单元1012包括第一与门电路，第一与门电路设有第一输入端、第二输入端以及输出端。第一与门电路的第一输入端作为第一控制单元1012的第一输入端，用于接收第一控制信号D270，第一与门电路的第二输入端作为第一控制单元1012的第二输入端，用于接收时钟信号CLK，第一与门电路的输出端作为第一控制单元1012的输出端，用于与第一采样单元1011的控制端连接。

在上述技术方案中，第一控制单元1012包括第一与门电路，并由第一与门电路将第一控制信号D270和时钟信号CLK进行与计算后输出计算结果DSEL，并使用计算结果DSEL控制第一采样单元1011的工作模式，实现根据第一控制信号D270和时钟信号CLK控制第一采样单元1011的工作模式。

第二采样单元1021包括第四输入晶体管N4、第五输入晶体管N5以及第六输入晶体管N6。第四输入晶体管N4的控制端作为第二采样单元1021的第一输入端，用于接收第二参考信号VREFN，第四输入晶体管N4的第一端作为第二采样单元1021的第一输出端。第五输入晶体管N5的控制端作为第二采样单元1021的第二输入端，用于接收待比较信号DQ，第五输入晶体管N5的第一端作为第二采样单元1021的第二输出端。第六输入晶体管N6的控制端作为第二采样单元1021的控制端，用于与第二控制单元1022的输出端连接。第六输入晶体管N6的第一端连接第四输入晶体管N4的第二端以及第五输入晶体管N5的第二端，第六输入晶体管N6的第二端连接接地端。

第二控制单元1022包括第二与门电路，第二与门电路设有第一输入端、第二输入端以及输出端。第二与门电路的第一输入端作为第二控制单元1022的第一输入端，用于接收第二控制信号D270B，第二与门电路的第二输入端作为第二控制单元1022的第二输入端，用于接收时钟信号CLK，第二与门电路的输出端作为第二控制单元1022的输出端，用于与第二采样单元1021的控制端连接。

在上述技术方案中，第二控制单元1022包括第二与门电路，并由第二与门电路将第二控制信号D270B和时钟信号CLK进行与计算后输出计算结果DSELB，并使用计算结果DSELB控制第二采样单元1011的工作模式，实现根据第二控制信号D270B和时钟信号CLK控制第二采样单元1011的工作模式。

其中，第一控制信号D270和第二控制信号D270B是一对反相信号。也就是当第一控制信号D270为高电平时，第二控制信号D270B为低电平。当第一控制信号D270为低电平时，第二控制信号D270B为高电平。从而实现控制第一采样单元101或者第二采样单元102工作于采样模式。

在一实施例中，第一输入晶体管N1至第六输入晶体管N6的类型均相同。当第一输入晶体管N1至第六输入晶体管N6均为N型晶体管，N型晶体管的漏极为第一端，N型晶体管的栅极为控制端。

当待比较信号DQ受到影响而使其幅值变大，第一控制信号为高电平，第二控制信号为低电平，在时钟信号CLK到来时，第一与门电路输出高电平，第二与门电路输出低电平，第三输入晶体管N3导通，第六输入晶体管N6截止。第一采样单元1011工作于采样模式，第二采样单元1021工作于空闲模式，也就是第二采样单元1021停止采样。当第一采样单元1011工作于采样模式，第一参考信号VREFP拉动第一输入晶体管N1的漏极电压，待比较信号DQ拉动第二输入晶体管N2的漏极电压，第一参考信号VREFP和待比较信号DQ的幅值不同时，对晶体管的拉动能力也就不同，在第一输入晶体管N1的漏极和第二输入晶体管N2的漏极产生第一差分信号。例如：当待比较信号DQ受到影响而使其幅值变大，由于选择幅值比较大的第一参考信号VREFP，仍能保证当第一参考信号VREFP大于待比较信号DQ时，第一输入晶体管N1的漏极电压大于第二输入晶体管N2的漏极电压，以保证待比较信号DQ在受影响前生成的差分信号的极性和待比较信号DQ在受影响后生成的差分信号的极性相同。

当待比较信号DQ受到影响而使其幅值变小，第一控制信号为低电平，第二控制信号为高电平，在时钟信号CLK到来时，第一与门电路输出低电平，第二与门电路输出高电平，第三输入晶体管N3截止，第六输入晶体管N6导通。第一采样单元1011工作于空闲模式，第二采样单元1021工作于采样模式。当第二采样单元1021工作于采样模式，第二参考信号VREFN拉动第四输入晶体管N4的漏极电压，待比较信号DQ拉动第五输入晶体管N5的漏极电压，第二参考信号VREFN和待比较信号DQ的幅值不同时，对晶体管的拉动能力也就不同，在第四输入晶体管N4的漏极和第五输入晶体管N5的漏极产生第二差分信号。例如：当待比较信号DQ受到影响而使其幅值变小，由于选择幅值比较小的第二参考信号VREFN，仍能保证第二参考信号VREFN小于待比较信号DQ，第四输入晶体管N4的漏极电压小于第五输入晶体管N5的漏极电压，以保证待比较信号DQ在受影响前生成的差分信号的极性和待比较信号DQ在受影响后生成的差分信号的极性相同。

在一实施例中，第一控制信号和第二控制信号是根据待比较信号DQ被影响的趋势确定的，当待比较信号DQ被影响的趋势是变大，则第一控制信号为高电平，第二控制信号为低电平。当待比较信号DQ被影响的趋势是变小，则第一控制信号为低电平，第二控制信号为高电平。

其中，输出电路103包括第一输出晶体管N7、第二输出晶体管N8、第三输出晶体管N9、第四输出晶体管N10、第五输出晶体管P3、第六输出晶体管P4以及第七输出晶体管P5。输出电路103的输入端又包括第一输入端和第二输入端，输出电路103的输出端又包括第一输出端和第二输出端。

第一输出晶体管N7的控制端为输出电路103的第一输入端，用于与第一采样单元1011的第一输出端连接。第一输出晶体管N7的第一端为输出电路103的第一输出端，第一输出晶体管N7的第二端连接接地端。第二输出晶体管N8的控制端为输出电路103的第二输入端，用于与第一采样单元1011的第二输出端连接。第二输出晶体管N8的第一端为输出电路103的第二输出端，第二输出晶体管N8的第二端连接接地端。

第三输出晶体管N9的第一端与第一输出晶体管N7的第一端连接，第三输出晶体管N9的第二端与第一输出晶体管N7的第二端连接，第三输出晶体管N9的控制端与第四输出晶体管N10的第一端连接。第四输出晶体管N10的第一端与第二输出晶体管N8的第一端连接，第四输出晶体管N10的第二端与第二输出晶体管N8的第二端连接。第四输出晶体管N10的控制端与第三输出晶体管N9的第一端连接。第五输出晶体管P3的第二端连接第三输出晶体管N9的第一端，第五输出晶体管P3的控制端与第四输出晶体管N10的第一端连接。第六输出晶体管P4的第二端连接第四输出晶体管N10的第一端，第六输出晶体管P4的控制端与第三输出晶体管N9的第一端连接。

第七输出晶体管P5的控制端用于接收时钟信号CLK，第七输出晶体管P5的第一端连接电源端，第七输出晶体管P5的第二端和第五输出晶体管P3的第一端、第六输出晶体管P4的第一端连接。

在一实施例中，第一输出晶体管N7至第四输出晶体管N10均为N型晶体管，且第五输出晶体管P3至第七输出晶体管P5均为P型晶体管。其中，N型晶体管的漏极为第一端，N型晶体管的栅极为控制端，P型晶体管的源极为第一端，P型晶体管的栅极为控制端。

在时钟信号CLK中脉冲到来时，对取反后的时钟信号CLKB输入第七输出晶体管P5，以使第七输出晶体管P5导通，输出电路103对第一采样电路101的输出端的电压信号或者第二采样电路102输出端的电压信号进行放大处理和锁存处理，并输出比较结果。以第一采样电路101进行采样，而第二采样电路102停止采样为例，第一输出晶体管N7的控制端接收第一差分信号中一个信号，第二输出晶体管N8的控制端接收第一差分信号中的另一个信号。两个差分信号经过第一输出晶体管N7和第二输出晶体管N8放大后，输入到第三输出晶体管N9至第六输出晶体管P4的控制端，经过第三输出晶体管N9至第六输出晶体管P4的再次放大和锁存处理后，输出比较结果。

在第一输出晶体管N7和第二输出晶体管N8的漏极电压经过第三输出晶体管N9至第六输出晶体管P4放大和锁存后，第一输出晶体管N7和第二输出晶体管N8的漏极电压存在两种情况。在第一种情况时，第一输出晶体管N7的漏极电压P0B为高电平，第二输出晶体管N8的漏极电压P0为低电平，用数字“0”表示输出结果。在第二种情况时，第一输出晶体管N7的漏极电压P0B为低电平，第二输出晶体管N8的漏极电压P0为高电平，用数字“1”表示输出结果。

在上述技术方案中，第一差分信号或者第二差分信号经过两个晶体管放大后，再经过四个晶体管进行放大锁存，可以进一步提高输出结果的准确性。

在一实施例中，比较器还包括复位电路104，复位电路104连接第一采样电路101和第二采样电路102，用于在第一采样电路101进入采样工作模式前对第一采样电路101的电压进行复位，还用于在第二采样电路102进入采样工作模式前对第二采样电路102的电压进行复位。

在上述技术方案中，通过复位电路104对第一采样电路101和第二采样电路102的输出端电压进行复位，可以使两个采样单元的输出端电压快速复位，从而提高比较器的反应速率。

在一实施例中，复位电路104包括第一钟控晶体管P1和第二钟控晶体管P2。第一钟控晶体管P1的控制端接收时钟信号CLK，第一钟控晶体管P1的第一端接电源端，第一钟控晶体管P1的第二端连接第一输入晶体管N1的第一端和第四输入晶体管N4的第一端。第二钟控晶体管P2的控制端接收时钟信号CLK，第二钟控晶体管P2的第一端接电源端，第二钟控晶体管P2的第二端连接第二输入晶体管N2的第一端和第五输入晶体管N5的第一端。

在一实施例中，第一钟控晶体管P1和第二钟控晶体管P2为P型晶体管，P型晶体管的源极为第一端，P型晶体管的栅极为控制端。

在时钟信号CLK中脉冲到来前，第一钟控晶体管P1和第二钟控晶体管P2的控制端接收到信号为低电平，第一钟控晶体管P1和第二钟控晶体管P2导通，第一钟控晶体管P1将第一输入晶体管N1的漏极和第四输入晶体管N4的漏极电压拉到电源端的电压，第二钟控晶体管P2将第二输入晶体管N2的漏极和第五输入晶体管N5的漏极电压拉到电源端的电压。

在上述技术方案中，由两个与门电路根据控制信号和时钟信号CLK生成用于控制两个采样单元的工作模式的信号，并在待比较信号DQ的影响趋势为变小时，控制第一采样单元1011工作于采样模式，在待比较信号DQ的影响趋势为变大时，控制第二采样单元1021工作于采样模式，以保证待比较信号DQ在受影响前生成的差分信号的极性和待比较信号DQ在受影响后生成的差分信号的极性相同，从而使得输出电路103可以根据差分信号准确输出比较结果，消除码间干扰。

如图3所示，本申请一实施例提供一种比较器，该比较器包括第一采样电路101、第二采样电路102以及输出电路103。第一采样电路101又设有第一采样单元1011和第一控制单元1012，第二采样电路102又设有第二采样单元1021和第二控制单元1022。

其中，第一采样单元1011包括第一输入晶体管P1、第二输入晶体管P2以及第三输入晶体管P3。第一采样单元1011中各个晶体管的连接关系同图2所示相同，此处不再赘述。第二采样单元1021包括第四输入晶体管P4、第五输入晶体管P5以及第六输入晶体管P6。

第二采样单元1021中各个晶体管的连接关系同图2所示相同，此处不再赘述。输出电路103包括第一输出晶体管P7、第二输出晶体管P8、第三输出晶体管P9、第四输出晶体管P10、第五输出晶体管N3、第六输出晶体管N4以及第七输出晶体管N5。输出电路103中各个晶体管的连接关系同图2所示相同，此处不再赘述。

此处需要说明的是，当第一输入晶体管P1至第六输入晶体管P6均为P型晶体管，P型晶体管的漏极为第一端，P型晶体管的栅极为控制端。第一输出晶体管P7至第四输出晶体管P10均为P型晶体管，且第五输出晶体管N3至第七输出晶体管N5均为N型晶体管，其中，P型晶体管的漏极为第一端，P型晶体管的栅极为控制端，N型晶体管的源极为第一端，N型晶体管的栅极为控制端。

此处还需要说明的是，第三输入晶体管P3的第二端和第六输入晶体管P6的第二端接电源端，第七输出晶体管N5的第一端接接地端。

下面描述第一控制单元1012和第二控制单元1022的工作原理：

当待比较信号DQ受到影响而使其幅值变大，第一控制信号D270B为低电平，第二控制信号D270为高电平，在时钟信号CLK到来时，第一与门电路输出低电平，第三输入晶体管N3导通，第二与门电路输出高电平，第六输入晶体管N6截止。第一采样单元1011工作于采样模式，第二采样单元1021工作于空闲模式。

当待比较信号DQ受到影响而使其幅值变小，第一控制信号D270B为高电平，第二控制信号D270为低电平，在时钟信号CLK到来时，第一与门电路输出高电平，第三输入晶体管N3截止，第二与门电路输出低电平，第六输入晶体管N6导通。第一采样单元1011工作于采样模式，第二采样单元1021工作于空闲模式。

在一实施例中，比较器还包括复位电路104，复位电路104包括第一钟控晶体管P1和第二钟控晶体管P2，复位电路104中晶体管连接方式同图2中相同，此处不再赘述。第一钟控晶体管P1和第二钟控晶体管P2为N型晶体管，N型晶体管的源极为第一端，N型晶体管的栅极为控制端。此处还需要说明的是，第一钟控晶体管P1和第二钟控晶体管P2的第一端接接地端。

在时钟信号中脉冲到来前，对取反后的时钟信号CLKB输入到第一钟控晶体管P1和第二钟控晶体管P2，以将第一输入晶体管N1、第二输入晶体管N2、第四输入晶体管N4和第五输入晶体管N5的第一端拉到低电平，以实现对第一采样电路101和第二采样电路102的复位。

如图4所示，本申请一实施例提供一种判决反馈均衡电路，判决反馈均衡电路包括四个比较器，每个比较器设有六个输入端和两个输出端，将四个比较器依次标记为第一比较器100、第二比较器200、第三比较器300以及第四比较器400。

第一比较器100的第一输入端用于接收待比较信号DQ，第一比较器100的第二输入端用于接收第一参考信号VREFP，第一比较器100的第三输入端用于接收第二参考信号VREFN，第一比较器100的第四输入端和第五输入端与第四比较器400的输出端连接，用于接收第一控制信号以及第二控制信号，第一比较器100的第六输入端用于接收第一时钟信号CLK_0。

第二比较器200的第一输入端用于接收待比较信号DQ，第二比较器200的第二输入端用于接收第一参考信号VREFP，第二比较器200的第三输入端用于接收第二参考信号VREFN，第二比较器200的第四输入端和第五输入端与第一比较器100的输出端连接，用于接收第一控制信号、第二控制信号，第二比较器200的第六输入端用于接收第二时钟信号CLK_90。

第三比较器300，第三比较器300的第一输入端用于接收待比较信号DQ，第三比较器300的第二输入端用于接收第一参考信号VREFP，第三比较器300的第三输入端用于接收第二参考信号VREFN，第三比较器300的第四输入端和第五输入端与第二比较器200的输出端连接，用于接收第一控制信号、第二控制信号，第三比较器300的第六输入端用于接收第三时钟信号CLK_180。

第四比较器400，第四比较器400的第一输入端用于接收待比较信号DQ，第四比较器400的第二输入端用于接收第一参考信号VREFP，第四比较器400的第三输入端用于接收第二参考信号VREFN，第四比较器400的第四输入端和第五输入端与第三比较器300的输出端连接，用于接收第一控制信号、第二控制信号，第四比较器400的第六输入端用于接收第四时钟信号CLK_D270。

在一实施例中，判决均衡电路中的比较器的结构为图2所示的结构时，第一比较器100的第五输入端与第四比较器400的第二输出端连接，第一比较器100的第六输入端与第四比较器400的第一输出端连接。

在一实施例中，判决均衡电路中的比较器的结构为图3所示的结构时，第一比较器100的第五输入端与第四比较器400的第一输出端连接，第一比较器100的第六输入端与第四比较器400的第二输出端连接。

下面描述判决反馈均衡电路的工作原理：当第四比较器400的第一输出端输出信号P270B为低电平，第二输出端输出信号P270为高电平，也就是比较器的结果为数字“1”时，表示第四比较器400接收到的待比较信号DQ比较大，则对第一比较器100的接收到的待比较信号DQ的影响趋势是使待比较信号DQ变大，则第一比较器100根据待比较信号DQ和数值比较大的第一参考信号VREFP生成第一差分信号，并根据第一差分信号生成比较结果。

当第四比较器400的第一输出端输出信号P270B为高电平，第二输出端输出信号P270为低电平，也就是比较器的结果为数字“0”时，表示第四比较器400接收到的待比较信号DQ比较小，则对第一比较器100的接收到的待比较信号DQ的影响趋势是使待比较信号DQ变小，则第一比较器100根据待比较信号DQ和数值比较小的第二参考信号VREFN生成第二差分信号，并根据第二差分信号生成比较结果。

第二比较器200至第四比较器400的工作原理同第一比较器100的工作原理相同，此处不再赘述。

在一实施例中，第一时钟信号CLK_0的相位比第二时钟信号CLK_90的相位早90°，第一时钟信号CLK_0的相位比第三时钟信号CLK_180的相位早180°，第一时钟信号CLK_0的相位比第四时钟信号CLK_D270的相位早270°。

在一实施例中，第一比较器100至第四比较器400的输出端的电压翻转时间均小于第一时钟信号CLK_0和第二时钟信号CLK_90之间的时间间隔。当第四比较器400的输出电压的翻转时间小于1U1时，1UI表示第一时钟信号CLK_0和第二时钟信号CLK_90之间的时间间隔，可以保证在第一比较器100的时钟信号到来时，第四比较器400已经稳定输出比较结果，且第四比较器400保持比较结果，从而使得第一比较器100可以根据第四比较器400的比较结果消除码间干扰。

在一实施例中，判决反馈均衡电路还包括第一寄存器500、第二寄存器600、第三寄存器700以及第四寄存器800。第一寄存器500的输入端与第一比较器100的输出端连接，第一寄存器500用于存储第一比较器100生成的比较结果。第二寄存器600的输入端与第二比较器200的输出端连接，第二寄存器600用于存储第二比较器200生成的比较结果。第三寄存器700的输入端与第三比较器300的输出端连接，第三寄存器700用于存储第三比较器300生成的比较结果。第四寄存器800的输入端与第四比较器400的输出端连接。

如图5所示，以第一比较器100为例说明信号时序，在时钟信号到来时，待比较信号DQ和两个与门电路输出信号也到来，经过第一比较器100处理后输出经过比较器的输出端输出比较结果，再由第一寄存器500将数据保存。

在上述技术方案中，通过将四个比较器相互级联，也就是让上一个比较器的输出端与当前比较器的输入端连接，由上一个比较器的输出结果控制当前比较器中工作的采样电路，以消除上一待比较信号DQ对当前待比较信号DQ的影响，从而提高比较器的比较结果的准确性，再由四个寄存器存储比较结果后再输出数据D0、数据D90、数据D180以及数据D270，可以实现连续输出多个比较结果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (17)

1.一种比较器，其特征在于，包括：

第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号；

第二采样电路，其设有输出端，其输出端与所述第一采样电路的输出端连接，用于在第二控制信号和所述时钟信号的控制下根据所述待比较信号和第二参考信号生成第二差分信号；其中，所述第一参考信号大于所述第二参考信号；

输出电路，其设有输入端，其输入端与所述第一采样电路的输出端连接，用于对所述第一采样电路的输出端的电压信号或者所述第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。

2.根据权利要求1所述的比较器，其特征在于，所述第一采样电路包括：

第一采样单元，其设有控制端，用于在工作于采样模式下根据所述待比较信号和所述第一参考信号生成所述第一差分信号；

第一控制单元，其输出端与所述第一采样单元的控制端连接，用于根据第一控制信号和所述时钟信号控制所述第一采样单元的工作模式；其中，所述工作模式包括所述采样模式。

3.根据权利要求2所述的比较器，其特征在于，所述第一采样单元包括：

第一输入晶体管，其控制端用于接收所述第一参考信号，其第一端作为所述第一采样单元的第一输出端；

第二输入晶体管，其控制端用于接收所述待比较信号，其第一端作为所述第一采样单元的第二输出端；

第三输入晶体管，其控制端作为所述第一采样单元的控制端，其第一端连接所述第一输入晶体管的第二端以及所述第二输入晶体管的第二端，其第二端连接接地端或电源端。

4.根据权利要求2或3所述的比较器，其特征在于，所述第一控制单元具体包括：

第一与门电路，其第一输入端用于接收所述第一控制信号，其第二输入端用于接收所述时钟信号，其输出端作为所述第一控制单元的输出端。

5.根据权利要求1所述的比较器，其特征在于，所述第二采样电路包括：

第二采样单元，其设有控制端，用于在工作于采样模式下根据所述待比较信号和所述第二参考信号生成所述第二差分信号；

第二控制单元，其输出端与所述第二采样单元的控制端连接，用于根据第二控制信号和所述时钟信号控制所述第二采样单元的工作模式；其中，所述工作模式包括所述采样模式。

6.根据权利要求5所述的比较器，其特征在于，所述第二采样单元包括：

第四输入晶体管，其控制端用于接收所述第二参考信号，其第一端作为所述第二采样单元的第一输出端；

第五输入晶体管，其控制端用于接收所述待比较信号，其第一端作为所述第二采样单元的第二输出端；

第六输入晶体管，其控制端作为所述第二采样单元的控制端，其第一端连接所述第四输入晶体管的第二端以及所述第五输入晶体管的第二端，其第二端连接接地端或电源端。

7.根据权利要求5或6所述的比较器，其特征在于，所述第二控制单元具体包括：

第二与门电路，其第一输入端用于接收所述第二控制信号，其第二输入端用于接收所述时钟信号，其输出端作为所述第二控制单元的输出端。

8.根据权利要求3所述的比较器，其特征在于，所述第一输入晶体管至第六输入晶体管的类型均相同。

9.根据权利要求8所述的比较器，其特征在于，

当所述第一输入晶体管至所述第六输入晶体管均为N型晶体管，所述N型晶体管的漏极为第一端，N型晶体管的栅极为控制端；

当所述第一输入晶体管至所述第六输入晶体管均为P型晶体管，所述P型晶体管的漏极为第一端，P型晶体管的栅极为控制端。

10.根据权利要求1所述的比较器，其特征在于，所述输出电路包括：

第一输出晶体管，其控制端为所述输出电路的第一输入端，其第一端为所述输出电路的第一输出端，其第二端连接接地端或电源端；

第二输出晶体管，其控制端为所述输出电路的第二输入端，其第一端为所述输出电路的第二输出端，其第二端连接接地端或电源端；

第三输出晶体管，其第一端与第一输出晶体管的第一端连接，其第二端与第一输出晶体管的第二端连接；

第四输出晶体管，其第一端与第二输出晶体管的第一端连接，其第二端与第二输出晶体管的第二端连接；

第五输出晶体管，其第二端连接第三输出晶体管的第一端，其控制端连接所述第三输出晶体管的控制端，其控制端还与第四输出晶体管的第一端连接；

第六输出晶体管，其第二端连接第四输出晶体管的第一端，其控制端连接所述第四输出晶体管的控制端，其控制端还与第三输出晶体管的第一端连接；

第七输出晶体管，其控制端用于接收所述时钟信号，其第一端连接电源端或接地端，其第二端和所述第五输出晶体管的第一端、所述第六输出晶体管的第一端连接。

11.根据权利要求10所述的比较器，其特征在于，

所述第一输出晶体管至所述第四输出晶体管均为N型晶体管，且所述第五输出晶体管至所述第七输出晶体管均为P型晶体管，其中，N型晶体管的漏极为第一端，N型晶体管的栅极为控制端，P型晶体管的源极为第一端，P型晶体管的栅极为控制端；

或者

所述第一输出晶体管至所述第四输出晶体管均为P型晶体管，且所述第五输出晶体管至所述第七输出晶体管均为N型晶体管，其中，P型晶体管的漏极为第一端，P型晶体管的栅极为控制端，N型晶体管的源极为第一端，N型晶体管的栅极为控制端。

12.根据权利要求1所述的比较器，其特征在于，所述比较器还包括：

复位电路，其连接所述第一采样电路和所述第二采样电路，用于复位所述第一采样电路和所述第二采样电路的电压。

13.根据权利要求12所述的比较器，其特征在于，所述复位电路包括：

第一钟控晶体管，其控制端接收所述时钟信号，其第一端接电源端或接地端，其第二端连接第一输入晶体管的第一端和第四输入晶体管的第一端；

第二钟控晶体管，其控制端接收所述时钟信号，其第一端接电源端或接地端，其第二端连接第二输入晶体管的第一端和第五输入晶体管的第一端。

14.一种判决反馈均衡电路，其特征在于，包括四个如权利要求1至13中任意一项所述的比较器，依次标记为第一比较器、第二比较器、第三比较器以及第四比较器；

所述第一比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与所述第四比较器的输出端连接，用于接收第一控制信号以及第二控制信号，其第六输入端用于接收第一时钟信号；

所述第二比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与所述第一比较器的输出端连接，用于接收所述第一控制信号、所述第二控制信号，其第六输入端用于接收第二时钟信号；

所述第三比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与所述第二比较器的输出端连接，用于接收所述第一控制信号、所述第二控制信号，其第六输入端用于接收第三时钟信号；

所述第四比较器，其第一输入端用于接收待比较信号，其第二输入端用于接收第一参考信号，其第三输入端用于接收第二参考信号，其第四输入端和第五输入端与所述第三比较器的输出端连接，用于接收所述第一控制信号、所述第二控制信号，其第六输入端用于接收第四时钟信号。

15.根据权利要求14所述的判决反馈均衡电路，其特征在于，

所述第一时钟信号的相位比所述第二时钟信号的相位早90°；

所述第一时钟信号的相位比所述第三时钟信号的相位早180°；

所述第一时钟信号的相位比所述第四时钟信号的相位早270°。

16.根据权利要求14所述的判决反馈均衡电路，其特征在于，

所述第一比较器至所述第四比较器的输出端的电压翻转时间均小于所述第一时钟信号和所述第二时钟信号之间的时间间隔。

17.根据权利要求14至16中任意一项所述的判决反馈均衡电路，其特征在于，所述判决反馈均衡电路还包括：

第一寄存器，其输入端与所述第一比较器的输出端连接；

第二寄存器，其输入端与所述第二比较器的输出端连接；

第三寄存器，其输入端与所述第三比较器的输出端连接；

第四寄存器，其输入端与所述第四比较器的输出端连接。

Images