CN115763595A - 光电二极管光接收窗口的形成方法及一种沟槽形成方法 - Google Patents

Abstract

本发明涉及一种光电二极管光接收窗口的形成方法及一种沟槽形成方法，所述光电二极管光接收窗口的形成方法包括：在衬底上形成第一介质层；在第一介质层上形成金属层；对金属层进行图案化处理，得到第一金属层，第一金属层在平面上将光接收窗口区域完全覆盖；在第一金属层上形成第二介质层；对第二介质层进行光刻及第一刻蚀；对所述第一金属层进行第二刻蚀；对第一介质层进行第三刻蚀；在光接收窗口区域，第一、第二及第三刻蚀形成的空间连通在一起从而将衬底的光接收窗口露出。本发明的光接收窗口刻蚀可以获得较佳的片内均匀性，因此晶圆上不同尺寸与位置的光电器件光电流稳定，光电IC电路良率提升。

Description

光电二极管光接收窗口的形成方法及一种沟槽形成方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种光电二极管光接收窗口的形成方法。

背景技术

随着社会的发展与进步，半导体器件在各行各业拥有广阔的应用前景，大量的新产品被引入，这些新产品的引入需要新工艺新技术的开发。在智能自动化领域，使用大量光控传感器件，例如光电传感器，光敏器件等，其核心为可实现光电转换的光电二极管。在商业化生产中，需将该光电二极管器件集成于逻辑电路之中，这就需要与逻辑生产工艺相匹配新工艺的开发，该工艺的成功开发是实现商业化生产的关键。光电管的关键工艺——光接收窗口(接收光照射到光电管区的窗口)的刻蚀，采用深槽刻蚀工艺，刻蚀后产品片内均匀性较差，光电流变化范围大，良率与可靠性较低，为实现商业化生产，光接收窗口刻蚀工艺亟待优化。

示例性的光接收窗口的刻蚀将依次刻穿逻辑存储电路的钝化层与金属间介质层等多层膜层结构，停于光电管表面，为深度几微米到十几微米的深槽(由逻辑区后段金属层数决定)。示例性的深槽刻蚀工艺片内均匀性5％，在后段三层金属的工艺中，该深槽深6μm，片内均匀性

已达极限，这无法满足光接收窗口对片内较好均匀性的需求。片内刻蚀不均匀导致硅片部分区域因过刻蚀造成损伤(damage)，部分区域因刻蚀不足存在氧化物残留，两者均导致光电管表面光接受不均，光电芯片光电流异常，产品良率低。

发明内容

基于此，有必要提供一种光电二极管光接收窗口的形成方法，使刻蚀形成的该沟槽具有较好的片内均匀性。

一种光电二极管光接收窗口的形成方法，包括：在衬底上形成第一介质层；在所述第一介质层上形成金属层；对所述金属层进行图案化处理，得到第一金属层，所述第一金属层在平面上将光接收窗口区域完全覆盖；在所述第一金属层上形成第二介质层；对所述第二介质层进行光刻及第一刻蚀，所述第一金属层作为第一刻蚀的刻蚀停止层；对所述第一金属层进行第二刻蚀，所述第一介质层作为第二刻蚀的刻蚀停止层；对所述第一介质层进行第三刻蚀，所述衬底作为第三刻蚀的刻蚀停止层；在所述光接收窗口区域，所述第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起从而将所述衬底的光接收窗口露出。

上述光电二极管光接收窗口的形成方法，在对金属层进行图案化处理时，不将光接收窗口区域的金属层刻蚀掉。光接收窗口刻蚀时采用分步刻蚀(即包括第一刻蚀、第二刻蚀及第三刻蚀)，由于第二介质层与第一金属层的刻蚀选择比可以做到非常大，因此在第一刻蚀时光接收窗口区域的第一金属层作为刻蚀停止层，第一刻蚀可以获得较佳的片内均匀性。同样的，第一金属层与第一介质层的刻蚀选择比较大，第二刻蚀时第一介质层作为刻蚀停止层，第二刻蚀可以获得较佳的片内均匀性；第一介质层与衬底之间也有较大的刻蚀选择比，第三刻蚀可以获得较佳的片内均匀性。综上，整个光接收窗口刻蚀可以获得较佳的片内均匀性，因此晶圆上不同尺寸与位置的光电器件光电流稳定，光电IC电路良率提升。并且由于第一金属层是器件原有的膜层，因此不会额外增加工艺中需要形成的膜层而提高制造成本。

在其中一个实施例中，所述第一刻蚀采用对所述第二介质层和所述第一金属层具有高刻蚀选择比的刻蚀剂；所述第二刻蚀采用对所述第一金属层和所述第一介质层具有高刻蚀选择比的刻蚀剂；所述第三刻蚀采用对所述第一介质层和衬底具有高刻蚀选择比的刻蚀剂。

在其中一个实施例中，所述对所述金属层进行图案化处理的步骤，是通过光刻和刻蚀得到所述第一金属层，且光刻使用的光刻版对应的覆盖所述光接收窗口区域的图形的边缘超出所述对各所述金属间介质层进行光刻和刻蚀的步骤使用的光刻版对应的光接收窗口的图形0.3～5微米。

在其中一个实施例中，所述超出的尺寸为1.5微米。

在其中一个实施例中，所述第一介质层是层间介质层。

在其中一个实施例中，所述在衬底上形成第一介质层的步骤之前，还包括在所述衬底上形成自对准硅化物阻挡层的步骤；所述在衬底上形成第一介质层的步骤是在所述自对准硅化物阻挡层上形成层间介质层；所述对所述第一介质层进行第三刻蚀的步骤将所述层间介质层和自对准硅化物阻挡层均刻穿从而将所述衬底露出。

在其中一个实施例中，自对准硅化物阻挡层的材料为SRO。

在其中一个实施例中，所述第二介质层包括一金属间介质层或至少两层金属间介质层，所述方法还包括在至少一金属间介质层上形成相应的金属层的步骤；所述第一刻蚀时各金属间介质层上形成的金属层已经过图形化处理从而在所述光接收窗口区域不存在。

在其中一个实施例中，所述对各所述金属间介质层进行光刻及第一刻蚀的步骤之前，还包括形成衬垫层的步骤，所述衬垫层形成在所述第二介质层之上，所述第一刻蚀包括刻蚀所述衬垫层和第二介质层。

在其中一个实施例中，所述对所述第一介质层进行第三刻蚀的步骤之后，还包括在所述衬底的光接收窗口处形成抗反射膜的步骤。

在其中一个实施例中，所述层间介质层的厚度为

在其中一个实施例中，所述第一金属层的厚度为

在其中一个实施例中，每一层金属间介质层的厚度为

在其中一个实施例中，自对准硅化物阻挡层的厚度为

在其中一个实施例中，在其中一个实施例中，衬垫层的厚度为

在其中一个实施例中，所述在所述衬底上形成自对准硅化物阻挡层的步骤之前，还包括完成集成电路前段工艺的步骤，所述集成电路前段工艺包括形成光电二极管有源区和外围逻辑电路有源区。

还有必要提供一种沟槽形成方法。

一种沟槽形成方法，包括：在衬底上形成第一介质层；在所述第一介质层上形成金属层；对所述金属层进行图案化处理，得到第一金属层，所述第一金属层将沟槽区域完全覆盖；在所述第一金属层上形成至少第二介质层；对各所述第二介质层进行光刻及第一刻蚀，所述第一金属层作为第一刻蚀的刻蚀停止层；对所述第一金属层进行第二刻蚀，所述第一介质层作为第二刻蚀的刻蚀停止层；对所述第一介质层进行第三刻蚀，所述衬底作为第三刻蚀的刻蚀停止层；在所述沟槽区域，所述第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起从而形成沟槽。

上述沟槽形成方法，在对金属层进行图案化处理时，不将光接收窗口区域的金属层刻蚀掉。在沟槽刻蚀时采用分步刻蚀(即包括第一刻蚀、第二刻蚀及第三刻蚀)，由于第二介质层与第一金属层的刻蚀选择比可以做到非常大，因此在第一刻蚀时沟槽区域的第一金属层作为刻蚀停止层，第一刻蚀可以获得较佳的片内均匀性。同样的，第一金属层与第一介质层的刻蚀选择比较大，第二刻蚀时第一介质层作为刻蚀停止层，第二刻蚀可以获得较佳的片内均匀性；第一介质层与衬底之间也有较大的刻蚀选择比，第三刻蚀可以获得较佳的片内均匀性。综上，整个沟槽刻蚀可以获得较佳的片内均匀性。

在其中一个实施例中，所述超出的尺寸为1.5微米。

在其中一个实施例中，所述第一介质层是层间介质层。

在其中一个实施例中，所述在衬底上形成第一介质层的步骤之前，还包括在所述衬底上形成自对准硅化物阻挡层的步骤；所述在衬底上形成第一介质层的步骤是在所述自对准硅化物阻挡层上形成层间介质层；所述对所述第一介质层进行第三刻蚀的步骤将所述层间介质层和自对准硅化物阻挡层均刻穿从而将所述衬底露出。

在其中一个实施例中，自对准硅化物阻挡层的材料为SRO。

在其中一个实施例中，所述第二介质层包括一金属间介质层或至少两层金属间介质层，所述方法还包括在至少一金属间介质层上形成相应的金属层的步骤；所述第一刻蚀时各金属间介质层上形成的金属层已经过图形化处理从而在所述光接收窗口区域不存在。

在其中一个实施例中，所述对各所述金属间介质层进行光刻及第一刻蚀的步骤之前，还包括形成衬垫层的步骤，所述衬垫层形成在所述第二介质层之上，所述第一刻蚀包括刻蚀所述衬垫层和第二介质层。

在其中一个实施例中，所述层间介质层的厚度为

在其中一个实施例中，所述第一金属层的厚度为

在其中一个实施例中，每一层金属间介质层的厚度为

在其中一个实施例中，自对准硅化物阻挡层的厚度为

在其中一个实施例中，在其中一个实施例中，衬垫层的厚度为

附图说明

为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。

图1a～图1g是一实施例中光电二极管光接收窗口的形成方法流程中器件的剖面图与对比例的对比；

图2是一实施例中光电二极管光接收窗口的形成方法的流程图；

图3是一实施例中第一金属层对应的光刻版图形与光接收窗口对应的光刻版图形的局部示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。

一种示例性的光电二极管光接收窗口的形成方法可参照图1a～图1e中虚线左侧的附图。光电二极管与外围逻辑电路一起制造，在集成电路前段工艺完成后，在单晶硅材质的衬底110上沉积SRO(Silicon rich oxygen，富氧氧化硅)作为自对准硅化物阻挡层(SAB)120，并刻蚀。然后在自对准硅化物阻挡层120上形成层间介质层(ILD)130，再于层间介质层130上形成金属层140，参照图1a。然后刻蚀金属层140，形成第一金属层142，其中第一金属层142在外围逻辑电路区域作为金属互联。由于后续形成的光接收窗口需要将衬底110露出，因此图1b在形成第一金属层142时将光接收窗口区域的金属刻蚀去除(光接收窗口区域的金属刻蚀完全)。形成第一金属层142后沉积金属间介质层(IMD)。金属间介质层设置于两金属层之间，由于光电二极管的外围逻辑电路可以设置多层金属层，因此金属间介质层可以为多层。而由于后续形成的光接收窗口需要将衬底110露出，因此光接收窗口区域的所有金属层均会在相应的金属层刻蚀步骤中被刻蚀去除，图1c中不示出这些金属层(示出第一金属层142是为了方便与本申请实施例的第一金属层142进行对比)，故图1c中各金属间介质层连接在一起，用金属间介质层150表示。然后在金属间介质层150上形成钝化层/衬垫层(Pad)。图1d示出了衬垫层160。形成衬垫层160后进行刻蚀形成光接收窗口11，参照图1e。具体是使用同一刻蚀剂从上到下先后刻穿衬垫层160、金属间介质层150、层间介质层130、自对准硅化物阻挡层120，刻蚀停止在衬底110。

光接收窗口的刻蚀深度通常为几微米到十几微米，示例性的为6μm，该深槽导致晶圆上不同尺寸与位置窗口片内差异

(片内不均匀性5％，已达刻蚀菜单优化极限)，在晶圆中心大窗口区域衬底损伤可以深达

同时在晶圆边缘小窗口区域二氧化硅残留仍可以厚达

受刻蚀负载效应、膜层沉积不均匀与刻蚀机台中心边缘差异的影响，导致产品中不同规格红外窗口(IW)之间、单个窗口与窗口阵列之间、晶圆的中心与边缘之间刻蚀均匀性差：有些区域已有较大的衬底损伤(可达

)，如晶圆中心的大窗口(例如50μm)区域；而另外一些区域可能仍有二氧化硅残留(可达

)，如晶圆边缘区域的小窗口(不大于10μm)区域。

衬底损伤过大会使衬底浅层的光电结(光吸收与转换区域)被刻蚀掉一部分，不同位置、不同尺寸IW的衬底损伤不同，被刻蚀掉的光电结大小有差异，会导致光电流大小不同，光电IC良率低。而部分IW刻蚀不足，导致二氧化硅残留(可达

)。并且，为提高光的入射效率与实际光电转换效率，IW刻蚀之后需沉积一层抗反射膜(例如

厚)，该膜层厚度需精准控制，少量二氧化硅残留即可能导致该抗反射膜失效，从而严重影响入射效率与实际光电转换效率。

为解决上述问题，本申请提出一种全新技术，发明人将其命名为Metal-1覆盖(Block)深槽多步刻蚀(Multi Etch)技术，简称MBME，该技术改变了光接收窗口待刻蚀区域的膜层堆叠(film stack)结构，采用多次刻蚀，解决了光接收窗口区域片内刻蚀不均匀的问题，提升产品良率与可靠性。图2是一实施例中光电二极管光接收窗口的形成方法的流程图，包括下列步骤：

S210，在衬底上形成第一介质层。

在本申请的一个实施例中，在步骤S210之前首先要完成集成电路前段工艺。可以将光电器件(例如光电二极管)和光电器件的外围逻辑电路集成在一个芯片上，因此前段工艺包括形成光电二极管和外围逻辑电路的有源区、阱区等结构。

请一并参见图1a～图1g中虚线右侧的附图。在图1a所示的实施例中，衬底110为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等，还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体。在图1a所示的实施例中，衬底110的构成材料选用单晶硅。

在本申请的一个实施例中，第一介质层为层间介质层130，层间介质层130可以通过沉积形成。层间介质层130可为硅氧化物，例如利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，具体可以是未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介质层130也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。

在本申请的一个实施例中，在形成层间介质层130之前还包括在衬底110上形成自对准硅化物阻挡层(Salicide block，SAB)120的步骤。自对准金属硅化物(salicide)是一种简单方便的接触金属化程序，但是在半导体器件的制作过程中，有一些区域需要salicide过程，而有些区域需要非自对准金属硅化物(non-salicide)过程，对于需non-salicide过程的器件，就要利用上述salicide的特性，用不会与金属反应的材料把需要non-salicide的区域覆盖起来。这种用于覆盖non-salicide区域的材料就称为自对准硅化物阻挡层。

在本申请的一个实施例中，在单晶硅材质的衬底110上沉积SRO(Silicon richoxygen，富氧氧化硅)作为自对准硅化物阻挡层120。

S220，在第一介质层上形成金属层。

在本申请的一个实施例中，在第一介质层上淀积金属形成金属层140。

S230，对金属层进行图案化处理，得到第一金属层。

在本申请的一个实施例中，对金属层140进行光刻及刻蚀，金属层140刻蚀后剩余的金属结构即为第一金属层142，参见图1b中虚线右侧的附图。第一金属层142在平面上将光接收窗口区域完全覆盖，第一金属层142在外围逻辑电路区域作为金属互联(即第一金属层142在光接收窗口所在平面上的正投影将光接收窗口完全覆盖)。

第一金属层142在平面上将光接收窗口区域完全覆盖是为了保证步骤S230刻蚀时，光接收窗口区域的第一金属层142不被刻蚀。受套刻精度等因素的影响，为了确保光接收窗口区域的第一金属层142不被刻蚀，第一金属层142在光接收窗口区域及其周围一定范围内需要比光接收窗口区域大。图3是一实施例中第一金属层142对应的光刻版图形42与光接收窗口对应的光刻版图形B的局部示意图。在图3所示的实施例中，图形42的边缘超出图形B的边缘的尺寸为a。

在本申请的一个实施例中，a为0.3～5微米。a的选值主要考虑如下因素：1、光接收窗口光刻工艺采用较厚的胶，其光刻工艺套刻精度较差，spc卡控在0.3μm左右；2、光接收窗口关键尺寸(CD)较大，例如有十几μm～几十μm，因此光接收窗口尺寸浮动较大，spc卡控1μm；3、需要考虑光刻曝光的片内均匀性、刻蚀与光刻之间的固有差值等因素，卡控在0.2μm左右。据此，在本申请的一个实施例中，a为1.5微米。若a的尺寸太小，第一金属层142会无法完全覆盖光接收窗口区域，在极端条件下，可能导致步骤S230的刻蚀在光接收窗口边缘的某一区域的衬底外延层出现刻蚀损伤，影响光电流大小；a太大则会导致相应结构的面积过大，影响芯片的面积与集成度。

在图1b所示的实施例中，第一金属层142为M1，即衬底上最下层的金属层，位于ILD上。由于器件可以具有多层金属层，在其他实施例中，步骤S230的第一金属层也可以为其他层次的金属层，例如M2、M3等。

S240，在第一金属层上形成第二介质层。

在图1c所示的实施例中，形成第一金属层142后沉积金属间介质层(IMD)。金属间介质层设置于两金属层之间，由于光电二极管的外围逻辑电路可以设置多层金属层，因此金属间介质层可以为多层。而由于后续形成的光接收窗口需要将衬底110露出，因此光接收窗口区域的所有金属层均会在相应的金属层刻蚀步骤中被刻蚀去除，图1c中不示出这些金属层，图1c中各金属间介质层连接在一起，用金属间介质层150表示。

IMD可为硅氧化物，例如利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，具体可以是未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，IMD也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。

在本申请的一个实施例中，步骤S240之后还可以在金属间介质层150上形成钝化层/衬垫层(Pad)。参照图1d，在本申请的一个实施例中，衬垫层160通过沉积形成。

S250，对第二介质层进行光刻及第一刻蚀。

第一金属层142作为刻蚀停止层。在本申请的一个实施例中，步骤S250从上到下刻穿衬垫层160和各层IMD(即金属间介质层150)，刻蚀形成的开口11a停止于第一金属层142，参照图1e中虚线右侧的附图。第一刻蚀采用对第二介质层和第一金属层具有高刻蚀选择比的刻蚀剂。由于金属间介质层与第一金属层的刻蚀选择比可以做到非常大，因此在晶圆上所有区域的氧化硅(即IMD)被刻蚀完全的情况下，片内均匀性仍可以做到非常好，晶圆上不同区域的金属损失(metal loss)差异在

以内。

S260，对第一金属层进行第二刻蚀。

第一介质层130作为第二刻蚀的刻蚀停止层，刻蚀形成的开口11b停止于第一介质层130，参照图1f中虚线右侧的附图。第二刻蚀采用对第一金属层142和第一介质层130具有高刻蚀选择比的刻蚀剂。第一金属层142与ILD的刻蚀选择比较大，片内均匀性较好，晶圆上不同区域的硅氧化物损失(oxide loss)差异在

以内。

S270，对第一介质层进行第三刻蚀，将衬底的光接收窗口露出。

衬底110作为第三刻蚀的刻蚀停止层。参见图1g中虚线右侧的附图，第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起，从而将衬底110的光接收窗口11c露出。在图1g所示的实施例中，第三刻蚀将第一介质层130和自对准硅化物阻挡层120刻穿，停止于衬底110。第三刻蚀采用对第一介质层130和衬底110具有高刻蚀选择比的刻蚀剂。ILD的硅氧化物与硅衬底的刻蚀选择比也较大，晶圆上不同区域的硅损失(Si loss)差异在

以内。因此MBME技术片内均匀性可以控制

以内，相对于片内均匀性

的对比例，片内均匀性得到极大的改善，因此不同尺寸与位置的光电器件光电流稳定，光电IC电路良率提升。

如前述，第一金属层142为M1，即采用M1作为步骤S260的刻蚀停止层，这样步骤S270刻蚀的膜层更薄(相对于采用其他金属层作为刻蚀停止层)，有利于获得更好的刻蚀均匀性。

上述光电二极管光接收窗口的形成方法，在对金属层进行图案化处理时，不将光接收窗口区域的金属层刻蚀掉。光接收窗口刻蚀时采用分步刻蚀(即包括第一刻蚀、第二刻蚀及第三刻蚀)，由于第二介质层与第一金属层的刻蚀选择比可以做到非常大，因此在第一刻蚀时光接收窗口区域的第一金属层作为刻蚀停止层，第一刻蚀可以获得较佳的片内均匀性。同样的，第一金属层与第一介质层的刻蚀选择比较大，第二刻蚀时第一介质层作为刻蚀停止层，第二刻蚀可以获得较佳的片内均匀性；第一介质层与衬底之间也有较大的刻蚀选择比，第三刻蚀可以获得较佳的片内均匀性。综上，整个光接收窗口刻蚀可以获得较佳的片内均匀性，因此晶圆上不同尺寸与位置的光电器件光电流稳定，光电IC电路良率提升。并且由于第一金属层是器件原有的膜层，因此不会额外增加工艺中需要形成的膜层而提高制造成本。

在本申请的一个实施例中，步骤S250的刻蚀深度大约为4.7微米，步骤S260的刻蚀深度为0.6微米，步骤S270的刻蚀深度为0.7微米。

在本申请的一个实施例中，步骤S270之后还包括在衬底110的光接收窗口11c处形成抗反射膜的步骤。抗反射膜可以减小光接收窗口11c对光线的反射，提高光的入射效率与实际光电转换效率。在本申请的一个实施例中，沉积的抗反射膜厚度为

由于上述光电二极管光接收窗口的形成方法的IW刻蚀的片内均匀性好，IW开口区域均为过刻蚀，无硅氧化物残留，因此抗反射膜厚度稳定，光入射效率与实际光电转换效率良好。

下表为一对比例与本申请一实施例的工艺流程对比。

表1

上述光电二极管光接收窗口的形成方法采用MBME技术，工艺稳定性提高：光接收窗口刻蚀深度与衬底损伤可控，芯片内不同尺寸、晶圆上不同位置的衬底损伤均较少，且均匀稳定(在

范围内)。并且采用MBME技术后，光电管光电流稳定，良率与可靠性提升：采用新技术后，可以使衬底表面氧化层的残留，衬底损伤较少且均匀，光电结的刻蚀损伤很小，光电流稳定，芯片良率与可靠性提升。

MBME不仅可以用于光接收窗口的刻蚀，对本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进将其应用于其他器件结构的深槽刻蚀，例如应用于MEMS(微电机系统)产品的悬臂梁深槽刻蚀等，通过在深槽结构被刻蚀膜层中添加刻蚀停止层与多次刻蚀的方式，实现片内刻蚀深度的均匀与稳定。故本申请还提供一种沟槽形成方法，包括下列步骤：

在衬底上形成第一介质层。

在所述第一介质层上形成金属层。

对所述金属层进行图案化处理，得到第一金属层，所述第一金属层将沟槽区域完全覆盖。

在所述第一金属层上形成至少第二介质层。

对各所述第二介质层进行光刻及第一刻蚀，所述第一金属层作为第一刻蚀的刻蚀停止层。

对所述第一金属层进行第二刻蚀，所述第一介质层作为第二刻蚀的刻蚀停止层。

对所述第一介质层进行第三刻蚀，所述衬底作为第三刻蚀的刻蚀停止层；在所述沟槽区域，所述第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起从而形成沟槽。

在本申请的一个实施例中，所述第一刻蚀采用对所述第二介质层和所述第一金属层具有高刻蚀选择比的刻蚀剂；所述第二刻蚀采用对所述第一金属层和所述第一介质层具有高刻蚀选择比的刻蚀剂；所述第三刻蚀采用对所述第一介质层和衬底具有高刻蚀选择比的刻蚀剂。

在本申请的一个实施例中，所述对所述金属层进行图案化处理的步骤，是通过光刻和刻蚀得到所述第一金属层，且光刻使用的光刻版对应的覆盖所述光接收窗口区域的图形的边缘超出所述对各所述金属间介质层进行光刻和刻蚀的步骤使用的光刻版对应的光接收窗口的图形0.3～5微米。

在本申请的一个实施例中，所述超出的尺寸为1.5微米。

在本申请的一个实施例中，所述第一介质层是层间介质层。

在本申请的一个实施例中，所述在衬底上形成第一介质层的步骤之前，还包括在所述衬底上形成自对准硅化物阻挡层的步骤；所述在衬底上形成第一介质层的步骤是在所述自对准硅化物阻挡层上形成层间介质层；所述对所述第一介质层进行第三刻蚀的步骤将所述层间介质层和自对准硅化物阻挡层均刻穿从而将所述衬底露出。

在本申请的一个实施例中，自对准硅化物阻挡层的材料为SRO。

在本申请的一个实施例中，所述第二介质层包括一金属间介质层或至少两层金属间介质层，所述方法还包括在至少一金属间介质层上形成相应的金属层的步骤；所述第一刻蚀时各金属间介质层上形成的金属层已经过图形化处理从而在所述光接收窗口区域不存在。

在本申请的一个实施例中，所述对各所述金属间介质层进行光刻及第一刻蚀的步骤之前，还包括形成衬垫层的步骤，所述衬垫层形成在所述第二介质层之上，所述第一刻蚀包括刻蚀所述衬垫层和第二介质层。

在本申请的一个实施例中，所述层间介质层的厚度为

在本申请的一个实施例中，所述第一金属层的厚度为

在本申请的一个实施例中，每一层金属间介质层的厚度为

在本申请的一个实施例中，自对准硅化物阻挡层的厚度为

在本申请的一个实施例中，在本申请的一个实施例中，衬垫层的厚度为

上述沟槽形成方法，在对金属层进行图案化处理时，不将光接收窗口区域的金属层刻蚀掉。在沟槽刻蚀时采用分步刻蚀(即包括第一刻蚀、第二刻蚀及第三刻蚀)，由于第二介质层与第一金属层的刻蚀选择比可以做到非常大，因此在第一刻蚀时沟槽区域的第一金属层作为刻蚀停止层，第一刻蚀可以获得较佳的片内均匀性。同样的，第一金属层与第一介质层的刻蚀选择比较大，第二刻蚀时第一介质层作为刻蚀停止层，第二刻蚀可以获得较佳的片内均匀性；第一介质层与衬底之间也有较大的刻蚀选择比，第三刻蚀可以获得较佳的片内均匀性。综上，整个沟槽刻蚀可以获得较佳的片内均匀性。

应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种光电二极管光接收窗口的形成方法，包括：

在衬底上形成第一介质层；

在所述第一介质层上形成金属层；

对所述金属层进行图案化处理，得到第一金属层，所述第一金属层在平面上将光接收窗口区域完全覆盖；

在所述第一金属层上形成第二介质层；

对所述第二介质层进行光刻及第一刻蚀，所述第一金属层作为第一刻蚀的刻蚀停止层；

对所述第一金属层进行第二刻蚀，所述第一介质层作为第二刻蚀的刻蚀停止层；

对所述第一介质层进行第三刻蚀，所述衬底作为第三刻蚀的刻蚀停止层；在所述光接收窗口区域，所述第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起从而将所述衬底的光接收窗口露出。

2.根据权利要求1所述的光电二极管光接收窗口的形成方法，其特征在于，所述第一刻蚀采用对所述第二介质层和所述第一金属层具有高刻蚀选择比的刻蚀剂；所述第二刻蚀采用对所述第一金属层和所述第一介质层具有高刻蚀选择比的刻蚀剂；所述第三刻蚀采用对所述第一介质层和衬底具有高刻蚀选择比的刻蚀剂。

3.根据权利要求1所述的光电二极管光接收窗口的形成方法，其特征在于，所述对所述金属层进行图案化处理的步骤，是通过光刻和刻蚀得到所述第一金属层，且光刻使用的光刻版对应的覆盖所述光接收窗口区域的图形的边缘超出所述对各所述金属间介质层进行光刻和刻蚀的步骤使用的光刻版对应的光接收窗口的图形0.3～5微米。

4.根据权利要求3所述的光电二极管光接收窗口的形成方法，其特征在于，所述超出的尺寸为1.5微米。

5.根据权利要求1所述的光电二极管光接收窗口的形成方法，其特征在于，所述第一介质层是层间介质层。

6.根据权利要求5所述的光电二极管光接收窗口的形成方法，其特征在于，所述在衬底上形成第一介质层的步骤之前，还包括在所述衬底上形成自对准硅化物阻挡层的步骤；

所述在衬底上形成第一介质层的步骤是在所述自对准硅化物阻挡层上形成层间介质层；所述对所述第一介质层进行第三刻蚀的步骤将所述层间介质层和自对准硅化物阻挡层均刻穿从而将所述衬底露出。

7.根据权利要求5所述的光电二极管光接收窗口的形成方法，其特征在于，所述第二介质层包括一金属间介质层或至少两层金属间介质层，所述方法还包括在至少一金属间介质层上形成相应的金属层的步骤；所述第一刻蚀时各金属间介质层上形成的金属层已经过图形化处理从而在所述光接收窗口区域不存在。

8.根据权利要求7所述的光电二极管光接收窗口的形成方法，其特征在于，所述层间介质层的厚度为

所述第一金属层的厚度为

每一层金属间介质层的厚度为

9.根据权利要求6所述的光电二极管光接收窗口的形成方法，其特征在于，所述在所述衬底上形成自对准硅化物阻挡层的步骤之前，还包括完成集成电路前段工艺的步骤，所述集成电路前段工艺包括形成光电二极管有源区和外围逻辑电路有源区。

10.一种沟槽形成方法，包括：

在衬底上形成第一介质层；

在所述第一介质层上形成金属层；

对所述金属层进行图案化处理，得到第一金属层，所述第一金属层将沟槽区域完全覆盖；

在所述第一金属层上形成至少第二介质层；

对各所述第二介质层进行光刻及第一刻蚀，所述第一金属层作为第一刻蚀的刻蚀停止层；

对所述第一金属层进行第二刻蚀，所述第一介质层作为第二刻蚀的刻蚀停止层；

对所述第一介质层进行第三刻蚀，所述衬底作为第三刻蚀的刻蚀停止层；在所述沟槽区域，所述第一刻蚀、第二刻蚀及第三刻蚀形成的空间连通在一起从而形成沟槽。

Images