CN115760542A - 一种平视显示系统中高度集成化图形生成和处理装置 - Google Patents
一种平视显示系统中高度集成化图形生成和处理装置 Download PDFInfo
- Publication number
- CN115760542A CN115760542A CN202211395398.4A CN202211395398A CN115760542A CN 115760542 A CN115760542 A CN 115760542A CN 202211395398 A CN202211395398 A CN 202211395398A CN 115760542 A CN115760542 A CN 115760542A
- Authority
- CN
- China
- Prior art keywords
- module
- graphics
- instruction
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Image Generation (AREA)
Abstract
本发明提供了一种平视显示系统中高度集成化图形生成和处理装置。包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块。本发明基于FPGA实现，不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。本发明构成明晰，具有低复杂度、高集成度、低延迟、低功耗等优点，在小型化平视显示设备中具有广泛应用价值。
Description
技术领域
本发明属图形生成技术领域，具体涉及一种平视显示系统中高度集成化图形生成和处理装置。
背景技术
机载显示系统根据收到的飞行参数绘制符号画面通过平、头显显示。目前采用商用GPU生成符号画面，但是商用GPU功耗高、体积大，同时需要额外的电路来实现畸变校正和图像叠加功能。因此，迫切需求一种用于平视显示系统的低功耗、高集成度的图形生成和处理装置。
发明内容
为了克服现有技术的不足，本发明提供一种平视显示系统中高度集成化图形生成和处理装置。包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。本发明构成简单，具有复杂度低、集成度高、低延迟、功耗等特点。
一种平视显示系统中高度集成化图形生成和处理装置，其特征在于包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，所有模块由FPGA实现；其中，图像绘制模块和视频同步模块内分别集成畸变校正功能；
所述的绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志并存入绘图指令缓存模块；
所述的图形绘制模块从绘图指令缓存模块中读取绘图指令，依据绘图指令完成图形绘制并进行畸变校正，然后通过Cache缓存模块读取当前外部图形显存地址中的颜色值，与畸变校正后的绘图数据中相应像素点坐标的颜色值按照透明度系数混合后再写入外部图形显存；
所述的显示输出模块从外部图形显存中读取绘图数据，按照设置分辨率的VESA时序输出显示画面至图像叠加模块；
所述的视频同步模块对外部EVS视频时钟域的视频数据进行畸变校正后输出到图像叠加模块，并同步到显示输出模块的时钟域内；
所述的图像叠加模块将同步后的EVS视频和显示输出模块输出的显示画面进行叠加处理后输出。
具体地，所述的外部总线为PCIE或AXI总线。
具体地，所述的绘图指令包括设置命令和图形命令，设置命令主要包括图形分辨率、开窗口、闭塞区在内的参数设置，图形命令主要包括点、线、圆形、三角形、圆弧、字符、贝塞尔曲线在内的图元类型绘制指令和包括颜色、线宽、透明度在内的图元绘制参数。
具体地，所述的图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收新一帧的绘图指令，直到图形绘制模块读出一个切换缓存标志后，绘图指令缓存模块再接受新一帧的绘图指令；当图形绘制处理器发送绘图指令速度慢于图形绘制模块读取绘图指令时，图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令。
具体地，外部图形显存采用双缓存机制，分为绘图数据缓存区A和绘图数据缓存区B，当图形绘制模块将一帧绘图数据全部写入绘图数据缓存区A后，若此时显示输出模块正在读取绘图数据缓存区B，则等待显示输出模块读取完绘图数据缓存区B后，图形绘制模块才开始将下一帧绘图数据写入数据缓存区B，否则图形绘制模块直接将下一帧绘图数据写入数据缓存区B；当显示输出模块读取完绘图数据缓存区A后，若此时图形绘制模块正在写入数据缓存区B，则显示输出模块继续读取绘图数据缓存区A，否则显示输出模块读取绘图数据缓存区B。
具体地，所述的图像绘制模块和视频同步模块内的畸变校正功能是指对图形绘制模块生成的绘图数据和外部EVS视频时钟域的视频数据的坐标进行畸变校正处理，并以处理后的最近距离坐标点作为最终的像素点坐标；所述的畸变校正公式为根据光学系统的畸变特性得到的拟合方程公式B＝f(A)，其中，A表示输入坐标数据，B表示输出坐标数据，f为变换函数。
具体地，所述的图像叠加模块的叠加处理是按照C＝(A+B)-A×B/255进行逐个像素的叠加计算，其中，A为EVS视频像素值，B为显示输出模块输出画面像素值，C为叠加处理后画面的像素值。
具体地，输出画面包括EVS视频、显示输出模块输出的画面和图像叠加模块输出的画面。
本发明的有益效果是：(1)具有较低复杂度，易于硬件实现；(2)集成度高，基于FPGA同时实现图形生成功能、畸变校正功能以及图像叠功能；(3)低延迟，采用流水化数据传输、存储机制；(4)低功耗，FPGA器件功耗较低。
附图说明
图1是本发明的一种平视显示系统中高度集成化图形生成和处理装置构成示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
如图1所示，本发明提供了一种平视显示系统中高度集成化图形生成和处理装置，包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，其中，图像绘制模块和视频同步模块内分别集成畸变校正功能。本发明的图形生成和处理装置不仅具有图形生成功能，还集成了画面畸变校正功能和图像叠加功能。
绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志并存入绘图指令缓存模块。本发明与图形绘制处理器之间的总线一般为PCIE或AXI等高速总线。绘图指令一般包含设置命令和图形命令。设置命令包含图形分辨率、开窗口、闭塞区等参数设置；图形命令包含点、线、圆形、三角形、圆弧、字符、贝塞尔曲线等图元类型绘制指令以及颜色、线宽、透明度等图元绘制参数。
图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收新一帧的绘图指令，直到图形绘制模块读出一个切换缓存标志后，绘图指令缓存模块再接受新一帧的绘图指令；当图形绘制处理器发送绘图指令速度慢于图形绘制模块读取绘图指令时，图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令。
图形绘制模块从绘图指令缓存模块中读取绘图指令，完成图形分辨率、开窗口、闭塞区等图形参数设置后，依据图形命令完成点、线、圆形、三角形、圆弧、字符、贝塞尔曲线等基本图元的绘制。
本发明输出的显示画面需要通过平视显示器显示，平视显示器内包含一系列的光学系统。如果对显示画面不做任何处理，经过光学系统后，人眼观察到的显示画面会因畸变而严重变形。所以需要按照光学系统的畸变特性，对显示画面进行畸变校正处理。传统基于FPGA实现畸变校正方式的缺点是：1、不仅占用FPGA内部Block Ram资源，还占用FPGA管脚资源连接外部存储器。2、畸变校正处理过程存在毫秒级的延时。因此，本发明在图形绘制模块中采用了一种新的畸变校正处理方式。根据光学系统的畸变特性生成拟合方程公式B＝f(A)，其中，A表示输入坐标数据，B表示输出坐标数据，f为变换函数。图形绘制模块生成的绘图数据为原始像素点坐标(xa,ya)和颜色值color，经过畸变拟合方程公式计算后得到畸变后的像素点坐标(xb,yb)。由于坐标点(xb,yb)是小数，根据最小临近法求出距坐标点(xb,yb)距离最近的整数坐标点(xc,yc)。最终图形绘制模块将畸变后像素点坐标(xc,yc)和像素值color存入外部图形显存。
图形绘制模块依据生成的绘图数据像素点坐标将颜色值存入相应地址的外部图形显存，在存入颜色值之前需要先读出当前外部图形显存地址中的颜色值，两个颜色值按照透明度系数混合后再写入外部图形显存显存，这样可以避免出现相同地址后写入的低颜色值覆盖先写入的高颜色值的现象，导致显示画面出现缺陷。增加回读机制后，为了提高图形绘制模块访问外部图形显存的效率，两者之间增加Cache缓存模块。
透明度系数包含在图形绘制处理器发送的绘图指令中，一般一种类型图元会设置相同透明度系数。假设图形绘制模块生成的颜色值为CS，图形绘制模块当前绘制图形透明度数据为AS，当前外部显存中的颜色值为Cd，外部显存中透明度为Ad，最终透明度系数混合的颜色值为：
C＝(CS·AS+Cd·Ad(1-AS))/A (1)
其中，A＝1-(1-AS)·(1-Ad)。
外部图形显存采用双缓存机制，分为绘图数据缓存区A和B。当图形绘制模块将一帧绘图数据全部写入绘图数据缓存区A后，若此时显示输出模块正在读取绘图数据缓存区B，则等待显示输出模块读取完绘图数据缓存区B后，图形绘制模块才开始将下一帧绘图数据写入数据缓存区B，否则图形绘制模块直接将下一帧绘图数据写入数据缓存区B。当显示输出模块读取完绘图数据缓存区A后，若此时图形绘制模块正在写入数据缓存区B，则显示输出模块继续读取绘图数据缓存区A，否则显示输出模块读取绘图数据缓存区B。这种机制保证了每帧绘图数据的完整性。
显示输出模块从外部图形显存中读取绘图数据，按照设置分辨率的VESA时序输出显示画面至图像叠加模块；
视频同步模块对外部EVS视频时钟域的视频数据进行畸变校正后同步到显示输出模块的时钟域内，便于后续两路图像进行叠加处理。视频同步模块内部同样集成了畸变校正功能，其实现方式与图形绘制模块中集成的畸变校正功能实现方式一致。
EVS视频和显示输出模块输出画面同步后，即可实现图像叠加，可以选择输出EVS视频、显示输出模块输出的画面或者两者图像叠加画面。
图像叠加的实现方式是EVS视频和显示输出模块输出画面逐个像素点数据之间进行叠加，公式为C＝(A+B)-A×B/255。其中：A为EVS视频像素值，B为显示输出模块输出画面像素值，C为叠加画面像素值。
Claims (8)
1.一种平视显示系统中高度集成化图形生成和处理装置，其特征在于包括：绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块，所有模块由FPGA实现；其中，图像绘制模块和视频同步模块内分别集成畸变校正功能；
所述的绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令，最大可缓存两帧绘图指令，图形绘制处理器每次发送完一帧绘图指令后，会发送一个切换缓存标志并存入绘图指令缓存模块；
所述的图形绘制模块从绘图指令缓存模块中读取绘图指令，依据绘图指令完成图形绘制并进行畸变校正，然后通过Cache缓存模块读取当前外部图形显存地址中的颜色值，与畸变校正后的绘图数据中相应像素点坐标的颜色值按照透明度系数混合后再写入外部图形显存；
所述的显示输出模块从外部图形显存中读取绘图数据，按照设置分辨率的VESA时序输出显示画面至图像叠加模块；
所述的视频同步模块对外部EVS视频时钟域的视频数据进行畸变校正后输出到图像叠加模块，并同步到显示输出模块的时钟域内；
所述的图像叠加模块将同步后的EVS视频和显示输出模块输出的显示画面进行叠加处理后输出。
2.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的外部总线为PCIE或AXI总线。
3.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的绘图指令包括设置命令和图形命令，设置命令主要包括图形分辨率、开窗口、闭塞区在内的参数设置，图形命令主要包括点、线、圆形、三角形、圆弧、字符、贝塞尔曲线在内的图元类型绘制指令和包括颜色、线宽、透明度在内的图元绘制参数。
4.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的图形绘制模块读取绘图指令与图形绘制处理器发送绘图指令是异步的，当图形绘制处理器发送绘图指令速度快于图形绘制模块读取绘图指令时，绘图指令缓存模块中同时存在两个切换缓存标志，绘图指令缓存模块不再接收新一帧的绘图指令，直到图形绘制模块读出一个切换缓存标志后，绘图指令缓存模块再接受新一帧的绘图指令；当图形绘制处理器发送绘图指令速度慢于图形绘制模块读取绘图指令时，图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令。
5.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：外部图形显存采用双缓存机制，分为绘图数据缓存区A和绘图数据缓存区B，当图形绘制模块将一帧绘图数据全部写入绘图数据缓存区A后，若此时显示输出模块正在读取绘图数据缓存区B，则等待显示输出模块读取完绘图数据缓存区B后，图形绘制模块才开始将下一帧绘图数据写入数据缓存区B，否则图形绘制模块直接将下一帧绘图数据写入数据缓存区B；当显示输出模块读取完绘图数据缓存区A后，若此时图形绘制模块正在写入数据缓存区B，则显示输出模块继续读取绘图数据缓存区A，否则显示输出模块读取绘图数据缓存区B。
6.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的图像绘制模块和视频同步模块内的畸变校正功能是指对图形绘制模块生成的绘图数据和外部EVS视频时钟域的视频数据的坐标进行畸变校正处理，并以处理后的最近距离坐标点作为最终的像素点坐标；所述的畸变校正公式为根据光学系统的畸变特性得到的拟合方程公式B＝f(A)，其中，A表示输入坐标数据，B表示输出坐标数据，f为变换函数。
7.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：所述的图像叠加模块的叠加处理是按照C＝(A+B)-A×B/255进行逐个像素的叠加计算，其中，A为EVS视频像素值，B为显示输出模块输出画面像素值，C为叠加处理后画面的像素值。
8.如权利要求1所述的一种平视显示系统中高度集成化图形生成和处理装置，其特征在于：输出画面包括EVS视频、显示输出模块输出的画面和图像叠加模块输出的画面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211395398.4A CN115760542A (zh) | 2022-11-09 | 2022-11-09 | 一种平视显示系统中高度集成化图形生成和处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211395398.4A CN115760542A (zh) | 2022-11-09 | 2022-11-09 | 一种平视显示系统中高度集成化图形生成和处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115760542A true CN115760542A (zh) | 2023-03-07 |
Family
ID=85368338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211395398.4A Pending CN115760542A (zh) | 2022-11-09 | 2022-11-09 | 一种平视显示系统中高度集成化图形生成和处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115760542A (zh) |
-
2022
- 2022-11-09 CN CN202211395398.4A patent/CN115760542A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4306671B2 (ja) | 動画像表示装置および動画像表示方法 | |
| US6788309B1 (en) | Method and apparatus for generating a video overlay | |
| US11127110B2 (en) | Data processing systems | |
| US10387995B2 (en) | Semiconductor device, electronic apparatus, and image processing method | |
| JP2007271908A (ja) | マルチ画像生成装置 | |
| GB2575097A (en) | Data processing systems | |
| JP4707782B2 (ja) | 画像処理装置およびその方法 | |
| US10672367B2 (en) | Providing data to a display in data processing systems | |
| US8217950B2 (en) | Video processing across multiple graphics processing units | |
| US6445386B1 (en) | Method and apparatus for stretch blitting using a 3D pipeline | |
| CN115760542A (zh) | 一种平视显示系统中高度集成化图形生成和处理装置 | |
| CN115903237A (zh) | 一种平视显示系统中集成化图形生成和畸变处理装置 | |
| CN114115720B (zh) | 一种基于fpga的高帧率低延迟图形生成装置 | |
| CN114721616A (zh) | 一种协同处理显示系统及方法 | |
| JP2007286082A (ja) | 描画処理装置 | |
| JP2006301029A (ja) | オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法 | |
| US20200098183A1 (en) | Dual-screen display method for eliminating ar/vr picture tearing and ar/vr display device | |
| JP2005077501A (ja) | 情報処理装置、表示制御用半導体装置およびビデオストリームデータの表示制御方法 | |
| JP2005266792A (ja) | 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置 | |
| JP2000242253A (ja) | ２次元画像処理装置 | |
| CN114036015B (zh) | 一种基于fpga的高安全性图形生成装置 | |
| CN110888618B (zh) | 一种基于fpga的机载显示系统的跨屏显示方法 | |
| JPH05324840A (ja) | 高解像度画像処理装置 | |
| KR20150135566A (ko) | 가로형 영상신호를 세로형 영상신호로 변환하는 영상신호 변환 장치 및 방법 | |
| JP4862470B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |