CN115733706A - 一种数据传输方法、装置、射频串行接口及存储介质 - Google Patents
一种数据传输方法、装置、射频串行接口及存储介质 Download PDFInfo
- Publication number
- CN115733706A CN115733706A CN202111011165.5A CN202111011165A CN115733706A CN 115733706 A CN115733706 A CN 115733706A CN 202111011165 A CN202111011165 A CN 202111011165A CN 115733706 A CN115733706 A CN 115733706A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- serial interface
- data
- module
- frequency serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 104
- 230000001360 synchronised effect Effects 0.000 claims abstract description 26
- 230000001960 triggered effect Effects 0.000 claims abstract description 18
- 238000011084 recovery Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 7
- 238000011161 development Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 23
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 description 12
- 102100021919 Syncoilin Human genes 0.000 description 12
- 230000008859 change Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明实施例公开了一种数据传输方法、装置、射频串行接口及存储介质。所述方法包括：初始化所述第一射频串行接口；在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；通过所述第一发送模块重复发送比特序列；在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；发送数据。该方法解决了现有射频串行接口在数据收发控制困难的技术问题，能够实现对射频串行接口数据收发的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
Description
技术领域
本发明实施例涉及数据传输处理技术领域，尤其涉及一种数据传输方法、装置、射频串行接口及存储介质。
背景技术
数据传输，是指依照适当的规程，经过一条或多条链路，在数据源和数据宿之间传送数据的过程。如转换器和处理器之间的数据传输可以通过数据传输接口来实现。
针对更高转换器不断增长的带宽需求，目前常用的数据传输接口为射频串行接口，如JESD204接口。JESD204接口是一种基于JESD204协议标准的高速射频串行接口，相比于传统的并行低压差分信号技术接口(Low Voltage Differential Signaling，LVDS)和互补金属氧化物半导体接口(Complementary Metal Oxide Semiconductor，CMOS)，其具有传输速度快、占用管脚少等优点，较适用于数据采集系统中的高速数据传输。
然而，JESD204协议标准中虽然描述了接口间同步以及数据传输的方式，但是并没有给出数据接收和发送(即数据收发)的时序控制要求，这使得JESD204接口开发过程中，在数据收发的时序控制上就出现了困难。
发明内容
本发明实施例提供了一种数据传输方法、装置、射频串行接口及存储介质，实现对射频串行接口数据收发的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的效率和可靠性。
第一方面，本发明实施例提供了一种数据传输方法，应用于第一射频串行接口，包括：
初始化所述第一射频串行接口；
在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；
通过所述第一发送模块重复发送比特序列；
在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；
发送数据。
第二方面，本发明实施例还提供了一种数据传输方法，应用于第二射频串行接口，包括：
初始化所述第二射频串行接口；
在当前为接收模式时，使能所述第二射频串行接口内的接收模块；
通过所述接收模块获取比特序列；
响应于获取到的比特序列，执行恢复操作；
继续获取设定个数个所述比特序列后，触发同步信号；
获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；
获取数据。
第三方面，本发明实施例还提供了一种数据传输装置，配置于第一射频串行接口，包括：
第一接口初始化模块，用于初始化所述第一射频串行接口；
第一使能模块，用于在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；
比特序列发送模块，用于通过所述第一发送模块重复发送比特序列；
配置信息发送模块，用于在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；
数据发送模块，用于发送数据。
第四方面，本发明实施例还提供了一种数据传输装置，配置于第二射频串行接口，包括：
第二接口初始化模块，用于初始化所述第二射频串行接口；
第二使能模块，用于在当前为接收模式时，使能所述第二射频串行接口内的接收模块；
比特序列获取模块，用于通过所述接收模块获取比特序列；
恢复模块，用于响应于获取到的比特序列，执行恢复操作；
同步信号触发模块，用于继续获取设定个数个所述比特序列后，触发同步信号；
配置信息获取模块，用于获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；
数据获取模块，用于获取数据。
第五方面，本发明实施例还提供了一种射频串行接口，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明实施例提供的数据传输方法。
第六方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明实施例提供的数据传输方法。
本发明实施例提供了一种数据传输方法、装置、射频串行接口及存储介质，首先初始化第一射频串行接口；其次在当前为发送模式时，使能第一射频串行接口内的第一发送模块，并通过第一发送模块重复发送比特序列；然后在获取到同步信号后，发送配置信息，同步信号基于比特序列触发，配置信息用于调节数据帧格式；最后发送数据。本实施例解决了现有射频串行接口在数据收发控制困难的技术问题，能够实现对射频串行接口数据收发的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
附图说明
图1A为本发明实施例一提供的一种JESD204B接口分层规范及数据流基本框图的示意图；
图1B为本发明实施例一提供的一种JESD204B接口内协议标准的基本架构的示意图；
图1C为本发明实施例一提供的一种JESD204B接口应用于处理器和转换器之间进行数据传输的框图的示意图；
图2为本发明实施例一提供的一种数据传输方法的流程示意图；
图3为本发明实施例一提供的一种参数重配置的时序控制的示意图；
图4为本发明实施例二提供的一种数据传输方法的流程示意图；
图5为本发明实施例二提供的一种低功耗时序控制的示意图；
图6为本发明实施例二提供的另一种低功耗时序控制的示意图；
图7为本发明实施例三提供的一种数据传输方法的流程示意图；
图8为本发明实施例三提供的一种数据收发时序控制的示意图；
图9为本发明实施例四提供的一种数据传输装置的结构示意图；
图10为本发明实施例五提供的一种数据传输装置的结构示意图；
图11为本发明实施例六提供的一种射频串行接口的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。此外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
本发明使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”。
需要注意，本发明中提及的“第一”、“第二”等概念仅用于对相应内容进行区分，并非用于限定顺序或者相互依存关系。
需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
实施例一
转换器(Converter)和处理器(Logic Device)之间可以通过数据传输接口进行高速数据传输。随着人们对数据传输效率的要求越来越高，数据传输接口也在不断改进，目前常用的高速数据传输接口为射频串行接口，如JESD204接口。JESD204接口根据协议标准的变化不断进行迭代更新，当前更新到了B版本，即JESD204B接口。
图1A为本发明实施例一提供的一种JESD204B接口分层规范及数据流基本框图的示意图。如图1A所示，TX表示接口的数据发送端，用于数据的产生；RX表示接口的数据接收端，可以用于数据的处理；SYSREF表示JESD204B接口内的协议标准所定义的一个系统参考信号，可以用于为接口的数据收发提供一个参考的基准时间；SYNC表示同步信号，可以用于数据接收端RX传递该同步信号给数据发送端TX，并与系统参考信号相协调以实现接口数据收发的工作同步；Device Clock表示器件时钟，可以用于为接口提供一个外部工作时钟，作为驱动源来驱动接口中的各个部分开始工作。JESD204B接口内部主要分为传输层、链路层和物理层。其中，传输层主要对发送和接收数据的格式进行操作，如在TX端进行数据组帧操作，在RX端进行相应的数据解帧操作。链路层可以用于完成8b/10b编解码、多帧同步以及链路对齐等操作；如在TX端进行数据加扰(该步骤是可选的，如可以加扰也可以不加扰)、校准字符生成以及8b/10b编码等操作；在RX端进行数据解扰(可选，若TX端数据加扰，则TX端相应的数据解扰)、校准字符(即比特序列)监测以及8b/10b解码等操作。物理层可以用于实现串并/并串转换(即串行数据转换为并行数据/并行数据转换为串行数据)以及以一定速率发送和接收数据；如在TX端包括并串转换和发送器，在RX端包括并串转换和接收器。如图1A所示，JESD204B接口的TX端与RX端之间形成了一个高速串行通道，可以用于数据的高速传输。
图1B为本发明实施例一提供的一种JESD204B接口内协议标准的基本架构的示意图。如图1B所示，JESD204B接口内可分为TX和RX两部分，且两部分可独立控制，也可以同时进行数据发送和接收。其中，在TX和RX两部分中，传输层(Transport Layer)和链路层(LinkLayer)的功能在控制器(Controller，CTL)中完成；发送器(Transmitter)和接收器(Receiver)等功能在物理层(Physical Layer，PHY)中完成。SERDOUT可以表示TX端的输出，SERDIN可以表示RX端的输入。TX部分中，CTL发送数据(Data)给PHY；RX部分中，CTL接收来自TX部分中PHY的数据，并传递给自身的PHY进行进一步处理。
图1C为本发明实施例一提供的一种JESD204B接口应用于处理器和转换器之间进行数据传输的框图的示意图。如图1C所示，处理器与转换器之间可以通过JESD204B接口，进行数据的相互传输。图1C中转换器所对应的JESD204BRX部分和JESD204B TX部分内的结构框图与处理器中的相同，因此图中并未示出。其中，在处理器作为数据TX端，转换器作为数据RX端的情况下，所对应的系统参考信号为SYSREF0，所对应的同步信号为SYNC0。在转换器作为数据发送端，处理器作为数据接收端的情况下，所对应的系统参考信号为SYSREF1，所对应的同步信号为SYNC1。SERIAL IF可以表示TX端和RX端的PHY之间的信号为串行信号。需要说明的是，处理器作为数据TX端发送数据至转换器这个过程，与转换器作为TX端发送数据至处理器这个过程，既可以同时进行，又可以独立控制，互不干扰。
在此基础上，本发明实施例提出了一种数据传输方法，在射频串行接口内加入了数据收发以及低功耗模式的时序控制部分，提高了数据传输的效率和可靠性。
图2为本发明实施例一提供的一种数据传输方法的流程示意图，该方法可适用于在数据传输过程中，对数据发送过程进行时序控制的情况，该方法可以由数据传输装置来执行，其中该装置可由软件和/或硬件实现，并一般集成在射频串行接口上。
如图2所示，本发明实施例一提供的一种数据传输方法，应用于第一射频串行接口，该方法包括如下步骤：
S110、初始化所述第一射频串行接口。
在本实施例中，第一射频串行接口可以表示TX端的接口，对第一射频串行接口的具体接口形式不作限定，此处以JESD204B接口作为第一射频串行接口为例进行数据传输。
初始化可以认为是指把第一射频串行接口内的各个部分状态设置为默认的工作状态，如对第一射频串行接口进行启动以及配置等操作，使得第一射频串行接口做好随时可以进入工作状态的准备。
可选的，所述初始化所述第一射频串行接口，包括：启动并配置所述第一射频串行接口。
其中，启动可以认为是指触发第一射频串行接口，使其由关闭状态转为开启状态。配置可以认为是指，当第一射频串行接口启动之后所进行的接口内部相关参数的设置，使得接口为随时进入工作状态做好准备。
可选的，启动所述第一射频串行接口，包括：启动所述第一射频串行接口的工作时钟；启动所述第一射频串行接口的物理层，并解复位所述物理层，设置所述物理层的工作速率；启动所述第一射频串行接口的控制器，并解复位所述控制器。
其中，工作时钟可以认为是触发第一射频串行接口中的各个部分，如控制器、物理层等开始启动的驱动源；也就是说，第一射频串行接口在接收到工作时钟启动的信号之后，其内部的各个部分就开始被触发启动。如图1C所示，工作时钟的启动信号可以由DeviceClock所提供。
解复位可以认为是指解除复位状态；也就是说，在第一射频串行接口启动之前，接口内的控制器和物理层均处于复位状态，接口启动之后需要对控制器和物理层的复位状态进行解除。物理层的工作速率可以认为是第一射频串行接口内的协议标准所定义的速率，此处对此不作限定，可根据实际需求进行工作速率的设置。在本步骤中，接收到工作时钟启动信号之后，物理层的启动包括通过接口内部锁相环对物理层内部时钟进行倍频、解复位物理层以及在此基础上使得物理层工作到所设置的工作速率上等操作。
控制器的启动相对于物理层的启动来说较快，只需对控制器进行复位状态的解除即可。启动之后，控制器与物理层之间可以通过串行通信接口进行数据传输；此处对所使用的的串行通信接口不作限定。
可选的，配置所述第一射频串行接口，包括：获取所述第一射频串行接口内的控制器的配置参数；基于所述配置参数对所述控制器进行参数配置。
配置参数可以认为是指对用于确定控制器内数据的数据帧格式所对应的相关参数。数据帧格式，可以认为是指第一射频串行接口内协议标准中所规定的一种数据组帧的格式；其中不同的参数配置，可以对应不同的数据帧格式。在本步骤中，基于配置参数对控制器进行参数配置，以用于处理控制器内数据的数据帧格式，在此基础上，将处理完毕的数据准备好，等待第一射频串行接口的发送。
S120、在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块。
其中，发送模式可以认为是指站在接口TX端的角度来进行数据传输的模式。使能可以认为是指触发某个器件使其开始工作；也就是说，启动第一射频串行接口内的第一发送模块，使其开始工作。第一发送模块可以认为是接口内数据TX端的控制器和物理层。
S130、通过所述第一发送模块重复发送比特序列。
其中，比特序列可以认为是在数据传输过程中，用于标志数据的帧开始、帧结束以及数据流对齐等功能的一种控制码；常用的比特序列包括K28.0码、K28.1码和K28.5码等，在本步骤中对所使用的比特序列类型不作限定。
在一个实施例中，为了使得接口内的RX端释放SYNC信号，接口内的TX端可以重复向RX端发送比特序列，一般情况下，至少重复发送4个比特序列到RX端就可以触发RX端释放SYNC信号。
S140、在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式。
其中，同步信号可以认为是接口内RX端基于所接收的比特序列被触发后所释放的SYNC信号。配置信息可以认为是用于调节接口内TX端数据的数据帧格式的相关参数信息。在本步骤中，TX端在获取到同步信号后，会把这些配置信息发送至RX端。
S150、发送数据。
在上述实施例的基础上，在接口内TX端完成上述的操作后，可以开始发送数据帧格式的数据至RX端。
可选的，所述数据传输方法还包括：在所述数据发送完成后，发送无用数据；获取停止信号；响应于所述停止信号，关闭所述第一发送模块的控制器。
其中，无用数据可以认为是全“0”数据或者是上一笔发送完的数据。停止信号可以认为是RX端发送来的SYNC的低电平信号，用于停止TX端和RX端间的工作同步。
在一个实施例中，在TX端的数据发送完之后，继续发送无用数据，直至获取到RX端的停止信号；在此基础上，响应于停止信号，关闭TX端的控制器，停止数据发送。
可选的，在获取到参数重配置指令时，关闭所述第一射频串行接口的控制器；调整所述第一射频串行接口的工作时钟；重配置所述控制器。
在本实施例中，若第一射频串行接口在工作过程当中，接收到数据采集系统发送来的指令，该指令要求更改数据传输的工作模式，则此时需要对第一射频串行接口进行参数的重新配置，以实现数据传输工作模式的改变。其中，工作模式的改变包括数据的数据帧格式以及接口的工作速率的改变。要求更改数据传输工作模式的指令可以认为是指参数重配置指令。
图3为本发明实施例一提供的一种参数重配置的时序控制的示意图。如图3所示，以处理器为例，对接口工作过程中的参数重配置进行时序控制。
在一个实施例中，第一射频串行接口在工作过程中的参数重配置主要在控制器中完成，在此基础上对参数重配置进行时序控制的具体过程如下：如图3所示，首先接口在获取到数据采集系统的参数重配置指令时，关闭接口TX端和RX端的控制器，其对应于时间段TCTL-disable；然后调整接口的工作时钟，其对应于时间段Tclk-adj，通过调整工作时钟的频率可以调节接口的工作速率，此时再通过其他相应参数的调整来调节数据帧格式；之后，根据相应的参数调整重新配置控制器，对应于时间段TCTL-config；最后，在重配置完参数之后，使能接口TX端和RX端的控制器，其对应于时间段TCTL-en，继续进行下一次数据传输。此外，在此过程中，不需要改变物理层的工作状态。本实施例通过对接口在工作过程中的参数重配置进行时序控制，能够实现接口数据传输方式在时序上的灵活、高效的切换和控制。
本发明实施例一提供的一种数据传输方法，首先初始化第一射频串行接口；其次在当前为发送模式时，使能第一射频串行接口内的第一发送模块，并通过第一发送模块重复发送比特序列；然后在获取到同步信号后，发送配置信息，同步信号基于比特序列触发，配置信息用于调节数据帧格式；最后发送数据。该方法解决了现有射频串行接口在数据发送控制困难的技术问题，能够实现对射频串行接口数据发送的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
实施例二
图4为本发明实施例二提供的一种数据传输方法的流程示意图，本实施例二在上述各实施例的基础上进行细化。在本实施例中，将射频串行接口在一段时间内停止数据传输的情况下，对射频串行接口进行低功耗时序控制的过程进行了具体描述。需要说明的是，未在本实施例中详尽描述的技术细节可参见上述任意实施例。
如图4所示，本发明实施例二提供的一种数据传输方法，该方法包括如下步骤：
S210、关闭所述第一发送模块的控制器。
S220、复位所述控制器。
其中，复位控制器可以认为是为了使得控制器在下一次启动的时候处于复位状态。
S230、关闭所述控制器的工作时钟。
其中，关闭控制器之后，为了降低接口功耗，驱动控制器工作的工作时钟也可以关闭。
S240、在当前再次为发送模式时，返回执行使能所述第一射频串行接口内的第一发送模块的操作，并解复位所述控制器，使能所述控制器的工作时钟。
图5为本发明实施例三提供的一种低功耗时序控制的示意图。如图5所示，以处理器TX端为例，一次数据传输完成之后，若需要等待一段时间才进行下一次传输，则此时可以对处理器TX端(即第一射频串行接口的TX端)进行低功耗的时序控制。此外，在接口短时间等待的情况下，由于物理层的启动较慢，故为了下次数据传输可以快速执行，不会关闭物理层。具体实现过程如下：首先，关闭并复位TX端的控制器，其分别对应于时间段TCTL-disable和TCTL-reset；然后关闭控制器的工作时钟，其对应于时间段Tclk-disable；接口等待时间段为Twait；最后在Twait结束之后，返回执行使能TX端控制器的操作(即TCTL-en)，并解复位控制器(即TCTL-unreset)，使能控制器的工作时钟(即Tclk-en)，继续下一次数据发送。
在一个实施例中，若一次数据传输完成之后，需要等待很长时间才进行下一次传输，此处不对所等待的时间范围进行限定，则可以对接口内的整个TX端或RX端进行关闭，因此S220至S240可以替换为S250至S280，具体包括：
S250、关闭所述第一射频串行接口的物理层。
S260、复位所述第一射频串行接口。
其中，复位第一射频串行接口包括复位接口内的控制器和物理层。
S270、关闭所述第一射频串行接口的工作时钟。
S280、在当前再次为发送模式时，返回执行初始化所述第一射频串行接口的操作。
图6为本发明实施例二提供的另一种低功耗时序控制的示意图。如图6所示，以处理器TX端为例，具体实现过程如下：首先，关闭TX端的控制器和物理层，其分别对应于时间段TCTL-disable和TPHY-disable；然后，复位TX端的控制器和物理层，对应于时间段Treset；之后，关闭TX端的工作时钟，对应于时间段Tclk-disable；接口等待时间段为Twait；最后在Twait结束之后，返回执行初始化TX端口的操作(即Tstart-up、Tconfig和TCTL-en)，继续进行下一次数据传输。
在本实施例中，根据图3、图5、图6和图8中所示的用于时序控制的各个时间段，可以认为是根据数据采集系统进行数据传输的实际需求而设定的，此处对此不作限定。且上述各个时间段可以通过硬件设计出一个对应的时序控制逻辑电路，并集成到原有的射频串行接口上，以实现接口的数据收发和低功耗的时序控制。此处对如何将所设计的时序控制时间段加入射频串行接口上的方式也不作限定。
需要说明的是，上述各实施例中的接口数据收发和低功耗的时序控制操作可以认为是通过处理器和转换器内的中央处理器(Central Processing Unit，CPU)控制接口完成的，此处对此不作限定。
本发明实施例二提供的一种数据传输方法，该方法通过对射频串行接口进行低功耗时序控制，能够避免接口在一段时间内停止数据传输的情况下产生不必要的功率损耗；还根据停止数据传输时间的长短设定了不同的接口低功耗时序控制，以实现接口低功耗时序控制的灵活调整，从而提高接口数据传输的实时性和可靠性。
实施例三
图7为本发明实施例二提供的一种数据传输方法的流程示意图，该方法可适用于在数据传输过程中，对数据接收过程进行时序控制的情况，该方法可以由数据传输装置来执行，其中该装置可由软件和/或硬件实现，并一般集成在射频串行接口上。需要说明的是，未在本实施例中详尽描述的技术细节可参见上述任意实施例。
如图7所示，本发明实施例三提供的一种数据传输方法，应用于第二射频串行接口，该方法包括如下步骤：
S310、初始化所述第二射频串行接口。
在本实施例中，第二射频串行接口可以表示RX端的接口，对第二射频串行接口的具体接口形式不作限定，此处以JESD204B接口作为第二射频串行接口为例进行数据传输。
需要说明的是，数据TX端和RX端是相对应的，因此初始化第二射频串行接口与初始化第一射频串行接口的过程相同。
S320、在当前为接收模式时，使能所述第二射频串行接口内的接收模块。
其中，接收模式可以认为是指站在接口RX端的角度来进行数据传输的模式。接收模块可以指接口RX端的控制器和物理层。
S330、通过所述接收模块获取比特序列。
其中，接口RX端获取第一发送模块所发送来的比特序列，在连续获取到4个比特序列之后被触发，并释放出SYNC信号发送给TX端
S340、响应于获取到的比特序列，执行恢复操作。
其中，恢复操作可以认为是指接口RX端恢复TX端发送来的数据，以及根据TX端发送来的数据中的发送时钟来恢复自身的接收时钟。
S350、继续获取设定个数个所述比特序列后，触发同步信号。
其中，比特序列的获取个数，可以根据实际需求来设定，只要保证接口RX端的SYNC信号被触发即可。
S360、获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致。
其中，接口RX端获取TX端发送来的配置信息，并基于配置信息调节自身的数据帧格式，使得调节后的数据帧格式与第一射频接口发送模块(即TX端)的数据帧格式一致，以便于后续以同样的数据帧格式来接收TX端所发送的数据。
S370、获取数据。
在上述实施例的基础上，在接口内RX端完成上述的操作后，可以开始接收TX端发送来的数据帧格式的数据。
可选的，所述数据传输方法还包括：获取无用数据；响应于所获取的无用数据，关闭所述第二射频串行接口的控制器；发送停止信号。
在一个实施例中，第二射频串行接口RX端获取TX端发送来的无用数据，响应于所获取的无用数据，关闭RX端的控制器，并发送停止信号至TX端。
图8为本发明实施例三提供的一种数据收发时序控制的示意图。如图8所示，图中的各个时间段的范围设置可以认为是在实际应用过程中，根据数据采集系统的应用需求而设定的，此处对此不作限定。
如图8所示，Start可以表示射频串行接口的初始化阶段；UL可以表示上行数据传输过程，即处理器作为TX端发送数据至转换器；DL可以表示下行数据传输过程，即转换器作为TX端发送数据至处理器；Time可以表示时序控制过程。SYSREF0、SYSREF1、SYNC0和SYNC1所对应的低电平，可以表明在该时间段内SYSREF和SYNC处于关闭状态；其所对应的高电平，可以表明在该时间段内SYSREF和SYNC处于开启状态。
在一个实施例中，在初始化阶段(即图8中的start阶段)，不管是UL还是DL都需要初始化接口的控制器和物理层，其包括接口的启动以及配置操作，分别对应于时间段Tstart-up和时间段Tconfig。在Tstart-up期间，首先会启动接口的工作时钟；然后启动并解复位接口内的物理层，使其工作在所设置的工作频率上；最后启动并解复位接口内的控制器。在Tconfig期间，获取控制器的配置参数，基于配置参数对控制器进行参数配置，以确定控制器内数据的数据帧格式。在此基础上，将控制器内确定好数据帧格式的数据存储起来，准备等待接口的发送。
在一个实施例中，以处理器作为TX端，转换器作为RX端进行数据传输(即图8中的UL阶段)为例。具体实现过程如下：首先，分别使能TX端和RX端的控制器，其对应于时间段TCTL-en；使能后，TX端开始重复发送比特序列，如K28.5码至RX端，其对应于时间段Tsend-k。其次，RX端对发送来的数据会存在一段时间TCDR来进行数据帧格式和自身接收时钟的恢复；其中，在Tsend-k和TCDR开始一段时间之后触发SYSREF0信号变为高电平，用于为TX端和RX端提供工作同步的参考信号。然后在TCDR之后，RX端才开始接收正确的K28.5码，其对应于时间段Trec-k；其中，在连续接收到4个K28.5码之后把SYNC0信号变为高电平，直至数据传输完毕。之后，TX端接收到RX端发送的高电平SYNC0信号后，停止发送K28.5码；并发送配置信息至RX端接收，其对应于时间段Tsend-config和Trec-config。最后，TX端把数据按照数据帧格式发送至RX端接收，其分别对应于时间段Tsend-f和Trec-f。此外，在TX端将有效的数据发送完之后，若TX端控制器还处于工作状态，且此时也没有新数据需要发送，则继续发送无用数据，其对应于时间段Tsend-nu；RX端接收无用数据，其对应时间段Trec-nu，直至TX端和RX端的控制器关闭。在该UL过程中，转换器TX端和处理器RX端的控制器(即DL过程中的控制器)处于等待状态，直至UL过程结束，其对应于时间段Twait。本实施例以上行数据收发时序控制为例，实现了接口在不同时序间进行数据收发切换的控制。
在一个实施例中，以UL切换至DL为例(即图8中的DL阶段)。具体实现过程如下：首先，当UL中的处理器TX端(即第一射频接口TX端)开始发送无用数据之后，响应于转换器RX端所获取的无用数据，处理器内的CPU通过其他通信接口通知转换器RX端，关闭转换器RX端的控制器，其对应于DL下的时间段TCTL-disable；此时，转换器RX端发送停止信号(即将SYNC0信号处于低电平)。然后，处理器TX端接收到停止信号之后，关闭处理器TX端的控制器，其对应于DL阶段下的时间段TCTL-disable。最后，在关闭处理器TX端和转换器RX端的控制器的同时，启动处理器RX端和转换器TX端的控制器(即DL阶段下的TCTL-en)，继续进行DL过程，其与UL过程相同；此时，在DL过程开始之后，处理器TX端和转换器RX端处于等待状态，直至下一次的DL转换至UL过程，其对应于DL阶段下的时间段Twait。本实施例以上行数据传输转换成下行数据传输的时序控制为例，实现了接口在不同时序间进行数据传输方式切换的控制。
本发明实施例三提供的一种数据传输方法，首先初始化第二射频串行接口；其次在当前为接收模式时，使能第二射频串行接口内的接收模块，并通过接收模块获取比特序列；然后响应于获取到的比特序列，执行恢复操作；在继续获取设定个数个比特序列后，触发同步信号；之后获取配置信息，基于配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；最后获取数据。该方法解决了现有射频串行接口在数据接收控制困难的技术问题，能够实现对射频串行接口数据接收的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
实施例四
图9为本发明实施例四提供的一种数据传输装置的结构示意图，该装置可由软件和/或硬件实现。如图9所示，该装置包括：第一接口初始化模块410、第一使能模块420、比特序列发送模块430、配置信息发送模块440以及数据发送模块450。
其中，第一接口初始化模块410，用于初始化所述第一射频串行接口；
第一使能模块420，用于在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；
比特序列发送模块430，用于通过所述第一发送模块重复发送比特序列；
配置信息发送模块440，用于在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；
数据发送模块450，用于发送数据。
在本实施例中，首先通过第一接口初始化模块410初始化第一射频串行接口；其次通过第一使能模块420，在当前为发送模式时，使能第一射频串行接口内的第一发送模块，并通过比特序列发送模块430，通过第一发送模块重复发送比特序列；然后通过配置信息发送模块440，在获取到同步信号后，发送配置信息，同步信号基于比特序列触发，配置信息用于调节数据帧格式；最后通过数据发送模块450发送数据。该方法通过对射频串行接口数据发送的传输过程进行时序逻辑设计，能够实现对射频串行接口数据发送的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
可选的，所述装置还包括：
无用数据发送模块，用于在所述数据发送完成后，发送无用数据；
停止信号获取模块，用于获取停止信号；
第一控制器关闭模块，用于响应于所述停止信号，关闭所述第一发送模块的控制器。
可选的，所述方法还包括：
第一复位模块，用于复位所述控制器；
第一时钟关闭模块，用于关闭所述控制器的工作时钟。
可选的，所述装置还包括：
第一返回执行模块，用于在当前再次为发送模式时，返回执行使能所述第一射频串行接口内的第一发送模块的操作，并解复位所述控制器，使能所述控制器的工作时钟。
可选的，所述装置还包括：
物理层关闭模块，用于关闭所述第一射频串行接口的物理层；
接口复位模块，用于复位所述第一射频串行接口；
第二时钟关闭模块，用于关闭所述第一射频串行接口的工作时钟。
可选的，所述方法还包括：
第二返回执行模块，用于在当前再次为发送模式时，返回执行初始化所述第一射频串行接口的操作。
可选的，所述第一接口初始化模块410包括：
第一启动配置模块，用于启动并配置所述第一射频串行接口。
可选的，所述第一启动配置模块包括：
时钟启动单元，用于启动所述第一射频串行接口的工作时钟；
物理层启动单元，用于启动所述第一射频串行接口的物理层，并解复位所述物理层，设置所述物理层的工作速率；
控制器解复位单元，用于启动所述第一射频串行接口的控制器，并解复位所述控制器。
可选的，所述第一启动配置模块还包括：
配置参数获取单元，用于获取所述第一射频串行接口内的控制器的配置参数；
参数配置单元，用于基于所述配置参数对所述控制器进行参数配置。
可选的，所述装置还包括：
第二控制器关闭模块，用于在获取到参数重配置指令时，关闭所述第一射频串行接口的控制器；
时钟调整模块，用于调整所述第一射频串行接口的工作时钟；
控制器重配置模块，用于重配置所述控制器。
上述数据传输装置可执行本发明实施例一或二所提供的数据传输方法，具备执行方法相应的功能模块和有益效果。
实施例五
图10为本发明实施例五提供的一种数据传输装置的结构示意图，该装置可由软件和/或硬件实现。如图10所示，该装置包括：第二接口初始化模块510、第二使能模块520、比特序列获取模块530、恢复模块540、同步信号触发模块550、配置信息获取模块560以及数据获取模块570。
其中，第二接口初始化模块510，用于初始化所述第二射频串行接口；
第二使能模块520，用于在当前为接收模式时，使能所述第二射频串行接口内的接收模块；
比特序列获取模块530，用于通过所述接收模块获取比特序列；
恢复模块540，用于响应于获取到的比特序列，执行恢复操作；
同步信号触发模块550，用于继续获取设定个数个所述比特序列后，触发同步信号；
配置信息获取模块560，用于获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；
数据获取模块570，用于获取数据。
在本实施例中，该装置首先通过第二接口初始化模块510初始化第二射频串行接口；其次通过第二使能模块520，在当前为接收模式时，使能第二射频串行接口内的接收模块，并通过比特序列获取模块530，通过接收模块获取比特序列；然后通过恢复模块540响应于获取到的比特序列，执行恢复操作；通过同步信号触发模块550在继续获取设定个数个比特序列后，触发同步信号；之后通过配置信息获取模块560获取配置信息，基于配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；最后通过数据获取模块570获取数据。该方法解决了现有射频串行接口在数据收发控制困难的技术问题，能够实现对射频串行接口数据收发的有效时序控制，便于射频串行接口的开发，从而提高接口数据传输的实时性和可靠性。
可选的，所述装置还包括：
无用数据获取模块，用于获取无用数据；
第三控制器关闭模块，用于响应于所获取的无用数据，关闭所述第二射频串行接口的控制器；
停止信号发送模块，用于发送停止信号。
上述数据传输装置可执行本发明实施例三所提供的数据传输方法，具备执行方法相应的功能模块和有益效果。
实施例六
图11为本发明实施例六提供的一种射频串行接口的结构示意图。如图11所示，本发明实施例六提供的射频串行接口包括：一个或多个处理器41和存储装置42；该射频串行接口中的处理器41可以是一个或多个，图11中以一个处理器41为例；存储装置42用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器41执行，使得所述一个或多个处理器41实现如本发明实施例中任一项所述的数据传输方法。
所述射频串行接口还可以包括：输入装置43和输出装置44。
射频串行接口中的处理器41、存储装置42、输入装置43和输出装置44可以通过总线或其他方式连接，图11中以通过总线连接为例。
该射频串行接口中的存储装置42作为一种计算机可读存储介质，可用于存储一个或多个程序，所述程序可以是软件程序、计算机可执行程序以及模块，如本发明实施例一所提供数据传输方法对应的程序指令/模块(例如，附图9所示的数据传输装置中的模块，包括：第一接口初始化模块410、第一使能模块420、比特序列发送模块430、配置信息发送模块440以及数据发送模块450)；或者如本发明实施例二所提供数据传输方法对应的程序指令/模块(例如，附图10所示的数据传输装置中的模块，包括：第二接口初始化模块510、第二使能模块520、比特序列获取模块530、恢复模块540、同步信号触发模块550、配置信息获取模块560以及数据获取模块570)。处理器41通过运行存储在存储装置42中的软件程序、指令以及模块，从而执行射频串行接口的各种功能应用以及数据处理，即实现上述方法实施例中数据传输方法。
存储装置42可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据射频串行接口的使用所创建的数据等。此外，存储装置42可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储装置42可进一步包括相对于处理器41远程设置的存储器，这些远程存储器可以通过网络连接至射频串行接口。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置43可用于接收输入的数字或字符信息，以及产生与射频串行接口的用户设置以及功能控制有关的键信号输入。输出装置44可包括显示屏等显示设备。
并且，当上述射频串行接口所包括一个或者多个程序被所述一个或者多个处理器41执行时，程序进行如下操作：初始化所述第一射频串行接口；在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；通过所述第一发送模块重复发送比特序列；在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；发送数据。
或者，当上述射频串行接口所包括一个或者多个程序被所述一个或者多个处理器41执行时，程序进行如下操作：初始化所述第二射频串行接口；在当前为接收模式时，使能所述第二射频串行接口内的接收模块；通过所述接收模块获取比特序列；响应于获取到的比特序列，执行恢复操作；继续获取设定个数个所述比特序列后，触发同步信号；获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；获取数据。
实施例七
本发明实施例七提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时可以用于执行本发明任意实施例所提供的数据传输方法。
可选的，该程序被处理器执行时可用于执行本发明实施例一中的数据传输方法，该方法包括：初始化所述第一射频串行接口；在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；通过所述第一发送模块重复发送比特序列；在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；发送数据。
可选的，该程序被处理器执行时可用于执行本发明实施例二中的数据传输方法，该方法包括：初始化所述第二射频串行接口；在当前为接收模式时，使能所述第二射频串行接口内的接收模块；通过所述接收模块获取比特序列；响应于获取到的比特序列，执行恢复操作；继续获取设定个数个所述比特序列后，触发同步信号；获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；获取数据。
本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(Random Access Memory，RAM)、只读存储器(Read Only Memory，ROM)、可擦式可编程只读存储器(ErasableProgrammable Read Only Memory，EPROM)、闪存、光纤、便携式CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合。计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于：电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆或无线电频率(Radio Frequency，RF)等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (16)
1.一种数据传输方法，其特征在于，应用于第一射频串行接口，所述方法包括：
初始化所述第一射频串行接口；
在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；
通过所述第一发送模块重复发送比特序列；
在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；
发送数据。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述数据发送完成后，发送无用数据；
获取停止信号；
响应于所述停止信号，关闭所述第一发送模块的控制器。
3.根据权利要求2所述的方法，其特征在于，还包括：
复位所述控制器；
关闭所述控制器的工作时钟。
4.根据权利要求3所述的方法，其特征在于，还包括：
在当前再次为发送模式时，返回执行使能所述第一射频串行接口内的第一发送模块的操作，并解复位所述控制器，使能所述控制器的工作时钟。
5.根据权利要求2所述的方法，其特征在于，还包括：
关闭所述第一射频串行接口的物理层；
复位所述第一射频串行接口；
关闭所述第一射频串行接口的工作时钟。
6.根据权利要求5所述的方法，其特征在于，还包括：
在当前再次为发送模式时，返回执行初始化所述第一射频串行接口的操作。
7.根据权利要求1所述的方法，其特征在于，所述初始化所述第一射频串行接口，包括：
启动并配置所述第一射频串行接口。
8.根据权利要求7所述的方法，其特征在于，启动所述第一射频串行接口，包括：
启动所述第一射频串行接口的工作时钟；
启动所述第一射频串行接口的物理层，并解复位所述物理层，设置所述物理层的工作速率；
启动所述第一射频串行接口的控制器，并解复位所述控制器。
9.根据权利要求7所述的方法，其特征在于，配置所述第一射频串行接口，包括：
获取所述第一射频串行接口内的控制器的配置参数；
基于所述配置参数对所述控制器进行参数配置。
10.根据权利要求1所述的方法，其特征在于，还包括：
在获取到参数重配置指令时，关闭所述第一射频串行接口的控制器；
调整所述第一射频串行接口的工作时钟；
重配置所述控制器。
11.一种数据传输方法，其特征在于，应用于第二射频串行接口，所述方法包括：
初始化所述第二射频串行接口；
在当前为接收模式时，使能所述第二射频串行接口内的接收模块；
通过所述接收模块获取比特序列；
响应于获取到的比特序列，执行恢复操作；
继续获取设定个数个所述比特序列后，触发同步信号；
获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；
获取数据。
12.根据权利要求11所述的方法，其特征在于，还包括：
获取无用数据；
响应于所获取的无用数据，关闭所述第二射频串行接口的控制器；
发送停止信号。
13.一种数据传输装置，其特征在于，配置于第一射频串行接口，包括：
第一接口初始化模块，用于初始化所述第一射频串行接口；
第一使能模块，用于在当前为发送模式时，使能所述第一射频串行接口内的第一发送模块；
比特序列发送模块，用于通过所述第一发送模块重复发送比特序列；
配置信息发送模块，用于在获取到同步信号后，发送配置信息，所述同步信号基于所述比特序列触发，所述配置信息用于调节数据帧格式；
数据发送模块，用于发送数据。
14.一种数据传输装置，其特征在于，配置于第二射频串行接口，包括：
第二接口初始化模块，用于初始化所述第二射频串行接口；
第二使能模块，用于在当前为接收模式时，使能所述第二射频串行接口内的接收模块；
比特序列获取模块，用于通过所述接收模块获取比特序列；
恢复模块，用于响应于获取到的比特序列，执行恢复操作；
同步信号触发模块，用于继续获取设定个数个所述比特序列后，触发同步信号；
配置信息获取模块，用于获取配置信息，基于所述配置信息调节数据帧格式，调节后的数据帧格式与第一射频接口发送模块的数据帧格式一致；
数据获取模块，用于获取数据。
15.一种射频串行接口，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-12中任一所述的数据传输方法。
16.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-12中任一所述的数据传输方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111011165.5A CN115733706A (zh) | 2021-08-31 | 2021-08-31 | 一种数据传输方法、装置、射频串行接口及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111011165.5A CN115733706A (zh) | 2021-08-31 | 2021-08-31 | 一种数据传输方法、装置、射频串行接口及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115733706A true CN115733706A (zh) | 2023-03-03 |
Family
ID=85291363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111011165.5A Pending CN115733706A (zh) | 2021-08-31 | 2021-08-31 | 一种数据传输方法、装置、射频串行接口及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115733706A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851682A (zh) * | 2006-03-28 | 2006-10-25 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
| US20140105101A1 (en) * | 2012-10-11 | 2014-04-17 | Freescale Semiconductor, Inc. | Method and System for Low Power Transmission and Data Alignment |
| CN108134607A (zh) * | 2017-12-20 | 2018-06-08 | 北京华航无线电测量研究所 | 基于jesd204b的板间高速ad同步采集电路及同步方法 |
| US20180253122A1 (en) * | 2017-03-03 | 2018-09-06 | Texas Instruments Incorporated | Meeting setup/hold times for a repetitive signal relative to a clock |
| CN109815099A (zh) * | 2018-12-28 | 2019-05-28 | 北京时代民芯科技有限公司 | Jesd204b控制器的fpga验证方法 |
| CN111737182A (zh) * | 2020-06-29 | 2020-10-02 | 山东管理学院 | 串行通信参数自动配置方法及系统 |
| CN111831055A (zh) * | 2020-07-17 | 2020-10-27 | 南京典格通信科技有限公司 | Fpga中基于多采样率的jesd接口共包设计方法 |
| CN112187276A (zh) * | 2020-09-28 | 2021-01-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 多通道dac采样同步系统 |
-
2021
- 2021-08-31 CN CN202111011165.5A patent/CN115733706A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851682A (zh) * | 2006-03-28 | 2006-10-25 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
| US20140105101A1 (en) * | 2012-10-11 | 2014-04-17 | Freescale Semiconductor, Inc. | Method and System for Low Power Transmission and Data Alignment |
| US20180253122A1 (en) * | 2017-03-03 | 2018-09-06 | Texas Instruments Incorporated | Meeting setup/hold times for a repetitive signal relative to a clock |
| CN110366822A (zh) * | 2017-03-03 | 2019-10-22 | 德克萨斯仪器股份有限公司 | 满足用于相对于时钟的重复信号的设置/保持时间 |
| CN108134607A (zh) * | 2017-12-20 | 2018-06-08 | 北京华航无线电测量研究所 | 基于jesd204b的板间高速ad同步采集电路及同步方法 |
| CN109815099A (zh) * | 2018-12-28 | 2019-05-28 | 北京时代民芯科技有限公司 | Jesd204b控制器的fpga验证方法 |
| CN111737182A (zh) * | 2020-06-29 | 2020-10-02 | 山东管理学院 | 串行通信参数自动配置方法及系统 |
| CN111831055A (zh) * | 2020-07-17 | 2020-10-27 | 南京典格通信科技有限公司 | Fpga中基于多采样率的jesd接口共包设计方法 |
| CN112187276A (zh) * | 2020-09-28 | 2021-01-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 多通道dac采样同步系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020224351A1 (zh) | 随机接入的方法和装置 | |
| CN109643298B (zh) | 用于同步链路的三倍数据率技术 | |
| JP2002319948A (ja) | ２重モード無線データ通信 | |
| CN103248436B (zh) | 一种解决水声通信网隐藏终端与暴露终端的方法 | |
| BR112020010717A2 (pt) | métodos, dispositivos, e sistemas para determinação de transmissão inicial livre de concessão | |
| US8958744B2 (en) | Wireless communication apparatus operable in different connection attempt states based on detection of interference | |
| EP4152170A1 (en) | Equalization training method, apparatus, and system | |
| WO2014121471A1 (zh) | 数据传输、获取方法、基站及用户设备 | |
| US9749100B2 (en) | Multiband Ethernet over Coax system | |
| WO2014134947A1 (zh) | 控制信息的收发装置和方法 | |
| CN107623557B (zh) | 与射频集成电路进行数字通信的基带集成电路及其设备 | |
| CN115733706A (zh) | 一种数据传输方法、装置、射频串行接口及存储介质 | |
| CN117544433A (zh) | 一种芯粒、低功耗控制方法、芯片及计算机设备 | |
| KR102298616B1 (ko) | 비-트리거-기반 레인징을 위한 절전 | |
| US8630594B2 (en) | Wireless communication apparatus | |
| WO2018018512A1 (zh) | 通信方法和通信装置 | |
| EP3854118A1 (en) | Bluetooth connectionless slave broadcast burst mode | |
| CN112817895B (zh) | 一种基于gpio的通信方法 | |
| JP6971695B2 (ja) | 通信装置、通信装置の制御方法、及びプログラム | |
| WO2015085533A1 (zh) | 回传设备和回传设备控制方法 | |
| US7849209B2 (en) | System and method for link rate negotiation | |
| WO2020143751A1 (zh) | 通信方法和通信装置 | |
| TW201813325A (zh) | 無線通訊方法及其系統 | |
| CN101267413B (zh) | 射频发射方法和系统及震荡波形生成器、σ-δ调制器和移动终端 | |
| WO2018076682A1 (zh) | 一种并行接口时序控制方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 102, Building 16, No. 77 Jinshajiang Road, Huangdao District, Qingdao City, Shandong Province, 266499 Applicant after: Chenxin Technology Co.,Ltd. Address before: No.687 fusion Road, gugukou military civilian integration innovation demonstration area, Binhai street, Huangdao District, Qingdao City, Shandong Province 266500 Applicant before: Chenxin Technology Co.,Ltd. |
|
| CB02 | Change of applicant information |