CN115733343B - 自适应开关控制电路及Buck-Boost开关电源 - Google Patents

Abstract

本发明涉及开关电源技术领域，具体公开了一种自适应开关控制电路及Buck‑Boost开关电源，包括：T1时长控制电路、T2时长控制电路和自适应负电流软开关电路，T1时长控制电路用于确定输入储能阶段时长，并生成第四功率管的驱动控制信号；T2时长控制电路用于根据输入电压采样值确定直接功率输入阶段时长，并生成第一功率管和第二功率管的驱动控制信号；自适应负电流软开关电路用于根据四管Buck‑Boost电路的输入电压采样值确定第三功率管的关断基准电压信号，并生成第三功率管的驱动控制信号以自适应调节电流复位阶段时长和电流续流阶段的负电流大小。本发明提供的自适应开关控制电路能够低成本及开关损耗。

Description

自适应开关控制电路及Buck-Boost开关电源

技术领域

本发明涉及开关电源技术领域，尤其涉及一种自适应开关控制电路及Buck-Boost开关电源。

背景技术

现有技术中，针对四管Buck-boost电路，输入电压可高于、低于或者等于输出电压，其工作方式为功率管Q1和功率管Q4、功率管Q1和功率管Q3、功率管Q2和功率管Q3、功率管Q2和功率管Q4依次同时导通，以此为一个工作周期循环工作；由于四管Buck-boost变换器的开关数量较多，功率管的开关损耗和导通损耗成为限制四管Buck-boost变换器效率提升的关键因素。

现有技术中为了解决上述开关损耗和导通损耗，通常采用在不同负载下实现临界导通模式（BCM）和断续导通模式（DCM）两种工作模式切换，而在实现BCM模式和DCM模式切换时是通过增加额外的检测控制电路来实现，这样增加了电路的控制复杂度，且电路成本增加。

因此，如何提供一种成本低且控制简单的降低开关损耗和导通损耗的控制电路成为本领域技术人员亟待解决的技术问题。

发明内容

本发明提供了一种自适应开关控制电路及Buck-Boost开关电源，解决相关技术中存在的无法低成本的实现降低开关损耗的问题。

作为本发明的第一个方面，提供一种自适应开关控制电路，其中，用于四管Buck-Boost电路，所述四管Buck-Boost电路包括第一功率管、第二功率管、第三功率管和第四功率管，所述四管Buck-Boost电路的开关周期包括依次切换的输入储能阶段、直接功率输入阶段、电流复位阶段和电流续流阶段，在所述输入储能阶段所述第一功率管和第四功率管同时导通，在所述直接功率输入阶段所述第一功率管和第三功率管同时导通，在所述电流复位阶段所述第二功率管和第三功率管同时导通，在所述电流续流阶段所述第二功率管和第四功率管同时导通，所述自适应开关控制电路包括：

T1时长控制电路、T2时长控制电路和自适应负电流软开关电路，所述T1时长控制电路和所述T2时长控制电路均与所述自适应负电流软开关电路连接，

所述T1时长控制电路用于根据所述四管Buck-Boost电路的输入电压采样值以及输出电压采样值确定输入储能阶段时长，并生成第四功率管的驱动控制信号以实现自适应调节所述输入储能阶段时长；

所述T2时长控制电路用于根据所述四管Buck-Boost电路的输入电压采样值确定直接功率输入阶段时长，并生成第一功率管的驱动控制信号和第二功率管的驱动控制信号以实现自适应调节所述直接功率输入阶段时长；

所述自适应负电流软开关电路用于检测所述第三功率管在所述电流复位阶段的电流，以及用于根据所述四管Buck-Boost电路的输入电压采样值确定所述第三功率管的关断基准电压信号，并生成第三功率管的驱动控制信号以自适应调节所述电流复位阶段时长和所述电流续流阶段的负电流大小。

进一步地，所述T1时长控制电路包括：平方除法电流产生电路和第四功率管的控制信号产生电路，所述平方除法电流产生电路与所述第四功率管的控制信号产生电路连接，

所述平方除法电流产生电路用于根据所述四管Buck-Boost电路的输入电压采样值以及输出电压采样值确定第一充电电流，

所述第四功率管的控制信号产生电路用于根据所述第一充电电流确定所述输入储能阶段时长，并生成所述第四功率管的驱动控制信号以实现自适应调节所述输入储能阶段时长。

进一步地，所述平方除法电流产生电路包括：

第一运算放大器、第二运算放大器、第三运算放大器、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第一电流源、第二电流源、第一电阻、第二电阻、第三电阻、第三十电阻和第四电阻，

所述第一运算放大器的负相输入端连接输出采样电压端，所述第一运算放大器的正相输入端分别连接所述第一MOS管的第一端和所述第一电阻的一端，所述第一电阻的另一端连接信号地，所述第一MOS管的第二端连接供电电源，所述第一运算放大器的输出端分别连接所述第一MOS管的驱动端和所述第二MOS管的驱动端，所述第二MOS管的第二端连接所述供电电源，所述第二MOS管的第一端连接所述第一三极管的集电极，所述第一三极管的发射极与所述第三三极管的集电极连接，所述第三三极管的发射极连接所述信号地，所述第三三极管的基极连接所述第三三极管的集电极，

所述第二运算放大器的负相输入端连接输入电压采样端，所述第二运算放大器的正相输入端分别连接所述第三MOS管的第一端和第二电阻的一端，所述第二运算放大器的输出端分别连接所述第三MOS管的驱动端和所述第四MOS管的驱动端，所述第三MOS管的第二端连接所述供电电源，所述第三MOS管的第一端连接所述第二电阻的一端，所述第二电阻的另一端连接信号地，所述第四MOS管的第二端连接所述供电电源，所述第四MOS管的第一端连接所述第二三极管的集电极，所述第二三极管的发射极连接所述第一三极管的发射极，

所述第五三极管的集电极连接所述供电电源，所述第五三极管的发射极连接所述第二三极管的基极，所述第五三极管的基极连接所述第四MOS管的第一端，

所述第六三极管的集电极连接所述供电电源，所述第六三极管的发射极连接所述第一三极管的基极，所述第六三极管的基极连接所述第一三极管的基极，

所述第一电流源的正极连接所述第二三极管的基极，所述第一电流源的负极连接所述信号地，

所述第二电流源的正极连接所述第一三极管的基极，所述第二电流源的负极连接所述信号地，

所述第三运算放大器的正相输入端连接所述第三十电阻的一端，所述第三十电阻的另一端连接所述第二三极管的基极，所述第三运算放大器的负相输入端连接所述第三电阻的一端，所述第三电阻的另一端连接所述第一三极管的基极，所述第四电阻的一端连接所述第三运算放大器的负相输入端，所述第四电阻的另一端连接所述第三运算放大器的输出端，所述第三运算放大器的输出端连接所述第四三极管的基极，

所述第四三极管的集电极连接所述第五MOS管的第一端，所述第四三极管的发射极连接所述第三三极管的基极，所述第五MOS管的第二端连接所述供电电源，所述第五MOS管的驱动端连接所述第五MOS管的第一端，

所述第六MOS管的驱动端连接所述第五MOS管的驱动端，所述第六MOS管的第一端连接所述供电电源，所述第六MOS管的第二端为所述平方除法电流产生电路的输出端；

所述第四功率管的控制信号产生电路包括：第一充电电容、第一开关、第一比较器、第一延时电路、第一SR触发器、第二SR触发器、第一反相器和第一与门，

所述第一充电电容的一端与所述平方除法电流产生电路的输出端连接，所述第一充电电容的另一端连接信号地，

所述第一开关的一端连接所述第一充电电容的一端，所述第一开关的另一端连接所述信号地，所述第一开关的控制端连接所述第一SR触发器的Q端，

所述第一比较器的负相输入端用于输入误差放大信号，所述第一比较器的正相输入端连接所述第一充电电容的一端，所述第一比较器的输出端连接所述第一延时电路的输入端，所述第一延时电路的输出端连接所述第一SR触发器的S端，所述第一SR触发器的R端用于输入周期复始信号，

所述第二SR触发器的R端连接所述第一SR触发器的S端，所述第二SR触发器的S端连接所述第一与门的输出端，所述第二SR触发器的Q端为所述第四功率管的控制信号产生电路的输出端，用于输出第四功率管的驱动控制信号，

所述第一与门的第一输入端用于输入第四功率管的零电压导通信号，所述第一与门的第二输入端连接所述第一反相器的输出端，所述第一反相器的输入端用于输入第三功率管的驱动控制信号，

所述第一SR触发器的S端和所述第二SR触发器的R端连接后作为所述第四功率管的关断信号输出端。

进一步地，所述T2时长控制电路包括：受控于输入电压电流产生电路和第一功率管与第二功率管控制信号产生电路，所述受控于输入电压电流产生电路和所述第一功率管与第二功率管控制信号产生电路连接，

所述受控于输入电压电流产生电路用于根据所述四管Buck-Boost电路的输入电压采样值确定第二充电电流，

所述第一功率管与第二功率管控制信号产生电路用于根据所述第二充电电流确定所述直接功率输入阶段时长，并生成所述第一功率管的驱动控制信号与所述第二功率管的驱动控制信号以实现自适应调节所述直接功率输入阶段时长。

进一步地，所述受控于输入电压电流产生电路包括：第四运算放大器、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第五电阻，

所述第四运算放大器的负相输入端连接输入电压采样端，所述第四运算放大器的正相输入端连接所述第七MOS管的第一端，所述第四运算放大器的输出端分别连接所述第七MOS管的驱动端和所述第八MOS管的驱动端，

所述第七MOS管的第二端和所述第八MOS管的第二端均连接供电电源，所述第七MOS管的第一端连接所述第五电阻的一端，所述第五电阻的另一端连接信号地，

所述第八MOS管的第一端连接所述第十一MOS管的第一端，所述第十一MOS管的第二端与所述第十二MOS管的第二端连接且均连接信号地，所述第十一MOS管的驱动端分别连接所述第十二MOS管的驱动端和所述第八MOS管的第一端，

所述第十二MOS管的第一端分别连接所述第九MOS管的第一端和所述第九MOS管的驱动端，所述第九MOS管的第二端和所述第十MOS管的第二端均与所述供电电源连接，所述第九MOS管的驱动端与所述第十MOS管的驱动端连接，

所述第十MOS管的第一端为所述受控于输入电压电流产生电路的输出端；

所述第一功率管与第二功率管控制信号产生电路包括：第二充电电容、第二开关、第二比较器、第二延时电路、第三SR触发器、第四SR触发器、第二反相器和第二与门，

所述第二充电电容的一端连接所述受控于输入电压电流产生电路的输出端，所述第二充电电容的另一端连接信号地，

所述第二开关的一端连接所述第二充电电容的一端，所述第二开关的另一端连接所述信号地，

所述第二比较器的负相输入端用于输入误差放大信号，所述第二比较器的正相输入端连接所述第二充电电容的一端，所述第二比较器的输出端连接所述第二延时电路的输入端，所述第二延时电路的输出端连接所述第三SR触发器的S端，所述第三SR触发器的Q端连接所述第二开关的控制端，所述第三SR触发器的R端连接所述T1时长控制电路中的第四功率管的关断信号输出端，

所述第四SR触发器的R端与所述第三SR触发器的S端连接后作为所述第一功率管的关断信号输出端，所述第四SR触发器的S端用于输入周期复始信号，所述第四SR触发器的Q端连接所述第二反相器的输入端，且所述第二反相器的输入端为所述第一功率管的驱动控制信号输出端，用于输出第一功率管的驱动控制信号，

所述第二反相器的输出端连接所述第二与门的第一输入端，所述第二与门的第二输入端用于输入第二功率管的零电压导通信号，所述第二与门的输出端为所述第二功率管的驱动控制信号输出端，用于输出第二功率管的驱动控制信号。

进一步地，所述自适应负电流软开关电路连接包括：电流检测电路、自适应基准提供电路和第三功率管控制信号产生电路，所述电流检测电路和所述自适应基准提供电路均与所述第三功率管的控制信号产生电路连接，

所述电流检测电路用于根据所述第二功率管的控制信号和第一桥臂点电压确定所述第三功率管在所述电流复位阶段的电流，并将检测到的电流值转换为电压值；

所述自适应基准提供电路用于根据所述四管Buck-Boost电路的输入电压和第一桥臂点电压确定所述第三功率管的关断基准电压信号，

所述第三功率管的控制信号产生电路用于根据所述电流复位阶段的电流所对应的电压值与所述第三功率管的关断基准电压信号进行比较后的结果生成第三功率管的驱动控制信号。

进一步地，所述电流检测电路包括：采样电阻、第十五电阻、第十六电阻、第五运算放大器、第十三MOS管、第十四MOS管、第六电阻、第三比较器、第六运算放大器、第十五MOS管、第十六MOS管和第七电阻，

所述采样电阻的一端用于连接第二功率管的源极，所述采样电阻的另一端连接信号地，所述第十五电阻的一端用于连接所述第二功率管的源极，所述第十五电阻的另一端连接所述第五运算放大器的正相输入端，所述第十六电阻的一端连接信号地，所述第十六电阻的另一端连接所述第五运算放大器的负相输入端，

所述第五运算放大器的输出端分别连接所述第十三MOS管的驱动端和所述第十四MOS管的驱动端，所述第十三MOS管的第一端连接所述第五运算放大器的正相输入端，所述第十三MOS管的第二端和所述第十四MOS管的第二端均连接供电电源，所述第十四MOS管的第一端连接所述第六电阻的一端，所述第六电阻的另一端连接所述信号地，

所述第六运算放大器的负相输入端用于输入第一参考电压，所述第六运算放大器的正相输入端连接第十五MOS管的第一端，所述第六运算放大器的输出端分别连接所述第十五MOS管的驱动端和所述第十六MOS管的驱动端，

所述第十五MOS管的第一端连接所述第七电阻的一端，所述第七电阻的另一端连接信号地，所述第十五MOS管的第二端和所述第十六MOS管的第二端均连接所述供电电源，所述第十六MOS管的第一端连接所述第五运算放大器的反相输入端，

所述第三比较器的负相输入端连接所述第十四MOS管的第一端，所述第三比较器的正相输入端连接所述自适应基准提供电路的输出端，所述第三比较器的输出端为所述电流检测电路的输出端；

所述自适应基准提供电路包括：第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第四比较器、第五比较器、第一D触发器、第二D触发器、第四反相器、第五反相器、第三与门、计数器和数模转换器，

所述第八电阻的一端用于输入所述输入电压，另一端分别连接所述第九电阻的一端和所述第四比较器的负相输入端，

所述第九电阻的另一端分别连接所述第十电阻的一端和所述第五比较器的正相输入端，所述第十电阻的另一端连接信号地，

所述第十一电阻的一端用于输入所述第一桥臂点电压，另一端分别连接所述第十二电阻的一端和所述第四比较器的正相输入端；所述第十二电阻的另一端连接信号地；

所述第四比较器的正相输入端与所述第五比较器的负相输入端连接，所述第四比较器的输出端连接所述第一D触发器的D端，所述第五比较器的输出端连接所述第二D触发器的D端，

所述第一D触发器的CK端用于输入第一功率管的驱动控制信号，所述第一D触发器的Q端分别连接所述第四反相器的输入端和所述计数器的UP输入端，

所述第二D触发器的CK端用于输入第一功率管的驱动控制信号，所述第二D触发器的Q端分别连接所述第五反相器的输入端和所述计数器的DN输入端，

所述第四反相器的输出端连接所述第三与门的第一输入端，所述第五反相器的输出端连接所述第三与门的第二输入端，所述第三与门的输出端连接所述计数器的LT输入端，

所述计数器的CK端用于输入第一功率管的驱动控制信号，所述计数器的输出端与所述数模转换器的输入端连接，所述数模转换器的输出端为所述自适应基准提供电路的输出端。

进一步地，所述第三功率管的控制信号产生电路包括：第一传输门、第二传输门、第三延时电路、第一异或门、第五与门、第五SR触发器、第十三电阻、第十四电阻、第六比较器、第四延时电路、第三异或门和第六与门，

所述第二传输门的输入端与所述电流检测电路的输出端连接，所述第二传输门的输出端与所述第一传输门的输出端连接，所述第一传输门的输入端连接信号地，所述第一传输门的正相控制端和所述第二传输门的负相控制端均用于输入正相时钟信号，所述第一传输门的负相控制端和所述第二传输门的正相控制端均用于输入负相时钟信号，

所述第三延时电路的输入端连接所述第二传输门的输出端，所述第三延时电路的输出端连接所述第一异或门的第一输入端，

所述第一异或门的第二输入端连接所述第三延时电路的输入端，所述第一异或门的输出端连接所述第五与门的第一输入端，

所述第五与门的第二输入端连接所述第三延时电路的输入端，所述第五与门的输出端连接所述第五SR触发器的R端，且所述第五与门的输出端为所述第三功率管的关断控制信号端，用于输出第三功率管的关断控制信号，

所述第十三电阻的一端用于输入第二桥臂点电压，另一端分别连接第十四电阻的一端和第六比较器的正相输入端；所述第十四电阻的另一端连接信号地；

所述第六比较器的负相输入端用于输入第三参考电压，所述第六比较器的输出端连接所述第四延时电路的输入端；

所述第四延时电路的输出端与所述第三异或门的第一输入端连接，所述第三异或门的第二输入端连接所述第四延时电路的输入端，所述第三异或门的输出端连接所述第六与门的第一输入端，

所述第六与门的第二输入端连接所述第四延时电路的输入端，所述第六与门的输出端为所述第三功率管的开启控制信号端，用于输出第三功率管的开启控制信号，

所述第五SR触发器的S端与所述第六与门的输出端连接，所述第五SR触发器的Q端为所述第三功率管的控制信号产生电路的输出端，用于输出第三功率管的驱动控制信号。

进一步地，所述第三功率管的控制信号产生电路还包括：第五延时电路、第二异或门、第四与门和第三反相器，

所述第五延时电路的输入端用于输入第二功率管的驱动控制信号，所述第五延时电路的输出端与所述第二异或门的第一输入端连接，

所述第二异或门的第二输入端与所述第五延时电路的输入端连接，所述第二异或门的输出端与所述第四与门的第一输入端连接，

所述第四与门的第二输入端连接所述第五延时电路的输入端，所述第四与门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出负相时钟信号，所述第四与门的输出端用于输出正相时钟信号。

作为本发明的另一个方面，提供一种Buck-Boost开关电源，其中，包括四管Buck-Boost电路和前文所述的自适应开关控制电路，所述四管Buck-Boost电路包括第一功率管、第二功率管、第三功率管、第四功率管和电感，

所述第一功率管的驱动端、第二功率管的驱动端、第三功率管的驱动端和第四功率管的驱动端均与所述自适应开关控制电路连接，

所述第一功率管的第一端为输入电压端，第二端连接电感的一端；

所述第二功率管的第一端连接所述电感的一端，第二端连接信号地；

所述第三功率管的第一端为输出电压端，第二端连接所述电感的另一端；

所述第四功率管的第一端连接所述电感的另一端，第二端连接信号地；

所述电感的一端为第一桥臂点，另一端为第二桥臂点；

所述四管Buck-Boost电路的开关周期包括依次切换的输入储能阶段、直接功率输入阶段、电流复位阶段和电流续流阶段，在所述输入储能阶段所述第一功率管和第四功率管同时导通，在所述直接功率输入阶段所述第一功率管和第三功率管同时导通，在所述电流复位阶段所述第二功率管和第三功率管同时导通，在所述电流续流阶段所述第二功率管和第四功率管同时导通，所述自适应开关控制电路能够根据所述四管Buck-Boost电路的输入电压和输出电压生成所述第一功率管、第二功率管、第三功率管和第四功率管的驱动端控制信号，以实现自适应调节所述四管Buck-Boost电路在开关周期的输入储能阶段、直接功率输入阶段、电流复位阶段的时长以及在电流续流阶段的负电流大小。

本发明提供的自适应开关控制电路，根据输入电压和输出电压能够自适应的控制功率管在导通阶段的时长，由于各个阶段的时长能够影响功率损耗，因此通过调节时长以及电流续流阶段负电流大小有效降低导通损耗和降低开关损耗，另外本发明提供的自适应开关电路由于不需要工作模式的切换，因而无需额外的检测控制电路，具有电路成本低控制简单的优势。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。

图1为本发明提供的Buck-Boost开关电源的电路结构图。

图2a为本发明提供的四管Buck-Boost电路在输入电压大于输出电压下的工作波形图。

图2b为本发明提供的四管Buck-Boost电路在输入电压小于输出电压下的工作波形图。

图2c为本发明提供的四管Buck-Boost电路在输入电压等于输出电压下的工作波形图。

图3为本发明提供的T1时长控制电路的电路原理图。

图4为本发明提供的T2时长控制电路的电路原理图。

图5为本发明提供的自适应负电流软开关电路的电路原理图。

图6为本发明提供的电感电流在不同工况下波形对比图。

图7为本发明提供的T1/T2在不同工况下变化曲线图。

图8为本发明提供的自适应负电流软开关电路波形变化图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。

为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本发明实施例中，提供一种Buck-Boost开关电源，如图1所示，包括四管Buck-Boost电路100和下文所述的自适应开关控制电路200，所述四管Buck-Boost电路100包括第一功率管Q1、第二功率管Q2、第三功率管Q3、第四功率管Q4、电感L、第一电容C1、第二电容C2、第三电容C3和第四电容C4，

所述第一功率管Q1的驱动端、第二功率管Q2的驱动端、第三功率管Q3的驱动端和第四功率管Q4的驱动端均与所述自适应开关控制电路200连接，

所述第一功率管Q1的第一端为输入电压端VIN，第二端连接电感L的一端，所述第一电容C1的两端分别与所述第一功率管Q1的第一端和第二端连接；

所述第二功率管Q2的第一端连接所述电感L的一端，第二端连接信号地PGND，所述第二电容C2的两端分别连接所述第二功率管Q2的第一端和第二端；

所述第三功率管Q3的第一端为输出电压端VOUT，第二端连接所述电感L的另一端，所述第三电容C3的两端分别与所述第三功率管Q3的第一端和第二端连接；

所述第四功率管Q4的第一端连接所述电感L的另一端，第二端连接信号地PGND，所述第四电容C4的两端分别与所述第四功率管Q4的第一端和第二端连接；

所述电感L的一端为第一桥臂点SWA，另一端为第二桥臂点SWB；

所述四管Buck-Boost电路100的开关周期包括依次切换的输入储能阶段T1、直接功率输入阶段T2、电流复位阶段T3和电流续流阶段T4，在所述输入储能阶段T1所述第一功率管Q1和第四功率管Q4同时导通，在所述直接功率输入阶段T2所述第一功率管Q1和第三功率管Q3同时导通，在所述电流复位阶段T3所述第二功率管Q2和第三功率管Q3同时导通，在所述电流续流阶段T4所述第二功率管Q2和第四功率管Q4同时导通，所述自适应开关控制电路200能够根据所述四管Buck-Boost电路100的输入电压和输出电压生成所述第一功率管Q1、第二功率管Q2、第三功率管Q3和第四功率管Q4的驱动端控制信号，以实现自适应调节所述四管Buck-Boost电路100在开关周期的输入储能阶段T1、直接功率输入阶段T2、电流复位阶段T3的时长以及在电流续流阶段T4的负电流大小。

应当理解的是，所述第一电容C1是第一功率管的结电容，第二电容C2是第二功率管的结电容，第三电容C3是第三功率管的结电容，第四电容C4是第四功率管的结电容。

需要说明的是，在一个开关周期内所述四管Buck-Boost电路主要有四个工作模态，包括输入储能阶段、直接功率传输阶段、电流复位阶段和电流续流阶段，典型工作波形如图2a~图2c所示，波形为四管Buck-Boost电路不同工况下的工作方式波形图，图2a为输入电压大于输出电压下的工作波形图，图2b为输入电压小于输出电压下的工作波形图，图2c为输入电压等于输出电压下的工作波形图。

1）储能阶段T1：在T1以前，电感电流iL为负值，电感电流从第二桥臂点SWB流向第一桥臂点SWA。T1开始时刻，第二功率管Q2关闭，死区阶段开始，反向的电感电流iL给第一功率管Q1和第二功率管Q2的结电容充电，逐步抬升第一桥臂点SWA的电压。当第一桥臂点SWA的电压达到输入电压V _in 时，第一功率管Q1打开，实现零电压开启，死区阶段结束。此时，第一功率管Q1和第二功率管Q4同时导通，输入电压直接给电感L充电，电感电流iL逐渐增大，其电流方向也从负向转换到正向（此处需要说明的是，将电流由第一桥臂点SWA流向第二桥臂点SWB的方向定义为正向）。电感电流的幅值与该阶段时长T1正相关，控制T1将有助于限制电感电流峰值，提升效率。电感电流变化值与输入电压V _in 以及该阶段时长T1成正比：

2）直接功率传输阶段T2：T1结束时刻，第四功率管Q4关断，电感电流iL持续给第三功率管Q3和第四功率管Q4的结电容充电，逐步抬升第二桥臂点SWB的电压。当第二桥臂点SWB的电压达到V _o 时，第三功率管Q3打开，实现零电压开启，死区阶段结束。导通阶段2，第一功率管Q1和第三功率管Q3共同导通，输入端电源通过电感L将能量直接传输至输出端负载。电感电流的斜率与V _in 、V _o 间差值有关。电感电流变化值与输入输出差值（V _in -V _o ）以及该阶段时长T2成正比。

3）复位阶段T3：T2结束时刻，第一功率管Q1关断，电感电流iL此时为正，第一功率管Q1和第二功率管Q2的结电容持续放电，第一桥臂点SWA的电压逐步下降。当第一桥臂点SWA的电压下降到0时，第二功率管Q2打开，实现零电压开启，死区阶段结束。导通阶段3，第二功率管Q2和第三功率管Q3共同导通，存储在电感L中的能量传输到输出，电感电流逐渐减小并从正向回到负向。电感电流的变化量与输出电压V _o 以及该阶段的时长T3成正比：

为了保证电感L的伏秒平衡，T3满足以下关系：

。

4）电流续流阶段T4：T3结束时刻，第三功率管Q3关断，电感电流iL此时为负，第三功率管Q3和第四功率管Q4的结电容持续放电，第二桥臂点SWB的电压逐步下降。当第二桥臂点SWB的电压下降到0时，第四功率管Q4打开，实现零电压开启，死区阶段结束。导通阶段4，第二功率管Q2和第四功率管Q4共同导通，电感两端电压为0，电感电流保持负向且幅值几乎不变。

由于在储能阶段T1、直接功率传输阶段T2以及复位阶段T3的时长与输入域电压和输出电压之间的大小相关，而不同阶段的时长能够影响电路的开关损耗及导通损耗，因此本发明实施例通过设置自适应开关控制电路能够根据不同工况（即输入电压与输出电压之间的大小关系）自适应调节不同阶段的时长，从而能够有效降低开关损耗及导通损耗。

作为自适应开关控制电路的具体实施方式，图1中根据本发明实施例提供的自适应开关控制电路的结构框图，如图1所示，用于四管Buck-Boost电路，所述四管Buck-Boost电路100包括第一功率管Q1、第二功率管Q2、第三功率管Q3、第四功率管Q4，所述四管Buck-Boost电路100的开关周期包括依次切换的输入储能阶段T1、直接功率输入阶段T2、电流复位阶段T3和电流续流阶段T4，在所述输入储能阶段T1所述第一功率管Q1和第四功率管Q4同时导通，在所述直接功率输入阶段T2所述第一功率管Q1和第三功率管Q3同时导通，在所述电流复位阶段T3所述第二功率管Q2和第三功率管Q3同时导通，在所述电流续流阶段T4所述第二功率管Q2和第四功率管Q4同时导通，所述自适应开关控制电路200包括：

T1时长控制电路210、T2时长控制电路220和自适应负电流软开关电路230，所述T1时长控制电路210和所述T2时长控制电路220均与所述自适应负电流软开关电路230连接，

所述T1时长控制电路210用于根据所述四管Buck-Boost电路100的输入电压采样值以及输出电压采样值确定输入储能阶段时长，并生成第四功率管Q4的驱动控制信号以实现自适应调节所述输入储能阶段时长T1；

所述T2时长控制电路220用于根据所述四管Buck-Boost电路100的输入电压采样值确定直接功率输入阶段时长，并生成第一功率管Q1的驱动控制信号和第二功率管Q2的驱动控制信号以实现自适应调节所述直接功率输入阶段时长T2；

所述自适应负电流软开关电路230用于检测所述第三功率管Q3在所述电流复位阶段的电流，以及用于根据所述四管Buck-Boost电路100的输入电压采样值确定所述第三功率管Q3的关断基准电压信号，并生成第三功率管Q3的驱动控制信号以自适应调节所述电流复位阶段时长T3和所述电流续流阶段T4的负电流大小。

需要说明的是，本发明实施例提供的T1时长控制电路根据输入输出电压决定输入储能阶段T1的时长，T1时长与输入电压进而共同决定该阶段电感电流波形；T2时长控制电路根据输入电压决定直接功率输入阶段T2时长，T2时长与输入输出电压进而共同决定该阶段的电感电流波形；自适应负电流软开关电路用于检测第三功率管在所述电流复位阶段的电流，以及用于根据所述四管buck-boost电路在第一功率管开启瞬间第一桥臂点SWA电压与输入电压的关系确定所述第三功率管的关断基准电压信号。

综上，本发明提供的自适应开关控制电路，根据输入电压和输出电压能够自适应的控制功率管在导通阶段的时长，由于各个阶段的时长能够影响功率，因此通过调节时长以及电流续流阶段负电流以达到有效降低导通损耗和降低开关损耗，另外本发明提供的自适应开关电路由于不需要工作模式的切换，因而无需额外的检测控制电路，具有电路成本低控制简单的优势。

如图3所示，所述T1时长控制电路210包括：平方除法电流产生电路211和第四功率管的控制信号产生电路212，所述平方除法电流产生电路211与所述第四功率管的控制信号产生电路212连接，

所述平方除法电流产生电路211用于根据所述四管Buck-Boost电路100的输入电压采样值以及输出电压采样值确定第一充电电流（即CT1的充电电流），

所述第四功率管Q4的控制信号产生电路用于根据所述第一充电电流确定所述输入储能阶段时长T1之间的关系，并生成所述第四功率管Q4的驱动控制信号以实现自适应调节所述输入储能阶段时长T1。

进一步具体地，所述平方除法电流产生电路211包括：

第一运算放大器A1、第二运算放大器A2、第三运算放大器A3、第一MOS管PM1、第二MOS管PM2、第三MOS管PM3、第四MOS管PM4、第五MOS管PM5、第六MOS管PM6、第一三极管BJT1、第二三极管BJT2、第三三极管BJT3、第四三极管BJT4、第五三极管BJT5、第六三极管BJT6、第一电流源IM1、第二电流源IM2、第一电阻R1、第二电阻R2、第三电阻R3、第三十电阻R3’和第四电阻R4，

所述第一运算放大器A1的负相输入端连接输出采样电压端VOS1，所述第一运算放大器A1的正相输入端分别连接所述第一MOS管PM1的第一端和所述第一电阻R1的一端，所述第一电阻R1的另一端连接信号地PGND，所述第一MOS管PM1的第二端连接供电电源VDD，所述第一运算放大器A1的输出端分别连接所述第一MOS管PM1的驱动端和所述第二MOS管PM2的驱动端，所述第二MOS管PM2的第二端连接所述供电电源VDD，所述第二MOS管PM2的第一端连接所述第一三极管BJT1的集电极，所述第一三极管BJT1的发射极与所述第三三极管BJT3的集电极连接，所述第三三极管BJT3的发射极连接所述信号地PGND，所述第三三极管BJT3的基极连接所述第三三极管BJT3的集电极，

所述第二运算放大器A2的负相输入端连接输入电压采样端VINS1，所述第二运算放大器A2的正相输入端分别连接所述第三MOS管PM3的第一端和第二电阻R2的一端，所述第二运算放大器A2的输出端分别连接所述第三MOS管PM3的驱动端和所述第四MOS管PM4的驱动端，所述第三MOS管PM3的第二端连接所述供电电源VDD，所述第三MOS管PM3的第一端连接所述第二电阻R2的一端，所述第二电阻R2的另一端连接信号地PGND，所述第四MOS管PM4的第二端连接所述供电电源VDD，所述第四MOS管PM4的第一端连接所述第二三极管BJT2的集电极，所述第二三极管BJT2的发射极连接所述第一三极管BJT1的发射极，

所述第五三极管BJT5的集电极连接所述供电电源VDD，所述第五三极管BJT5的发射极连接所述第二三极管BJT2的基极，所述第五三极管BJT5的基极连接所述第四MOS管PM4的第一端，

所述第六三极管BJT6的集电极连接所述供电电源VDD，所述第六三极管BJT6的发射极连接所述第一三极管BJT1的基极，所述第六三极管BJT6的基极连接所述第一三极管BJT1的基极，

所述第一电流源IM1的正极连接所述第二三极管BJT2的基极，所述第一电流源IM1的负极连接所述信号地PGND，

所述第二电流源IM2的正极连接所述第一三极管BJT1的基极，所述第二电流源IM2的负极连接所述信号地PGND，

所述第三运算放大器A3的正相输入端连接所述第三十电阻R3’的一端，所述第三十电阻R3’的另一端连接所述第二三极管BJT2的基极，所述第三运算放大器A3的负相输入端连接所述第三电阻R3的一端，所述第三电阻R3的另一端连接所述第一三极管BJT1的基极，所述第四电阻R4的一端连接所述第三运算放大器A3的负相输入端，所述第四电阻R4的另一端连接所述第三运算放大器A3的输出端，所述第三运算放大器A3的输出端连接所述第四三极管BJT4的基极，

所述第四三极管BJT4的集电极连接所述第五MOS管PM5的第一端，所述第四三极管BJT4的发射极连接所述第三三极管BJT3的基极，所述第五MOS管PM5的第二端连接所述供电电源VDD，所述第五MOS管PM5的驱动端连接所述第五MOS管PM5的第一端，

所述第六MOS管PM6的驱动端连接所述第五MOS管PM5的驱动端，所述第六MOS管PM6的第一端连接所述供电电源VDD，所述第六MOS管PM6的第二端为所述平方除法电流产生电路211的输出端；

所述第四功率管的控制信号产生电路212包括：第一充电电容CT1、第一开关SW1、第一比较器CMP1、第一延时电路Delay1、第一SR触发器SR1、第二SR触发器SR2、第一反相器INV1和第一与门AND1，

所述第一充电电容CT1的一端与所述平方除法电流产生电路211的输出端连接，所述第一充电电容CT1的另一端连接信号地PGND，

所述第一开关SW1的一端连接所述第一充电电容CT1的一端，所述第一开关SW1的另一端连接所述信号地PGND，所述第一开关SW1的控制端连接所述第一SR触发器SR1的Q端，

所述第一比较器CMP1的负相输入端用于输入误差放大信号，所述第一比较器CMP1的正相输入端连接所述第一充电电容CT1的一端，所述第一比较器CMP1的输出端连接所述第一延时电路Delay1的输入端，所述第一延时电路Delay1的输出端连接所述第一SR触发器SR1的S端，所述第一SR触发器SR1的R端用于输入周期复始信号，

所述第二SR触发器SR2的R端连接所述第一SR触发器SR1的S端，所述第二SR触发器SR2的S端连接所述第一与门AND1的输出端，所述第二SR触发器SR2的Q端为所述第四功率管的控制信号产生电路212的输出端，用于输出第四功率管Q4的驱动控制信号，

所述第一与门AND1的第一输入端用于输入第四功率管的零电压导通信号Q4_ZVS，所述第一与门AND1的第二输入端连接所述第一反相器INV1的输出端，所述第一反相器INV1的输入端用于输入第三功率管的驱动控制信号G3，

所述第一SR触发器SR1的S端和所述第二SR触发器SR2的R端连接后作为所述第四功率管的关断信号输出端Q4_OFF。

优选地，所述第一MOS管PM1、第二MOS管PM2、第三MOS管PM3、第四MOS管PM4、第五MOS管PM5和第六MOS管PM6具体可以为P型MOS管，则P型MOS管的第一端为漏极，第二端为源极，驱动端为栅极。

另外，在本发明实施例中，第一MOS管PM1与第二MOS管PM2的沟道长度相同且宽长比成比例，第三MOS管PM3与第四MOS管PM4的沟道长度相同且宽长比成比例，第五MOS管PM5与第六MOS管PM6的沟道长度相同且宽长比成比例，第一电阻R1与第二电阻R2阻值相等，第三电阻R3与第四电阻R4阻值相等，第一三极管BJT1与第二三极管BJT2同型号同参数，且均为NPN型三极管。

在本发明实施例中，如图3所示，T1时长控制电路包括平方除法电流产生电路和G4控制信号产生电路TIMER1；平方除法电流产生电路中输入电压采样值VINS1和输出电压采样值VOS1分别通过第一运算放大器A1、第二运算放大器A2、第一电阻R1、第二电阻R2以相同的比例转化为电流I1、I2。根据BJT管中PN结电流关系有：I1=Is exp（VBE1/VT）、I2=Is exp（VBE2/VT），由此可得第三运算放大器A3与第三电阻R3、第三十电阻R3’、第四电阻R4组成的比例运算放大器输入差等于VBE2-VBE1=VTln（I1/I2），经该比例运算放大器后得VBE4=（R2/R1）（VBE2- VBE1）+VBE2，即Io=I2(I2/I1)(R4/R3)，又R3= R4=R，假设第五MOS管PM5与第六MOS管PM6宽长比比例为1:1，则有Io= I2 (I2/I1)=VIN2/RVo。该电流对第一充电电容CT1充电，当充电电压达到Verro，第一比较器CMP1输出高电平，经10ns延时后输出给第一触发器SR1的S端，此时第一触发器SR1的输出Q为高电平使第一开关SW1闭合，第一比较器CMP1输出低电平，因此得到10ns高电平脉宽的Q4_OFF信号，由于周期复始信号TS_START与SR触发器的R端相连，因此TIMER1电路完成与VIN2/Vo成反比的T1阶段时长控制。当Q4_OFF信号为高电平，第四功率管Q4的栅极控制信号G4为低电平，当第三功率管Q3的栅极控制信号G3为低电平且第四功率管Q4满足ZVS条件（当第二桥臂点SWB的电压小于第四功率管Q4设定的ZVS基准值）使Q4_ZVS信号为高电平时，第四功率管Q4的栅极控制信号G4为高电平。

如图4所示，所述T2时长控制电路220包括：受控于输入电压电流产生电路221和第一功率管与第二功率管控制信号产生电路222，所述受控于输入电压电流产生电路221和所述第一功率管与第二功率管控制信号产生电路222连接，

所述受控于输入电压电流产生电路221用于根据所述四管Buck-Boost电路的输入电压采样值确定第二充电电流，

所述第一功率管与第二功率管控制信号产生电路222用于根据所述第二充电电流确定所述直接功率输入阶段时长，并生成所述第一功率管Q1的驱动控制信号与所述第二功率管Q2的驱动控制信号以实现自适应调节所述直接功率输入阶段时长。

具体地，所述受控于输入电压电流产生电路221包括：第四运算放大器A4、第七MOS管PM7、第八MOS管PM8、第九MOS管PM9、第十MOS管PM10、第十一MOS管NM1、第十二MOS管NM2和第五电阻R5，

所述第四运算放大器A4的负相输入端连接输入电压采样端VINS1，所述第四运算放大器A4的正相输入端连接所述第七MOS管PM7的第一端，所述第四运算放大器A4的输出端分别连接所述第七MOS管PM7的驱动端和所述第八MOS管PM8的驱动端，

所述第七MOS管PM7的第二端和所述第八MOS管PM8的第二端均连接供电电源VDD，所述第七MOS管PM7的第一端连接所述第五电阻R5的一端，所述第五电阻R5的另一端连接信号地PGND，

所述第八MOS管PM8的第一端连接所述第十一MOS管NM1的第一端，所述第十一MOS管NM1的第二端与所述第十二MOS管NM2的第二端连接且均连接信号地，所述第十一MOS管NM1的驱动端分别连接所述第十二MOS管NM2的驱动端和所述第八MOS管PM8的第一端，

所述第十二MOS管NM2的第一端分别连接所述第九MOS管PM9的第一端和所述第九MOS管PM9的驱动端，所述第九MOS管PM9的第二端和所述第十MOS管PM10的第二端均与所述供电电源VDD连接，所述第九MOS管PM9的驱动端与所述第十MOS管PM10的驱动端连接，

所述第十MOS管PM10的第一端为所述受控于输入电压电流产生电路221的输出端；

所述第一功率管与第二功率管控制信号产生电路222包括：第二充电电容CT2、第二开关SW2、第二比较器CMP2、第二延时电路Delay2、第三SR触发器SR3、第四SR触发器SR4、第二反相器INV2和第二与门AND2，

所述第二充电电容CT2的一端连接所述受控于输入电压电流产生电路的输出端，所述第二充电电容CT2的另一端连接信号地PGND，

所述第二开关SW2的一端连接所述第二充电电容CT2的一端，所述第二开关SW2的另一端连接所述信号地PGND，

所述第二比较器CMP2的负相输入端用于输入误差放大信号（该误差放大信号通常为输出反馈电压与基准电压经过误差放大器产生，用于调节维持输出电压不变），所述第二比较器CMP2的正相输入端连接所述第二充电电容CT2的一端，所述第二比较器CMP2的输出端连接所述第二延时电路Delay2的输入端，所述第二延时电路Delay2的输出端连接所述第三SR触发器SR3的S端，所述第三SR触发器SR3的Q端连接所述第二开关SW2的控制端，所述第三SR触发器SR3的R端连接所述T1时长控制电路中的第四功率管Q4的关断信号输出端，

所述第四SR触发器SR4的R端与所述第三SR触发器SR3的S端连接后作为所述第一功率管的关断信号输出端Q1_OFF，所述第四SR触发器SR4的S端用于输入周期复始信号，所述第四SR触发器SR4的Q端连接所述第二反相器INV2的输入端，且所述第二反相器INV2的输入端为所述第一功率管的驱动控制信号输出端G1，用于输出第一功率管的驱动控制信号，

所述第二反相器INV2的输出端连接所述第二与门AND2的第一输入端，所述第二与门AND2的第二输入端用于输入第二功率管的零电压导通信号Q2_ZVS，所述第二与门AND2的输出端为所述第二功率管的驱动控制信号输出端G2，用于输出第二功率管的驱动控制信号。

在本发明实施例中，所述第七MOS管PM7、第八MOS管PM8、第九MOS管PM9和第十MOS管PM10具体可以为P型MOS管，所述P型MOS管的第一端为漏极，第二端为源极，驱动端为栅极。第十一MOS管和第十二MOS管为N型MOS管，N型MOS管的第一端为漏极，第二端为源极，驱动端为栅极。

另外，在本发明实施例中，所述第七MOS管PM7和第八MOS管PM8、第九MOS管PM9和第十MOS管PM10、第十一MOS管和第十二MOS管为N型MOS管分别有相同的沟道长度和成比例的宽长比。

具体地，如图4所示，T2时长控制电路包括受控于输入电压的电流产生电路和G1、G2控制信号产生电路TIMER2；受控于输入电压的电流产生电路中输入电压采样值VINS1通过第四运算放大器A4和第五电阻R5转化为电流I3，假设电流镜像为1:1的情况下，受控于输入电压的电流产生电路得到输出电流Io=VINS1/R。输出电流Io= VINS1/R对第二充电电容CT2充电，当充电电压达到Verro，第二比较器CMP2输出高电平，经10ns延时后输出给第三触发器SR3的S端，此时第三触发器SR3的输出Q为高电平使第二开关SW2闭合，第二比较器CMP2输出低电平，因此得到10ns高电平脉宽的Q1_OFF信号，由于Q4关断信号Q4_OFF信号与SR触发器的R端相连，因此TIMER2电路完成与输入电压VIN成反比的T2阶段时长控制。当周期复始信号TS_START为高电平时，第一功率管Q1的栅极控制信号G1为高电平，当Q1_OFF信号为高电平时，第一功率管Q1的栅极控制信号G1为低电平；当第一功率管Q1的栅极控制信号G1为低电平且第二功率管Q2达到ZVS条件(当SWA点电压小于功率MOS管Q2设定的ZVS基准值)使Q2_ZVS信号为高电平时，功率MOS管Q2的栅极控制信号G2为高电平。

综上所述，T1时长与VIN²/Vo成反比，与功率成正比；T2与VIN成反比，可得T1/T2=VIN/Vo，能够根据不同的输入输出电压工况自适应的调整T1、T2阶段的时长，可减小波形有效值，从而减小导通损耗，且在boost工况下更有利于实现Q2管的ZVS。

作为自适应负电流软开关电路的具体实施方式，如图5所示，所述自适应负电流软开关电路230连接包括：电流检测电路231、自适应基准提供电路232和第三功率管控制信号产生电路233，所述电流检测电路和所述自适应基准提供电路均与所述第三功率管的控制信号产生电路连接，

所述电流检测电路231用于根据所述第二功率管的控制信号和第一桥臂点电压确定所述第三功率管在所述电流复位阶段的电流，并将检测到的电流值转换为电压值；

所述自适应基准提供电路232用于根据所述四管Buck-Boost电路的输入电压和第一桥臂点电压确定所述第三功率管的关断基准电压信号，

所述第三功率管的控制信号产生电路233用于根据所述电流复位阶段的电流所对应的电压值与所述第三功率管的关断基准电压信号进行比较后的结果生成第三功率管的驱动控制信号。

进一步具体地，所述电流检测电路231包括：采样电阻RS、第十五电阻RS1、第十六电阻RS2、第五运算放大器A5、第十三MOS管PM11、第十四MOS管PM12、第六电阻R6、第三比较器CMP3、第六运算放大器A6、第十五MOS管PM13、第十六MOS管PM14和第七电阻R7，

所述采样电阻RS的一端用于连接第二功率管Q2的源极，所述采样电阻RS的另一端连接信号地PGND，所述第十五电阻RS1的一端用于连接所述第二功率管Q2的源极，所述第十五电阻RS1的另一端连接所述第五运算放大器A5的正相输入端，所述第十六电阻RS2的一端连接信号地PGND，所述第十六电阻RS2的另一端连接所述第五运算放大器A5的负相输入端，

所述第五运算放大器A5的输出端分别连接所述第十三MOS管PM11的驱动端和所述第十四MOS管PM12的驱动端，所述第十三MOS管PM11的第一端连接所述第五运算放大器A5的正相输入端，所述第十三MOS管PM11的第二端和所述第十四MOS管PM12的第二端均连接供电电源VDD，所述第十四MOS管PM12的第一端连接所述第六电阻R6的一端，所述第六电阻R6的另一端连接所述信号地PGND，

所述第六运算放大器A6的负相输入端用于输入第一参考电压VREF，所述第六运算放大器A6的正相输入端连接第十五MOS管PM13的第一端，所述第六运算放大器A6的输出端分别连接所述第十五MOS管PM13的驱动端和所述第十六MOS管PM14的驱动端，

所述第十五MOS管PM13的第一端连接所述第七电阻R7的一端，所述第七电阻R7的另一端连接信号地PGND，所述第十五MOS管PM13的第二端和所述第十六MOS管PM14的第二端均连接所述供电电源VDD，所述第十六MOS管PM14的第一端连接所述第五运算放大器A5的反相输入端，

所述第三比较器CMP3的负相输入端连接所述第十四MOS管PM12的第一端，所述第三比较器CMP3的正相输入端连接所述自适应基准提供电路的输出端，所述第三比较器CMP3的输出端为所述电流检测电路的输出端；

所述自适应基准提供电路232包括：第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第四比较器CMP4、第五比较器CMP5、第一D触发器DFF1、第二D触发器DFF2、第四反相器INV4、第五反相器INV5、第三与门AND3、计数器COUNTER和数模转换器DAC，

所述第八电阻R8的一端用于输入所述输入电压，另一端分别连接所述第九电阻R9的一端和所述第四比较器CMP4的负相输入端，

所述第九电阻R9的另一端分别连接所述第十电阻R10的一端和所述第五比较器CMP5的正相输入端，所述第十电阻R10的另一端连接信号地PGND，

所述第十一电阻R11的一端用于输入所述第一桥臂点SWA电压，另一端分别连接所述第十二电阻R12的一端和所述第四比较器CMP4的正相输入端；所述第十二电阻R12的另一端连接信号地PGND；

所述第四比较器CMP4的正相输入端与所述第五比较器CMP5的负相输入端连接，所述第四比较器CMP4的输出端连接所述第一D触发器DFF1的D端，所述第五比较器CMP5的输出端连接所述第二D触发器DFF2的D端，

所述第一D触发器DFF1的CK端用于输入第一功率管Q1的驱动控制信号，所述第一D触发器DFF1的Q端分别连接所述第四反相器INV4的输入端和所述计数器COUNTER的UP输入端，

所述第二D触发器DFF2的CK端用于输入第一功率管Q1的驱动控制信号，所述第二D触发器DFF2的Q端分别连接所述第五反相器INV5的输入端和所述计数器COUNTER的DN输入端，

所述第四反相器INV4的输出端连接所述第三与门AND3的第一输入端，所述第五反相器INV5的输出端连接所述第三与门AND3的第二输入端，所述第三与门AND3的输出端连接所述计数器COUNTER的LT输入端，

所述计数器COUNTER的CK端用于输入第一功率管Q1的驱动控制信号，所述计数器COUNTER的输出端与所述数模转换器DAC的输入端连接，所述数模转换器DAC的输出端为所述自适应基准提供电路的输出端。

在本发明实施例中，所述第十三MOS管、第十四MOS管、第十五MOS管和第十六MOS管具体可以为P型MOS管，所述P型MOS管的第一端为漏极，第二端为源极，驱动端为栅极。

另外，在本发明实施例中，第二采样电阻RS1与第三采样电阻RS2大小相同，第一电阻RS与第二采样电阻RS1和第三采样RS2的阻值为K倍关系，第十三MOS管PM11与第十四MOS管PM12沟道长度相同，宽长比成比例，第十五MOS管PM13与第十六MOS管PM14沟道长度相同，宽长比成比例。

具体地，所述第三功率管的控制信号产生电路233包括：第一传输门Trans1、第二传输门Trans2、第三延时电路Delay3、第一异或门XOR1、第五与门AND5、第五SR触发器SR5、第十三电阻R13、第十四电阻R14、第六比较器CMP6、第四延时电路Delay4、第三异或门XOR3和第六与门AND6，

所述第二传输门Trans2的输入端与所述电流检测电路的输出端连接，所述第二传输门Trans2的输出端与所述第一传输门Trans1的输出端连接，所述第一传输门Trans1的输入端连接信号地PGND，所述第一传输门Trans1的正相控制端和所述第二传输门Trans2的负相控制端均用于输入正相时钟信号ZCD_CLK+，所述第一传输门Trans1的负相控制端和所述第二传输门Trans2的正相控制端均用于输入负相时钟信号ZCD_CLK-，

所述第三延时电路Delay3的输入端连接所述第二传输门Trans2的输出端，所述第三延时电路Delay3的输出端连接所述第一异或门XOR1的第一输入端，

所述第一异或门XOR1的第二输入端连接所述第三延时电路Delay3的输入端，所述第一异或门XOR1的输出端连接所述第五与门AND5的第一输入端，

所述第五与门AND5的第二输入端连接所述第三延时电路Delay3的输入端，所述第五与门AND5的输出端连接所述第五SR触发器SR5的R端，且所述第五与门AND5的输出端为所述第三功率管的关断控制信号端Q3_OFF，用于输出第三功率管的关断控制信号，

所述第十三电阻R13的一端用于输入第二桥臂点SWB电压，另一端分别连接第十四电阻R14的一端和第六比较器CMP6的正相输入端；所述第十四电阻R14的另一端连接信号地PGND；

所述第六比较器CMP6的负相输入端用于输入第三参考电压VREF3，所述第六比较器CMP6的输出端连接所述第四延时电路Delay4的输入端；

所述第四延时电路Delay4的输出端与所述第三异或门XOR3的第一输入端连接，所述第三异或门XOR3的第二输入端连接所述第四延时电路Delay4的输入端，所述第三异或门XOR3的输出端连接所述第六与门AND6的第一输入端，

所述第六与门AND6的第二输入端连接所述第四延时电路Delay4的输入端，所述第六与门AND6的输出端为所述第三功率管的开启控制信号端Q3_ON，用于输出第三功率管的开启控制信号，

所述第五SR触发器SR5的S端与所述第六与门AND6的输出端连接，所述第五SR触发器SR5的Q端为所述第三功率管的控制信号产生电路的输出端G3，用于输出第三功率管的驱动控制信号。

在本发明实施例中，为了防止第二功率管开启瞬间流入大电流产生的尖峰误触发，所述第三功率管的控制信号产生电路还包括：第五延时电路Delay5、第二异或门XOR2、第四与门AND4和第三反相器INV3，

所述第五延时电路Delay5的输入端用于输入第二功率管的驱动控制信号，所述第五延时电路Delay5的输出端与所述第二异或门XOR2的第一输入端连接，

所述第二异或门XOR2的第二输入端与所述第五延时电路Delay5的输入端连接，所述第二异或门XOR2的输出端与所述第四与门AND4的第一输入端连接，

所述第四与门AND4的第二输入端连接所述第五延时电路Delay5的输入端，所述第四与门AND4的输出端连接所述第三反相器INV3的输入端，所述第三反相器INV3的输出端用于输出负相时钟信号，所述第四与门AND4的输出端用于输出正相时钟信号ZCD_CLK+。

在本发明实施例中，如图5所示，自适应负电流软开关电路包括电流检测电路、自适应基准提供电路以及G3控制信号产生电路。电流检测电路通过引入基准电流IREF提供负电流采样范围（定义电感电流从SWA到SWB为正电流），假设第十三MOS管PM11与第十四MOS管PM12的电流比例为1:1，第十五MOS管PM13与第十六MOS管PM14的电流比例为1:1。正负采样电流可以分别通过第十三MOS管PM11或第十六MOS管PM14到采样电阻RS形成电流通路。当采样电流大小为零时，第十三MOS管PM11中电流大小为IREF，则第六电阻R6上电压为IREF*R6。当大小为Isense的正采样电流流经RS时，第十三MOS管PM11中电流大小为Isense+IREF，则第六电阻R6上电压为（Isense+IREF）*R6；当大小为Isense的负采样电流流经RS时，第十三MOS管PM11中电流大小为IREF -Isense，则第六电阻R6上电压为（IREF -Isense）*R6。

自适应基准提供电路中：如在第一功率管Q1栅极控制信号G1上升沿时，第一桥臂点SWA的电压分压值大于VREF1，第四比较器CMP4输出高电平，第一D触发器DIFF1的Q端输出高电平给计数器COUNTER的UP端，使得计数器加一，数模转换器DAC为电流检测电路提供更大基准；如在第一功率管Q1栅极控制信号G1上升沿时，第一桥臂点SWA电压分压值小于VREF2，第五比较器CMP5输出高电平，第二D触发器DIFF2的Q端输出高电平给计数器COUNTER的DN端，使得计数器减一，数模转换器DAC为电流检测电路提供更小基准；如在第一功率管Q1栅极控制信号G1上升沿时，第一桥臂点SWA电压分压值大于VREF2且小于VREF1，第四比较器CMP4与第五比较器CMP5均输出低电平，第一D触发器DIFF1和第二D触发器DIFF2的Q端均输出低电平，通过第四反相器INV4、第五反相器INV5和第三与门AND3，使计数器COUNTER的LT端为高电平，使得计数器COUNTER输出不变，数模转换器DAC为第三比较器CMP3提供基准不变。因此第三比较器CMP3能够在第二功率管Q2不同大小负电流处发生跳变得到Q3_OFF信号。

电流检测电路针对第二功率管Q2与第三功率管Q3同开的T3阶段，电感电流由正下降到负。自适应基准提供电路检测第一功率管Q1的栅极控制信号G1上升沿处第一桥臂点SWA电压，判断在该输入电压VIN下第一功率管Q1是否处于最佳ZVS范围内，并调整第三比较器CMP3的正相输入端的基准电压，使第三功率管Q3在不同大小负电流处关断输出Q3_OFF信号，以此调整续流阶段负电流大小，使得在下一周期前固定死区时间里保证第一功率管Q1的结电容充电能够达到开启最佳ZVS范围，以此减小第一功率管Q1的开关损耗。

需要说明的是，此处ZVS为零电压导通，例如此处针对Q1管，当Q1管源漏两端压差近似为0时（即SWA接近VIN）打开Q1，则认为Q1为零电压导通，零电压导通的优点为开关损耗低。

G3控制信号产生电路中考虑到在第二功率管Q2打开瞬间电流尖峰响应可能产生误触发，添加第一传输门Trans1作为第二功率管Q2开启后50ns屏蔽电路，Q3_OFF信号保持低电平；50ns后第三比较器CMP3的输出作为ZCD信号（传输门输出信号）输出，第三延时电路Delay3_10ns、第一异或门XOR1、第五与门AND5用于识别ZCD信号上升沿（即T3阶段电流下降到基准点处）并输出10ns高电平脉宽的Q3_OFF信号。

当第二桥臂点SWB电压分压值达到VREF3，满足第三功率管Q3的ZVS导通条件（第二桥臂点SWB电压分压值达到第三参考电压VREF3），第六比较器CMP6输出跳变为高电平，经过延时电路delay_10ns、第三异或门XOR3、第六与门AND6后得到高电平脉宽为10ns的Q3_ON信号，当Q3_ON信号为高电平，第三功率管Q3的栅极控制信号G3输出高电平，当Q3_OFF信号为高电平，第三功率管Q3的栅极控制信号G3输出低电平，可为Q3_ON、Q3_OFF信号添加屏蔽电路，防止第五触发器SR5发生误触发。

综上所述，电流续流阶段负电流绝对值大小与该周期第一功率管Q1开启前瞬间第一桥臂点SWA的电压成反比，将第一功率管Q1开启前瞬间第一桥臂点SWA的电压维持在预设最佳ZVS导通范围之间，此处为输入电压VIN 的90%~95%（可由输入电压VIN与第一桥臂点SWA的分压比设定），使得第一功率管Q1的开关损耗受控于一定范围内，实现软开关。

正常工作下，改变不同输入输出电压工况，不考虑负电流变化时， T1时长控制电路及T2时长控制电路工作结果可见测试波形如图6所示，当输入电压VIN不变，随着输出电压VO增大，T1阶段电感电流上升斜率不变，时长增加，T2阶段电感电流斜率减小，时长不变；T3阶段电感电流斜率减小。当输出电压VO不变，随着输入电压VIN增大，T1阶段电感电流上升斜率增大，时长减小，T2阶段电感电流斜率增大，时长减小，T3阶段电感电流斜率不变。T1/T2在不同工况下变化曲线如图7所示：T1/T2与输入电压VIN成反比，与输出电压Vo成正比。

自适应负电流软开关工作波形如图8所示：其中Vth1~Vth2为输入电压为VIN1条件下保证功率MOS管Q1处于预设最佳ZVS导通状态的SWA点电压范围，Vth1’~Vth2’为输入电压为VIN2条件下保证第一功率管Q1处于预设最佳ZVS导通状态的第一桥臂点SWA的电压范围。SWA1为输入电压VIN1条件下Vth1~Vth2范围内最终稳定的一个最佳ZVS导通点电压，SWA2为输入电压VIN2条件下Vth1’~Vth2’范围内最终稳定的一个最佳ZVS导通点电压。T1’、T2’、T3’、 T4’、 T5’、 T6’、 T7’为输入电压变化前后连续的7个工作周期。

在周期T2’中G1上升沿前输入电压为VIN1，SWA1点仍处于最佳ZVS范围Vth1~Vth2内，DAC提供基准不变，因此周期T2’中负电流维持不变，在周期T3’之前Q1、Q2同时关闭的恒定死区时间内负电流将结电容C2充电到同样的SWA1电压点，但由于此时输入电压已上升到VIN2，因此SWA1点电压小于输入电压VIN2 的最佳ZVS点，第一功率管Q1不再是软开关导通；于是在周期T3’中G1上升沿DAC调整输出一个更小的基准电压使得该周期内第三功率管Q3关断处负电流绝对值更大，于是在周期T4’前同样的死区时间内结电容C2（即第二电容C2）充电到更大的SWA点电压，由于此SWA电压仍未达到VIN2的最佳ZVS范围，因此DAC不断在随后每个周期G1上升沿下调基准电压，增大续流阶段负电流绝对值大小，直到周期T5’中的负电流能够在周期T6’前死区将结电容C2充电至VIN2的最佳ZVS电压点SWA2（Vth1’~Vth2’范围内），此后DAC基准不变，负电流大小不变，第一功率管Q1维持该输入条件下最佳ZVS导通点，实现软开关，降低开关损耗。

综上，本发明提供的自适应开关控制电路，与现有技术相比，自适应的根据输入电压VIN和输出电压VO控制开关管Q1和开关管Q4同时导通阶段的时长T1与功率成正比，可减小波形有效值，从而减小导通损耗；自适应的根据输入电压VIN调整开关管Q1和开关管Q3同时导通阶段的时长T2，保持T1/T2占空比为VIN/Vo，在boost工况下更有利于实现Q2管的ZVS，在其他工况下导通损耗更低；根据开关管Q1开启瞬间前左桥臂点SWA点电压自适应的调整该周期内电流续流阶段的负电流大小，保证开关管Q1最佳ZVS导通点，减小开关管Q1的开关损耗。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种自适应开关控制电路，其特征在于，用于四管Buck-Boost电路，所述四管Buck-Boost电路包括第一功率管、第二功率管、第三功率管和第四功率管，所述四管Buck-Boost电路的开关周期包括依次切换的输入储能阶段、直接功率输入阶段、电流复位阶段和电流续流阶段，在所述输入储能阶段所述第一功率管和第四功率管同时导通，在所述直接功率输入阶段所述第一功率管和第三功率管同时导通，在所述电流复位阶段所述第二功率管和第三功率管同时导通，在所述电流续流阶段所述第二功率管和第四功率管同时导通，所述自适应开关控制电路包括：

T1时长控制电路、T2时长控制电路和自适应负电流软开关电路，所述T1时长控制电路和所述T2时长控制电路均与所述自适应负电流软开关电路连接，

所述T1时长控制电路用于根据所述四管Buck-Boost电路的输入电压采样值以及输出电压采样值确定输入储能阶段时长，并生成第四功率管的驱动控制信号以实现自适应调节所述输入储能阶段时长；

所述T2时长控制电路用于根据所述四管Buck-Boost电路的输入电压采样值确定直接功率输入阶段时长，并生成第一功率管的驱动控制信号和第二功率管的驱动控制信号以实现自适应调节所述直接功率输入阶段时长；

所述自适应负电流软开关电路用于检测所述第三功率管在所述电流复位阶段的电流，以及用于根据所述四管Buck-Boost电路的输入电压采样值确定所述第三功率管的关断基准电压信号，并生成第三功率管的驱动控制信号以自适应调节所述电流复位阶段时长和所述电流续流阶段的负电流大小。

2.根据权利要求1所述的自适应开关控制电路，其特征在于，所述T1时长控制电路包括：平方除法电流产生电路和第四功率管的控制信号产生电路，所述平方除法电流产生电路与所述第四功率管的控制信号产生电路连接，

所述平方除法电流产生电路用于根据所述四管Buck-Boost电路的输入电压采样值以及输出电压采样值确定第一充电电流，

所述第四功率管的控制信号产生电路用于根据所述第一充电电流确定所述输入储能阶段时长，并生成所述第四功率管的驱动控制信号以实现自适应调节所述输入储能阶段时长。

3.根据权利要求2所述的自适应开关控制电路，其特征在于，所述平方除法电流产生电路包括：

第一运算放大器、第二运算放大器、第三运算放大器、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第一电流源、第二电流源、第一电阻、第二电阻、第三电阻、第三十电阻和第四电阻，

所述第一运算放大器的负相输入端连接输出采样电压端，所述第一运算放大器的正相输入端分别连接所述第一MOS管的第一端和所述第一电阻的一端，所述第一电阻的另一端连接信号地，所述第一MOS管的第二端连接供电电源，所述第一运算放大器的输出端分别连接所述第一MOS管的驱动端和所述第二MOS管的驱动端，所述第二MOS管的第二端连接所述供电电源，所述第二MOS管的第一端连接所述第一三极管的集电极，所述第一三极管的发射极与所述第三三极管的集电极连接，所述第三三极管的发射极连接所述信号地，所述第三三极管的基极连接所述第三三极管的集电极，

所述第二运算放大器的负相输入端连接输入电压采样端，所述第二运算放大器的正相输入端分别连接所述第三MOS管的第一端和第二电阻的一端，所述第二运算放大器的输出端分别连接所述第三MOS管的驱动端和所述第四MOS管的驱动端，所述第三MOS管的第二端连接所述供电电源，所述第三MOS管的第一端连接所述第二电阻的一端，所述第二电阻的另一端连接信号地，所述第四MOS管的第二端连接所述供电电源，所述第四MOS管的第一端连接所述第二三极管的集电极，所述第二三极管的发射极连接所述第一三极管的发射极，

所述第五三极管的集电极连接所述供电电源，所述第五三极管的发射极连接所述第二三极管的基极，所述第五三极管的基极连接所述第四MOS管的第一端，

所述第六三极管的集电极连接所述供电电源，所述第六三极管的发射极连接所述第一三极管的基极，所述第六三极管的基极连接所述第一三极管的基极，

所述第一电流源的正极连接所述第二三极管的基极，所述第一电流源的负极连接所述信号地，

所述第二电流源的正极连接所述第一三极管的基极，所述第二电流源的负极连接所述信号地，

所述第三运算放大器的正相输入端连接所述第三十电阻的一端，所述第三十电阻的另一端连接所述第二三极管的基极，所述第三运算放大器的负相输入端连接所述第三电阻的一端，所述第三电阻的另一端连接所述第一三极管的基极，所述第四电阻的一端连接所述第三运算放大器的负相输入端，所述第四电阻的另一端连接所述第三运算放大器的输出端，所述第三运算放大器的输出端连接所述第四三极管的基极，

所述第四三极管的集电极连接所述第五MOS管的第一端，所述第四三极管的发射极连接所述第三三极管的基极，所述第五MOS管的第二端连接所述供电电源，所述第五MOS管的驱动端连接所述第五MOS管的第一端，

所述第六MOS管的驱动端连接所述第五MOS管的驱动端，所述第六MOS管的第一端连接所述供电电源，所述第六MOS管的第二端为所述平方除法电流产生电路的输出端；

所述第四功率管的控制信号产生电路包括：第一充电电容、第一开关、第一比较器、第一延时电路、第一SR触发器、第二SR触发器、第一反相器和第一与门，

所述第一充电电容的一端与所述平方除法电流产生电路的输出端连接，所述第一充电电容的另一端连接信号地，

所述第一开关的一端连接所述第一充电电容的一端，所述第一开关的另一端连接所述信号地，所述第一开关的控制端连接所述第一SR触发器的Q端，

所述第一比较器的负相输入端用于输入误差放大信号，所述第一比较器的正相输入端连接所述第一充电电容的一端，所述第一比较器的输出端连接所述第一延时电路的输入端，所述第一延时电路的输出端连接所述第一SR触发器的S端，所述第一SR触发器的R端用于输入周期复始信号，

所述第二SR触发器的R端连接所述第一SR触发器的S端，所述第二SR触发器的S端连接所述第一与门的输出端，所述第二SR触发器的Q端为所述第四功率管的控制信号产生电路的输出端，用于输出第四功率管的驱动控制信号，

所述第一与门的第一输入端用于输入第四功率管的零电压导通信号，所述第一与门的第二输入端连接所述第一反相器的输出端，所述第一反相器的输入端用于输入第三功率管的驱动控制信号，

所述第一SR触发器的S端和所述第二SR触发器的R端连接后作为所述第四功率管的关断信号输出端。

4.根据权利要求1所述的自适应开关控制电路，其特征在于，所述T2时长控制电路包括：受控于输入电压电流产生电路和第一功率管与第二功率管控制信号产生电路，所述受控于输入电压电流产生电路和所述第一功率管与第二功率管控制信号产生电路连接，

所述受控于输入电压电流产生电路用于根据所述四管Buck-Boost电路的输入电压采样值确定第二充电电流，

所述第一功率管与第二功率管控制信号产生电路用于根据所述第二充电电流确定所述直接功率输入阶段时长，并生成所述第一功率管的驱动控制信号与所述第二功率管的驱动控制信号以实现自适应调节所述直接功率输入阶段时长。

5.根据权利要求4所述的自适应开关控制电路，其特征在于，所述受控于输入电压电流产生电路包括：第四运算放大器、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第五电阻，

所述第四运算放大器的负相输入端连接输入电压采样端，所述第四运算放大器的正相输入端连接所述第七MOS管的第一端，所述第四运算放大器的输出端分别连接所述第七MOS管的驱动端和所述第八MOS管的驱动端，

所述第七MOS管的第二端和所述第八MOS管的第二端均连接供电电源，所述第七MOS管的第一端连接所述第五电阻的一端，所述第五电阻的另一端连接信号地，

所述第八MOS管的第一端连接所述第十一MOS管的第一端，所述第十一MOS管的第二端与所述第十二MOS管的第二端连接且均连接信号地，所述第十一MOS管的驱动端分别连接所述第十二MOS管的驱动端和所述第八MOS管的第一端，

所述第十二MOS管的第一端分别连接所述第九MOS管的第一端和所述第九MOS管的驱动端，所述第九MOS管的第二端和所述第十MOS管的第二端均与所述供电电源连接，所述第九MOS管的驱动端与所述第十MOS管的驱动端连接，

所述第十MOS管的第一端为所述受控于输入电压电流产生电路的输出端；

所述第一功率管与第二功率管控制信号产生电路包括：第二充电电容、第二开关、第二比较器、第二延时电路、第三SR触发器、第四SR触发器、第二反相器和第二与门，

所述第二充电电容的一端连接所述受控于输入电压电流产生电路的输出端，所述第二充电电容的另一端连接信号地，

所述第二开关的一端连接所述第二充电电容的一端，所述第二开关的另一端连接所述信号地，

所述第二比较器的负相输入端用于连接误差放大器的输出端，所述第二比较器的正相输入端连接所述第二充电电容的一端，所述第二比较器的输出端连接所述第二延时电路的输入端，所述第二延时电路的输出端连接所述第三SR触发器的S端，所述第三SR触发器的Q端连接所述第二开关的控制端，所述第三SR触发器的R端连接所述T1时长控制电路中的第四功率管的关断信号输出端，

所述第四SR触发器的R端与所述第三SR触发器的S端连接后作为所述第一功率管的关断信号输出端，所述第四SR触发器的S端用于输入周期复始信号，所述第四SR触发器的Q端连接所述第二反相器的输入端，且所述第二反相器的输入端为所述第一功率管的驱动控制信号输出端，用于输出第一功率管的驱动控制信号，

所述第二反相器的输出端连接所述第二与门的第一输入端，所述第二与门的第二输入端用于输入第二功率管的零电压导通信号，所述第二与门的输出端为所述第二功率管的驱动控制信号输出端，用于输出第二功率管的驱动控制信号。

6.根据权利要求1所述的自适应开关控制电路，其特征在于，所述自适应负电流软开关电路连接包括：电流检测电路、自适应基准提供电路和第三功率管控制信号产生电路，所述电流检测电路和所述自适应基准提供电路均与所述第三功率管的控制信号产生电路连接，

所述电流检测电路用于根据所述第二功率管的控制信号和第一桥臂点电压确定所述第三功率管在所述电流复位阶段的电流，并将检测到的电流值转换为电压值；

所述自适应基准提供电路用于根据所述四管Buck-Boost电路的输入电压和第一桥臂点电压确定所述第三功率管的关断基准电压信号，

所述第三功率管的控制信号产生电路用于根据所述电流复位阶段的电流所对应的电压值与所述第三功率管的关断基准电压信号进行比较后的结果生成第三功率管的驱动控制信号。

7.根据权利要求6所述的自适应开关控制电路，其特征在于，所述电流检测电路包括：采样电阻、第十五电阻、第十六电阻、第五运算放大器、第十三MOS管、第十四MOS管、第六电阻、第三比较器、第六运算放大器、第十五MOS管、第十六MOS管和第七电阻，

所述采样电阻的一端用于连接第二功率管的源极，所述采样电阻的另一端连接信号地，所述第十五电阻的一端用于连接所述第二功率管的源极，所述第十五电阻的另一端连接所述第五运算放大器的正相输入端，所述第十六电阻的一端连接信号地，所述第十六电阻的另一端连接所述第五运算放大器的负相输入端，

所述第五运算放大器的输出端分别连接所述第十三MOS管的驱动端和所述第十四MOS管的驱动端，所述第十三MOS管的第一端连接所述第五运算放大器的正相输入端，所述第十三MOS管的第二端和所述第十四MOS管的第二端均连接供电电源，所述第十四MOS管的第一端连接所述第六电阻的一端，所述第六电阻的另一端连接所述信号地，

所述第六运算放大器的负相输入端用于输入第一参考电压，所述第六运算放大器的正相输入端连接第十五MOS管的第一端，所述第六运算放大器的输出端分别连接所述第十五MOS管的驱动端和所述第十六MOS管的驱动端，

所述第十五MOS管的第一端连接所述第七电阻的一端，所述第七电阻的另一端连接信号地，所述第十五MOS管的第二端和所述第十六MOS管的第二端均连接所述供电电源，所述第十六MOS管的第一端连接所述第五运算放大器的反相输入端，

所述第三比较器的负相输入端连接所述第十四MOS管的第一端，所述第三比较器的正相输入端连接所述自适应基准提供电路的输出端，所述第三比较器的输出端为所述电流检测电路的输出端；

所述自适应基准提供电路包括：第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第四比较器、第五比较器、第一D触发器、第二D触发器、第四反相器、第五反相器、第三与门、计数器和数模转换器，

所述第八电阻的一端用于输入所述输入电压，另一端分别连接所述第九电阻的一端和所述第四比较器的负相输入端，

所述第九电阻的另一端分别连接所述第十电阻的一端和所述第五比较器的正相输入端，所述第十电阻的另一端连接信号地，

所述第十一电阻的一端用于输入所述第一桥臂点电压，另一端分别连接所述第十二电阻的一端和所述第四比较器的正相输入端；所述第十二电阻的另一端连接信号地；

所述第四比较器的正相输入端与所述第五比较器的负相输入端连接，所述第四比较器的输出端连接所述第一D触发器的D端，所述第五比较器的输出端连接所述第二D触发器的D端，

所述第一D触发器的CK端用于输入第一功率管的驱动控制信号，所述第一D触发器的Q端分别连接所述第四反相器的输入端和所述计数器的UP输入端，

所述第二D触发器的CK端用于输入第一功率管的驱动控制信号，所述第二D触发器的Q端分别连接所述第五反相器的输入端和所述计数器的DN输入端，

所述第四反相器的输出端连接所述第三与门的第一输入端，所述第五反相器的输出端连接所述第三与门的第二输入端，所述第三与门的输出端连接所述计数器的LT输入端，

所述计数器的CK端用于输入第一功率管的驱动控制信号，所述计数器的输出端与所述数模转换器的输入端连接，所述数模转换器的输出端为所述自适应基准提供电路的输出端。

8.根据权利要求6所述的自适应开关控制电路，其特征在于，所述第三功率管的控制信号产生电路包括：第一传输门、第二传输门、第三延时电路、第一异或门、第五与门、第五SR触发器、第十三电阻、第十四电阻、第六比较器、第四延时电路、第三异或门和第六与门，

所述第二传输门的输入端与所述电流检测电路的输出端连接，所述第二传输门的输出端与所述第一传输门的输出端连接，所述第一传输门的输入端连接信号地，所述第一传输门的正相控制端和所述第二传输门的负相控制端均用于输入正相时钟信号，所述第一传输门的负相控制端和所述第二传输门的正相控制端均用于输入负相时钟信号，

所述第三延时电路的输入端连接所述第二传输门的输出端，所述第三延时电路的输出端连接所述第一异或门的第一输入端，

所述第一异或门的第二输入端连接所述第三延时电路的输入端，所述第一异或门的输出端连接所述第五与门的第一输入端，

所述第五与门的第二输入端连接所述第三延时电路的输入端，所述第五与门的输出端连接所述第五SR触发器的R端，且所述第五与门的输出端为所述第三功率管的关断控制信号端，用于输出第三功率管的关断控制信号，

所述第十三电阻的一端用于输入第二桥臂点电压，另一端分别连接第十四电阻的一端和第六比较器的正相输入端；所述第十四电阻的另一端连接信号地；

所述第六比较器的负相输入端用于输入第三参考电压，所述第六比较器的输出端连接所述第四延时电路的输入端；

所述第四延时电路的输出端与所述第三异或门的第一输入端连接，所述第三异或门的第二输入端连接所述第四延时电路的输入端，所述第三异或门的输出端连接所述第六与门的第一输入端，

所述第六与门的第二输入端连接所述第四延时电路的输入端，所述第六与门的输出端为所述第三功率管的开启控制信号端，用于输出第三功率管的开启控制信号，

所述第五SR触发器的S端与所述第六与门的输出端连接，所述第五SR触发器的Q端为所述第三功率管的控制信号产生电路的输出端，用于输出第三功率管的驱动控制信号。

9.根据权利要求8所述的自适应开关控制电路，其特征在于，所述第三功率管的控制信号产生电路还包括：第五延时电路、第二异或门、第四与门和第三反相器，

所述第五延时电路的输入端用于输入第二功率管的驱动控制信号，所述第五延时电路的输出端与所述第二异或门的第一输入端连接，

所述第二异或门的第二输入端与所述第五延时电路的输入端连接，所述第二异或门的输出端与所述第四与门的第一输入端连接，

所述第四与门的第二输入端连接所述第五延时电路的输入端，所述第四与门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出负相时钟信号，所述第四与门的输出端用于输出正相时钟信号。

10.一种Buck-Boost开关电源，其特征在于，包括四管Buck-Boost电路和权利要求1至9中任意一项所述的自适应开关控制电路，所述四管Buck-Boost电路包括第一功率管、第二功率管、第三功率管、第四功率管和电感，

所述第一功率管的驱动端、第二功率管的驱动端、第三功率管的驱动端和第四功率管的驱动端均与所述自适应开关控制电路连接，

所述第一功率管的第一端为输入电压端，第二端连接电感的一端；

所述第二功率管的第一端连接所述电感的一端，第二端连接信号地；

所述第三功率管的第一端为输出电压端，第二端连接所述电感的另一端；

所述第四功率管的第一端连接所述电感的另一端，第二端连接信号地；

所述电感的一端为第一桥臂点，另一端为第二桥臂点；

所述四管Buck-Boost电路的开关周期包括依次切换的输入储能阶段、直接功率输入阶段、电流复位阶段和电流续流阶段，在所述输入储能阶段所述第一功率管和第四功率管同时导通，在所述直接功率输入阶段所述第一功率管和第三功率管同时导通，在所述电流复位阶段所述第二功率管和第三功率管同时导通，在所述电流续流阶段所述第二功率管和第四功率管同时导通，所述自适应开关控制电路能够根据所述四管Buck-Boost电路的输入电压和输出电压生成所述第一功率管、第二功率管、第三功率管和第四功率管的驱动端控制信号，以实现自适应调节所述四管Buck-Boost电路在开关周期的输入储能阶段、直接功率输入阶段、电流复位阶段的时长以及在电流续流阶段的负电流大小。

Images