CN115712587A - 存储扩展装置和计算设备 - Google Patents

Abstract

本申请的实施例提供了一种存储扩展装置和计算设备，涉及计算设备领域。存储扩展装置包括扩展板卡和多个存储板卡。任一个存储板卡包括多个存储单元。扩展板卡包括扩展单元、第一处理单元、多条第一协议总线以及多个第一接口。第一处理单元用于：基于检测数据包生成多个检测信号，检测信号包括具有第一标识位的检测数据串，各个检测数据串的第一标识位不同。向各个存储板卡发送对应的检测信号，以得到与各个存储板卡在位数据串。根据多个在位数据串生成检测结果数据包并反馈至扩展单元。扩展单元对检测结果数据包进行解析，得到各个存储板卡上多个存储单元的在位信息。本申请的实施例提供的存储扩展装置可以增加扩展板卡可驱动的存储板卡的数量。

Description

存储扩展装置和计算设备

技术领域

本申请的实施例涉及计算设备领域，尤其涉及一种存储扩展装置和计算设备。

背景技术

随着计算产业的高速发展，服务器对存储容量的要求也越来越高。为充分发挥服务器的性能，需要增加服务器可连接硬盘的数量。

发明内容

本申请的实施例的目的在于提供一种存储扩展装置和计算设备，可以增加扩展板卡可驱动的存储板卡的数量，提高存储扩展装置的性能。

为例实现上述目的，本申请提供如下技术方案：

一方面，本申请实施例提供了一种存储扩展装置，涉及检测技术领域。存储扩展装置包括扩展板卡和多个存储板卡。任一个存储板卡包括多个存储单元。扩展板卡包括扩展单元、第一处理单元、多条第一协议总线，以及多个第一接口。扩展单元用于生成检测数据包。第一处理单元的第一信号端与扩展单元电连接，且第一处理单元的第二信号端通过所述多条第一协议总线电连接至多个第一接口，一个第一接口用于电连接至一个存储板卡，且各个存储板卡均电连接至第一处理单元的第三信号端。第一处理单元用于：接收检测数据包。基于检测数据包，生成多个检测信号，检测信号包括具有第一标识位的检测数据串，各个检测数据串的第一标识位不同。向各个存储板卡发送对应的检测信号，以得到与各个存储板卡对应的在位数据串。第一处理单元还用于：根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元。扩展单元用于对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

其中，第一协议总线可以与第一接口一一对应连接，以使来自第一处理单元的检测数据串可以通过第一协议总线传输至对应的第一接口，再通过第一接口将检测数据串传输至对应的存储板卡。

本申请实施例中公开的存储扩展装置，扩展单元可以通过一组信号(如一组SGPIO信号)将全部存储板卡上的存储单元的检测数据(即检测数据包)，发送至扩展板卡上的第一处理单元。再利用第一处理单元对检测数据包进行解析、重组。也即，可以利用第一处理单元将来自扩展单元的检测数据包重组为多个检测信息。再利用第一处理单元将多个包含检测信数据串的检测信号(如多组SGPIO信号)发送至多个存储板卡，便可以获取得包含第一标识位和各个存储单元的在位信息的在位数据串。具体的，第一处理单元可以利用第一协议总线将检测数据串发送对应的第一接口，再利用第一接口将检测数据串传输至对应的存储板卡。此外，第一处理单元可以根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元。扩展单元可以直接获取对应各个存储板卡的检测结果数据包，扩展单元可以根据每个在位信息的顺序序号获取对应的第一标识位，从而得到具有该第一标识位的检测数据串。再通过传输检测数据串的第一协议总线和第一接口，获取与第一接口电连接的存储板卡，进而判断是该存储板卡内存储单元是否在位。可以实现扩展单元快速获取存储单元的在位信息，满足了多个存储板卡的测试需求，从而实现扩展单元可以电连接更多数量的存储板卡。

并且，存储扩展装置内仅需利用对检测数据串赋予第一标识位。无需对各个第一接口、各个第一协议总线以及各个存储板卡进行赋予标识位。可以使第一接口连接任一存储板卡，实现自适应对接，降低存储扩展装置的组装难度。并且，还可以使检测数据串、第一接口以及存储板卡的编码尽可能归一，降低存储扩展装置的维护成本。

示例的，扩展板卡可以为背板。扩展单元可以为Expander芯片。可以利用Expander芯片生成全部存储单元的检测数据并打包为检测数据包，并将检测数据包发送至第一处理单元。Expander芯片是通过在扩展板卡(背板)上增加的一颗芯片，由该芯片来实现将有限的输入扩展到更多的输出，以便连接更多的存储板卡(硬盘卡板)。

示例的，扩展单元可以通过一组信号将全部存储板卡上的存储单元的检测数据(检测数据包)发送至扩展板卡上的第一处理单元。一组信号可以为一组SGPIO(SerialGeneral Purpose Input/Output)信号。再利用第一处理单元对检测数据包进行解析、重组。也即，可以利用第一处理单元将来自扩展单元的检测数据包重组为多个检测信息。再利用多条第一协议总线将来自第一处理单元内多个包含检测数据串的检测信号(如多组SGPIO信号)发送至多个存储板卡，便可以获取得包含第一标识位和各个存储单元的在位信息的在位数据串。

在一些实施例中，第一处理单元用于：基于检测数据包，生成多个检测数据串；检测数据串构成检测信号。存储板卡包括第二处理单元和第一接口连接器。第二处理单元的第一连接端与第一接口连接器电连接，第一接口连接器与第一接口电连接。第二处理单元的第二连接端与多个存储单元电连接。第二处理单元的第三连接端与第一接口连接器电连接，第一接口连接器与第一处理单元的第三信号端电连接。第二处理单元用于：通过第一接口连接器接收检测数据串，根据检测数据串得到第一标识位和多个子检测数据串。并将多个子检测数据串一一对应地发送至多个存储单元，以获取各个存储单元的在位信息，以及生成包含第一标识位和各个存储单元的在位信息的在位数据串。第一处理单元通过第三信号端接收各个存储板卡生成的在位数据串，并根据所接收到的多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元。扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

如此设置，存储板卡内设有第二处理单元和第一接口连接器。各个存储板卡利用第一接口连接器与扩展板卡电连接，可以利用第一接口连接器接收来自第一处理单元的检测数据串，并将检测数据串发送至第二处理单元。可以利用第二处理单元对第一处理单元发送的检测数据串进行解析，获取检测数据串内的第一标识位，以及多个检测数据。第二处理单元将获取的多个检测数据发送至各个的存储单元，并获取存储单元的在位信息。将多个在位信息和第一标识位打包形成在位数据串。第二处理单元将在位数据串通过第一接口连接器发送至扩展板卡内的第一处理单元。第一处理单元可以直接接收到各个存储板卡对应的在位数据串。第一处理单元将各个在位数据串根据其第一标识位进行排序形成检测结果数据包。第一处理单元形成的检测结果数据包内的在位数据串，与第一处理单元接收的检测数据包内的检测数据串一一对应。第一处理单元将该检测结果数据包发送至扩展单元。

基于此，存储扩展装置内设有两个处理单元。也即，扩展板卡和存储板卡分别设有不同的处理单元，分别利用不同的处理单元解析不同的数据串，可以简化处理单元内的编程设置，也可以便于对存储扩展装置维护，降低维护成本。

在一些实施例中，第一处理单元包括数据解析模块、数据发送模块、数据整合模块以及数据接收模块。数据解析模块与扩展单元以及数据发送模块耦接，用于接收检测数据包，并基于检测数据包解析为多个检测数据，并将多个检测数据划分为多组初始检测数据串。数据发送模块与存储板卡耦接，用于对初始检测数据串赋予第一标识位生成检测数据串。数据接收模块与存储板卡以及数据整合模块耦接，用于接收第二处理单元生成的在位数据串，向数据整合模块发送在位数据串。数据整合模块与扩展单元耦接，用于接收数据接收模块发送的在位数据串，向扩展单元发送检测结果数据包。

当存储板卡内设第二处理单元时，可以利用第二处理单元对第一接口传输的检测数据串进行解析。由此，第一处理单元内数据发送模块可以仅将检测数据串传输至存储板卡。存储板卡内第二处理单元直接获取检测数据串内的多个检测数据和第一标识位。第二处理单元将获取的多个检测数据分配至各个存储单元，获取各个存储单元的在位信息。第二处理单元将多个在位信息和第一标识位打包为在位数据串，并反馈至第一处理单元。此时，第一处理单元内的数据接收模块无需对在位数据串做任何处理，将在位数据串发送至数据整合模块。利用数据整合模块接收在位数据串生成检测结果数据包。可以将数据处理分配在两个处理单元，简化第一处理单元的工作难度，也可以便于对存储扩展装置维护，降低维护成本。

在一些实施例中，存储扩展装置还包括多条第二协议总线和多条第三协议总线。第二协议总线的一端电连接至第一接口，第二协议总线的另一端电连接至第一接口连接器，第二协议总线用于传输检测数据串。第三协议总线的一端电连接至存储板卡的第一接口连接器，第三协议总线的另一端电连接至第一处理单元的第三信号端，第三协议总线用于传输在位数据串。

如此设置，可以利用第二协议总线将第一处理单元生成的检测数据串传输至存储板卡的第二处理单元。第二处理单元解析检测数据串，获取第一标识位和多个子检测数据串。第二处理单元并将多个子检测数据串一一对应地发送至多个存储单元，以获取各个存储单元的在位信息，以及生成包含第一标识位和各个存储单元的在位信息的在位数据串。第二处理单元将在位数据串传输至同一存储板卡内的第一接口连接器。再利用第三协议总线将第一接口连接器处来自第二处理单元的在位数据串传输至第一处理单元。第一处理单元接收各个存储板卡生成的在位数据串，并根据所接收到的多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元。扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

可以使存储扩展装置内设有两个处理单元。也即，扩展板卡和存储板卡分别设有不同的处理单元，分别利用不同的处理单元解析不同的数据串，可以简化处理单元内的编程设置，也可以便于对存储扩展装置维护，降低维护成本。

在一些实施例中，第一处理单元用于：基于检测数据包，生成多个检测数据，以及将多个检测数据划分为多组初始检测数据串；对各个初始检测数据串赋予第一标识位生成检测数据串；对应一个存储板卡的多个检测数据以及一个检测数据串构成对应一个存储板卡的检测信息。存储板卡包括第一接口连接器和第二接口连接器，第一接口连接器与第一接口电连接。第二接口连接器与第一接口连接器电连接，且第二接口连接器与第一处理单元的第三信号端电连接。多个存储单元电连接至第二接口连接器。第一接口处的检测数据串，依次经过第一接口连接器和第二接口连接器传输至第三信号端。第一处理单元还用于：通过第三信号端接收的检测数据串，以确定对应各个存储板卡的第一标识位。第一处理单元还用于：通过第三信号端将三个检测数据发送至同一个存储单元，以获取该存储单元的在位信息，以及生成包含第一标识位和各个存储单元的在位信息的在位数据串。并根据所生成的多个在位数据串生成检测结果数据包。第一处理单元还用于：将检测结果数据包反馈至扩展单元；扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

如此设置，在存储板卡内设有第一接口连接器和第二接口连接器。存储板卡可以利用第一接口连接器接收第一处理单元发送的检测数据串，第一接收连接器将接收的检测数据串经第二接口连接器反馈至第一处理单元。以及，存储板卡可以利用第二接口连接器接收第一处理单元发送的多个检测数据，并将多个检测数据发送至各个存储单元；并通过第二接口连接器将各个存储单元的在位信息反馈至第一处理单元。第一处理单元解析第一接口连接器处接收的检测数据串内的第一标识位，并将第一标识位和多个在位信息形成在位数据串，并根据所生成的多个在位数据串生成检测结果数据包。

基于此，存储扩展装置可以利用扩展板卡上的第一处理单元，分别形成检测数据串和在位数据串，以使存储板卡内无需设有第二处理单元，有利于降低存储板卡的设计、维护以及制造成本。

在一些实施例中，第一处理单元包括数据解析模块、数据发送模块、数据整合模块以及数据接收模块。

数据解析模块与扩展单元以及数据发送模块耦接，用于接收检测数据包，并基于检测数据包解析为多个检测数据，并将多个检测数据划分为多组初始检测数据串。数据发送模块与存储板卡耦接，用于对初始检测数据串赋予第一标识位生成检测数据串。数据接收模块与存储板卡以及数据整合模块耦接，用于接收各个存储单元的在位信息和检测数据串，基于检测数据串获取第一标识位。数据整合模块与扩展单元耦接，用于将第一标识位和各个存储单元的在位信息整合形成在位数据串，按第一标识位的大小将在位数据串排序形成检测结果数据包，并将检测结果数据包发送至扩展单元。

如此设置，存储扩展装置可以利用扩展板卡内的第一处理单元对检出数据包、检测数据串、在位数据串以及检测结果数据包做解析处理。以使存储板卡内无需设有第二处理单元，有利于降低存储板卡的设计、维护以及制造成本。

在一些实施例中，存储扩展装置还包括多条检测信号线和多条在位信号线。检测信号线的一端电连接至第一处理单元的第三信号端，检测信号线的另一端电连接至第二接口连接器。任一条检测信号线用于传输一个检测数据。在位信号线的一端电连接至第二接口连接器，在位信号线的另一端电连接至第一处理单元的第三信号端。任一条检测信号线用于传输一个存储单元的在位信息。存储扩展装置还包括多条第二协议总线和第四协议总线。第二协议总线的一端电连接至第一接口，第二协议总线的另一端电连接至第一接口连接器。第二协议总线用于传输检测数据串。第四协议总线的一端电连接至存储板卡的第二接口连接器，第四协议总线的另一端电连接至第一处理单元的第三信号端，第四协议总线用于传输检测数据串。

如此设置，可以利用检测信号线将第一处理单元生成的检测数据传输存储板卡，检测信号线和检测数据一一对应。存储板卡第二接口连接器接收来自第一处理单元的多个检测数据，并将每三个检测数据分配至一个存储单元内，生成各个存储单元的在位信息。再利用在位信号线将在位信息传输至第一处理单元，在位信号线和在位信息一一对应。

此外，还可以利用第二协议总线将第一处理单元生成的检测数据串传输至存储板卡的第一接口连接器。也即，第一处理单元生成的检测数据串以及通过第一段协议总线、第一接口以及第二段协议总线传输至存储板卡的第一接口连接器。由于第一接口连接器和第二接口连接器之间电连接，第一接口连接器位置处的检测数据串可以传输至第二接口连接器，再利用第二接口连接器将检测数据串反馈至第一处理单元。利用第一处理单元接收检测数据串并解析该检测数据串内第一标识位。第一处理单元将从多条在位信号线处接收的各个在为信息，与第一标识位打包形成在位数据串。并根据所生成的多个在位数据串生成检测结果数据包。第一处理单元还用于：将检测结果数据包反馈至扩展单元；扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

基于此，存储扩展装置可以利用扩展板卡上的第一处理单元，分别形成检测数据串和在位数据串，以使存储板卡内无需设有第二处理单元，有利于降低存储板卡的设计、维护以及制造成本。

在一些实施例中，第二接口连接器包括低速连接器。第二接口连接器用于接收检测数据，或者用于传输在位信息。相对于检测数据串字节较少，可以利用设置第二接口连接器为低速连接器，既可以满足接收检测数据，又可以相对于高速连接器降低成本。

在一些实施例中，第一接口包括高速接口，第一接口连接器包括高速连接器。第一接口和第一接口连接器相匹配，第一接口连接器用于接收来自第一接口的检测数据串。由于检测数据串包括多个检测数据以及第一标识位，设置第一接口为高速接口，以及第一接口连接器为高速连接器，可以使得第一接口和第一接口连接器快速收发检测数据串，提高存储扩展装置的检测速率。

在一些实施例中，存储扩展装置还包括存储数据线；存储数据线一端电连接至扩展单元，存储数据线另一端连接至第一接口；扩展单元还用于生成存储数据，存储数据线还用于传输扩展单元生成的存储数据。

如此设置，在扩展单元判定存储板卡上存储单元在位后，可以利用存储数据线将存储数据发送至存储板卡上存储单元，存储单元存储该存储数据。

另一方面，本申请的实施例提供了一种计算设备。计算设备包括上述的存储扩展装置。

由于，本申请的实施例提供的计算设备包括如上述的存储扩展装置，因此具有上述存储扩展装置的全部有益效果，在此不再赘述。

附图说明

图1为本申请一些实施例提供的计算设备的框图；

图2为本申请一些实施例提供的存储扩展装置的结构框图；

图3为本申请另一些实施例提供的存储扩展装置的结构框图；

图4为本申请又一些实施例提供的存储扩展装置的结构框图；

图5为本申请又一些实施例提供的存储扩展装置的结构框图；

图6为本申请一些实施例提供的第一处理单元与扩展单元和存储板卡的连接关系图；

图7为本申请又一些实施例提供的存储扩展装置的结构框图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在2个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。

SATA(Serial ATA)：串行ATA，它是一种电脑总线，主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输，由于采用串行方式传输数据而得名，还具有结构简单、支持热插拔的优点。

SAS(Serial Attached SCSI)：串行SCSI，是一种电脑集线的技术，其功能主要是做周边零件的数据传输，如：硬盘、CD-ROM等设备而设计的接口。串行SCSI由并行SCSI物理存储接口演化而来，是由ANSI INCITS T10技术委员会(T10 committee)开发及维护的新的存储接口标准。与并行方式相比，串行方式能提供更快速的通信传输速度以及更简易的配置。

SGPIO(Serial General Purpose Input/Output)：串行输入输出标准，是一种用于主机总线适配器(HBA)和背板间的4信号或4线总线，其中3个信号由HBA驱动，1个信号由背板驱动；它是通用输入/输出概念的一种扩展。

图1为本申请一些实施例提供的计算设备的结构框图。

本申请的实施例提供了一种计算设备，如图1所示，计算设备200可以是服务器。计算设备200包括主板210和存储扩展装置100。主板210与存储扩展装置100电连接。主板210可以发送检测指令至存储扩展装置100。存储扩展装置100包括扩展板卡300，扩展板卡300上设置有扩展单元10。存储扩展装置100内的扩展板卡300可以接收检测指令。具体的，扩展板卡300内的扩展单元10可以接收检测指令并生成检测数据包。

示例的，主板210可以包括BMC(Baseboard Management Controller)控制器。BMC控制器可以用于向存储扩展装置100发送检测指令。

图2为本申请一些实施例提供的存储扩展装置的结构框图。

本申请的实施例提供了一种存储扩展装置100。如图2所示，存储扩展装置100包括扩展板卡300和多个存储板卡400。任一个存储板卡400包括多个存储单元40。扩展板卡300包括扩展单元10、第一处理单元20、多条第一协议总线L31，以及多个第一接口30。扩展单元10用于生成检测数据包。第一处理单元20的第一信号端201与扩展单元10电连接，且第一处理单元20的第二信号端202通过多条第一协议总线L31电连接至多个第一接口30，一个第一接口30用于电连接至一个存储板卡400，且各个存储板卡400均电连接至第一处理单元20的第三信号端203。第一处理单元20用于：接收来自扩展单元10的检测数据包；基于检测数据包，生成多个检测信号，检测信号包括具有第一标识位的检测数据串，各个检测数据串的第一标识位不同；通过各个第一接口30向各个存储板卡400发送对应的检测信号，以得到与各个存储板卡400对应的在位数据串。此外，第一处理单元20还用于：根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10用于对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。

其中，第一协议总线L31可以与第一接口30一一对应连接。也即，第一处理单元20可以通过一条第一协议总线L31将检测数据串传输至对应的第一接口30，再利用第一接口30将检测数据串传输至对应的存储板卡400，以使存储板卡400接收检测数据串。

本申请的实施例中，第一处理单元20分别与扩展单元10和第一接口30电连接，且第一接口还与存储板卡400电连接。以及，存储板卡400还与第一处理单元20的第三信号端203电连接。基于此，扩展单元10生成的检测数据包，可以经过第一处理单元20解析、重组，通过第一协议总线L31和第一接口30发送至存储板卡400，第一处理单元20还可以获取各个存储板卡400对应的在位数据串，根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10用于对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。

扩展单元10用于生成检测数据包。检测数据包包括所有需电连接的存储板卡400上全部存储单元40的检测数据。也即，扩展单元10生成全部存储单元40的检测数据并打包为检测数据包，并将检测数据包发送至扩展板卡300上的第一处理单元20。

在一些示例中，第一协议总线L31可以为串行通用输入输出总线(Serial GeneralPurpose Input/Output，SGPIO)、串行通讯总线(Inter-Integrated Circuit，I2C)或系统管理总线(System Management Bus，SMBUS)中任一种。

在一些示例中，扩展单元10可以为expander芯片。可以利用expander芯片生成全部存储单元40的检测数据并打包为检测数据包，并将检测数据包发送至第一处理单元20。

在一些示例中，扩展单元10可以通过一组SGPIO(Serial General PurposeInput/Output)信号，将检测数据包发送至扩展板卡300上的第一处理单元20。

示例的，此处一组SGPIO信号，可以包括上述检测数据包，检测数据包包括n个检测数据，n＝a×b×c。其中，a为存储板卡400的数量，b为每个存储板卡中存储单元40的数量，c为每个存储单元中检测信号灯的数量，a、b、c和n均为非0正整数。

例如，n＝60、a＝5、b＝4、c＝3。也即，存储扩展装置100包括5个存储板卡400，每个存储板卡400包括4个存储单元40。以及，每个存储单元40对应3个检测信号灯。此时，扩展单元10生成对应60(5×4×3)个检测数据。

其中，三个检测信号灯可以分别为状态显示灯(active)、定位显示灯(locate)和故障显示灯(fault)。

本申请的实施例中对于上述对于扩展板卡300需电连接存储板卡400的数量、每个存储板卡400内存储单元40的数量，以及每个存储单元40内检测信号灯的数量仅为示意，可以根据实际情况进行设置。

在一些示例中，检测数据包可以为点灯数据包。点灯数据包包括全部存储板卡400内存储单元40的点灯数据，存储板卡400内的存储单元可以基于该点灯数据点亮，形成在位信息。

基于扩展单元10与第一处理单元20的第一信号端201电连接。扩展单元10生成的检测数据包可以传输至第一处理单元20。

在一些示例中，扩展单元10包括检测输出引脚dout。第一信号端201包括检测输入端2011。扩展单元10的检测输出引脚dout与第一处理单元20的检测输入端2011电连接。以使扩展单元10通过检测输出引脚dout和检测输入端2011将检测数据包发送至第一处理单元20。

第一处理单元20接收来自扩展单元10的检测数据包，并解析检测数据包，形成多个检测数据。并将多个检测数据按对应各个存储板卡400分组，形成多组初始检测数据串。此外，第一处理单元20可以赋予对应各个分组后的初始检测数据串的第一标识位形成检测数据串。

通过利用第一处理单元20将扩展单元10生成的检测数据包解析为多个检测数据和多个检测数据串，一个检测数据串包括一个存储板卡400内存储单元40的检测数据。以使存储扩展装置100满足多个存储板卡400对检测数据的需求。

在一些示例中，第一处理单元20可以为复杂可编程芯片(Complex ProgrammableLogic Device，CPLD)、微控单元(Microcontroller Unit，MCU)，或者，第一处理单元20也可以为其他可编程的芯片。本公开实施例对第一处理单元20不限制于此。

在一些示例中，第一处理单元20将一组SGPIO信号(检测数据包)重组为多组SGPIO信号(检测数据串)，利用多条第一协议总线L31将不同的检测数据串发送至对应的第一接口30处，再利用第一接口30将检测数据串发送至存储板卡，以使每一组SGPIO信号发送至一个存储板卡400，以使存储扩展装置100在满足扩展单元10下行SGPIO信号数量的需求的基础上，实现扩展可电连接的存储板卡400的数量。

示例的，利用第一处理单元20解析接收来自扩展单元10的检测数据包，形成n个检测数据。并将n个检测数据划分为a组初始检测数据串。此外，第一处理单元20还可以对分为各组初始检测数据串赋予不同的第一标识位形成检测数据串。

例如，n＝60、a＝5、b＝4、c＝3。也即，存储扩展装置100包括5个存储板卡400，每个存储板卡400包括4个存储单元40。以及，每个存储单元40对应3个检测数据。其中，扩展单元10生成对应的60个检测数据。

此时，第一处理单元20将接收到的包括60个检测数据的检测数据包，解析为60个检测数据。并将每个存储板卡400对应接收的12个检测数据分为一组，也即每12个检测数据形成一个初始检测数据串。此外，第一处理单元20还可以对各组初始检测数据串赋予不同的第一标识位，形成检测数据串。

示例的，检测数据为1bit的信号。此时，每个存储单元40对应3个1bit的检测数据，也即为一个3bit的信号。每个存储板卡400包括4个存储单元40，也即为一个12bit的初始检测数据串。以及检测数据包对应60个1bit的信号，也即为60bit的信号。

示例的，第一标识位为1bit。例如，1、2、3、4……。此时，检测数据串为13bit的信号，由一个12bit的初始检测数据串和1bit第一标识位形成。其中，在检测数据串内第一标识位可以位于12bit的初始检测数据串的前面，也可以位于12bit的初始检测数据串的后面。

以检测数据串内第一标识位位于12bit的初始检测数据串后面为例。第一个检测输出串可以为[active1，locate1，fault1，active2，locate2，fault2，active3，locate3，fault3，active4，locate4，fault4，1]。前12字节对应4个存储单元40的初始检测数据串，最后一个字节对应第一个第一标识位1。

可以理解的是，以发送至第一个存储单元40为例，active1对应发送至第一个存储单元40的状态显示灯(active)，locate1发送至第一个存储单元40的定位显示灯(locate)，以及fault1发送至第一个存储单元40的故障显示灯(fault)。

以及，上述仅以1bit第一标识位为例，但本申请实施例对此不做限定，也可以为2bit、3bit或4bit的第一标识位。对于第一标识位的字节长度可以根据存储板卡400的数量进行设置。例如，当包括十几个或者几十个存储板卡400时，可以设置第一标识位为2bit。

基于第一处理单元20的第二信号端202可以通过多条第一协议总线L31电连接至多个第一接口30。第一处理单元20可以通过第一协议总线L31将检测数据串传输至对应的第一接口30。第一接口30电连接至一个存储板卡400，可以再利用第一接口30将检测数据串传输至对应的存储板卡400，以使存储板卡400接收检测数据串。以及，各个存储板卡400均电连接至第一处理单元20的第三信号端203。第一处理单元可以利用第三信号端203接收存储板卡400反馈的信号，以使第一处理单元20可以得到包含第一标识位和各个存储单元40的在位信息的在位数据串。

其中，由于检测信号具有第一标识位的检测数据串。可以将不同的检测数据串分别利用不同的第一协议总线L31传输至对应的第一接口30，再利用第一接口30将该检测数据串发送至存储板卡400，以使各个存储板卡400可以获取检测信号。由此，以使第一处理单元20可以得到包含第一标识位和各个存储单元40的在位信息的在位数据串。

并且，由于各个存储板卡400均电连接至第一处理单元20的第三信号端203。第三信号端203可以包括多个第一类输入引脚2031。存储板卡400电连接至第一处理单元20的多个第一类输入引脚2031。此时，第一处理单元20可以得到各个存储板卡400的在位数据串，并基于在位数据串试生成检测结果数据包。示例性的，第一处理单元20可以根据在位数据串中的第一标识位的大小，对该在位数据串内在位信息进行排序，生成检测结果数据包。

基于扩展单元10与第一处理单元20的第一信号端201电连接，第一处理单元20可以通过第一信号端201将检测结果数据包反馈至扩展单元10。

示例的，扩展单元10可以包括在位输入引脚din。第一信号端201还可以包括在位输出引脚2012。扩展单元10的在位输入引脚din与第一处理单元20的在位输出引脚2012电连接，以使第一处理单元20生成的检测结果数据包通过在位输出引脚2012、在位输入引脚din反馈至扩展单元10。

扩展单元10对接收的检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。也即，扩展单元10可以根据检测结果数据包内每个在位信息的顺序序号获取对应的第一标识位，从而根据第一标识位获取对应的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与该第一接口30电连接的存储板卡400，进而根据在位信息判断该存储板卡400内存储单元40是否在位。

综上，本申请实施例中的存储扩展装置100，扩展单元10可以通过一组信号(如一组SGPIO信号)将全部存储板卡400上的存储单元的检测数据(即检测数据包)，发送至扩展板卡300上的第一处理单元20。再利用第一处理单元20对检测数据包进行解析、重组。也即，可以利用第一处理单元20将来自扩展单元10的检测数据包重组为多个检测信息。再利用第一处理单元20将包含多个包含检测信息的检测信号(如多组SGPIO信号)发送至多个存储板卡400，便可以获取得包含第一标识位和各个存储单元40的在位信息的在位数据串。此外，第一处理单元20可以根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10可以直接获取对应各个存储板卡400的检测结果数据包，扩展单元10可以根据每个在位信息的顺序序号获取对应的第一标识位，从而根据第一标识位获取对应的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与该第一接口30电连接的存储板卡400。进而判断是该存储板卡400内存储单元40是否在位。可以实现扩展单元快速获取存储单元的在位信息，满足了多个存储板卡的测试需求，从而实现扩展单元可以电连接更多数量的存储板卡。

在一些实施例中，第一处理单元20可以包括多个寄存器。第一处理单元20将多个检测数据分组，形成多组初始检测数据串。第一处理单元20将初始检测数据串对应分配至各个寄存器内。也即，每个寄存器内存储一个存储板卡400内4个存储单元40的点灯数据。

第一处理单元20可以赋予对应各个分组后的初始检测数据串第一标识位形成检测数据串。以及，第一处理单元20也可以对各个寄存器赋予不同第二标识位。其中，赋予寄存器的第二标识位可以与第一标识位的编码规律相同。

示例的，不同的第一标识位分别为1、2、3、4……。也即，第一个检测数据串的第一标识位为1，第二个检测数据串的第一标识位为2、第三个检测数据串的第一标识位为3、以及第四个检测数据串的第一标识位为4。

示例的，不同的第二标识位分别为1、2、3、4……。也即，第一个存储器的第二标识位为1，第二个存储器的第二标识位为2、第三个存储器的第二标识位为3，以及第四个存储器的第二标识位为4。

并且，基于此，可以使检测数据串、存储器、以及存储板卡400的编码尽可能归一，降低存储扩展装置100的维护成本。

或者，在另一些示例中，也可以设置第一处理单元20赋予对应各个分组后的初始检测数据串第一标识位形成检测数据串的同时，对各个寄存器赋予对应的第一标识位。也即，存储器，与位于存储器内的初始检测数据串被第一处理单元20同步赋予相同的第一标识位。

基于各个检测数据串的第一标识位不同，可以对应传输至不同的存储板卡400内。后续再根据第一标识位确定接收具有该第一标识位的检测数据串的存储板卡400。基于此，扩展单元10可以快速获取存储板卡400的在位信息。并且，由于存储扩展装置100内通过对检测数据串赋予第一标识位，即可获取对应的存储板卡400的在位信息，无需对各个第一协议总线L31、各个第一接口30，以及各个存储板卡400进行赋予标识位。可以使检测数据串各个第一接口30，以及存储板卡400的编码尽可能归一，降低存储扩展装置100的维护成本。

此外，第一处理单元20根据多个在位数据串生成检测结果数据包。第一处理单元20可以依据在位数据串内的第一标识位，将该在位数据串内的在位信息存储在，具有与第一标识位相同的标识位的寄存器内，以形成检测结果数据包。由此，可以利用第一标识位实现检测数据串和在位数据串的自适应匹配。

并且，由于将该在位信息存储在其对应存储板卡400获取的检测数据串对应的寄存器内。实现检测结果数据包内的在位信息和检测数据包内的检测数据一一对应。由此，可以实现第一处理单元20内实现检测数据包和检测结果数据包同步。实现扩展单元10快速获取存储单元40的在位信息，避免通过扩展单元10建链时间过长产生不必要的告警信息，提高存储扩展装置100的检测速率。

图3为本申请另一些实施例提供的存储扩展装置的结构框图。

在一些实施例中，如图3所示，存储扩展装置100还包括标识位端口K。示例的，第一处理单元20可以包括标识位端口K。第一处理单元20通过标识位接口K对检测数据串赋予第一标识位，以实现各个的存储板卡接收具有不同第一标识位的检测数据串。后续扩展单元10可以根据检测结果数据包内每个在位信息的顺序序号获取对应的第一标识位，从而根据第一标识位获取对应的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与该第一接口30电连接的存储板卡400。进而判断是该存储板卡400内存储单元40是否在位。实现扩展单元10快速获取存储单元40的在位信息。

本申请上述一些实施例具体示意出第一处理单元20可以基于来自扩展单元10的检测数据包，得到多个检测信息。检测信息包括具有第一标识位的检测数据串。下文结合一些实施例具体介绍扩展板卡400的具体结构，以及信号传输。

图4为本申请又一些实施例提供的存储扩展装置的结构框图。

在一些实施例中，如图4所示，存储扩展装置100内存储板卡400包括第二处理单元50和第一接口连接器60。第二处理单元50的第一连接端501与第一接口连接器60电连接，第一接口连接器60与第一接口30电连接。此时，第一处理单元20用于：基于检测数据包，生成多个检测数据串；检测数据串构成检测信号。由此，第二处理单元50可以利用第一接口30连接器60接收第一接口30传输的检测数据串。第二处理单元50可以基于检测数据串得到第一标识位和多个子检测数据串。

第二处理单元50的第二连接端502与多个存储单元40电连接。由此，第二处理单元50可以将多个子检测数据串一一对应地发送至多个存储单元40。以获取各个存储单元40的在位信息，以及生成包含第一标识位和各个存储单元40的在位信息的在位数据串。也即，将各个存储单元40的在位信息和解析出的检测数据串内的第一标识位打包形成在位数据串。

其中，在位数据串内的第一标识位可以位于全部在位信息的前面，也可以位于各个在位信息的后边。本公开实施例对此不做限定。

示例的，在位信息可以为3bit信息。例如，在位信息可以为[0，prsnt，0]。第一个存储板卡400的在位数据串可以为[0，prsnt1，0，0，prsnt2，0，0，prsnt3，0，0，prsnt4，0，1]。其中，最后一位对应第一个存储板卡400接收到的检测数据串内的第一标识位1。

具体的，在位信息为在位状态时，可以为[0，1，0]；而在位信息为不在位状态时，可以为[1，0，1]。其中，prernt可以为在位信号。例如，prernt为1时，表示高电平状态，表示存储板卡400内存储单元40正常插入。prernt可以0时，表示低电平，表示存储板卡400内存储单元40未正插入。

可以理解的是，在另一些示例中，也可以设置prernt为1时表示存储板卡400内存储单元40未正插入；prernt可以0时，表示存储板卡400内存储单元40正常插入。

基于此，也可以使得在位输出串与检测数据串的格式相同，也可以便于第一处理单元20对在位输出串与检测数据串进行处理，有利于提高第一处理单元20的工作速率。

第二处理单元50的第三连接端503与第一接口连接器60电连接，且第一接口连接器60还与第一处理单元20的第三信号端203电连接。由此，第二处理单元50可以通过第一接口连接器60将在位数据串发送至第一处理单元20。

其中，第二处理单元50的第三连接端503与第一处理单元20的第三信号端203电连接。第三信号端203可以包括多个第一类输入引脚2031。存储板卡400内第二处理单元50的第三连接端503通过第一接口连接器60电连接至第一处理单元20的多个第一类输入引脚2031，存储板卡400的第二处理单元50通过第三连接端503、第一接口连接器60，以及第一类输入引脚2031将多个在位数据串发送至第一处理单元20。其中，在位数据串包含第一标识位和各个存储单元40的在位信息。

第一处理单元20通过第一类输入引脚2031(第三信号端203)接收各个存储板卡400生成的在位数据串，并根据所接收到的多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。

其中，在位数据串包括该存储板卡400内各个存储单元40的在位信息，以及对应接收到的检测数据串内的第一标识位。

基于此，第一处理单元20可以接收到各个存储板卡400对应的在位数据串。第一处理单元20将多个在位数据串根据第一标识位进行排序形成检测结果数据包。第一处理单元20形成的检测结果数据内的在位数据串，与第一处理单元20接收的检测数据包内的检测数据串一一对应。第一处理单元20将该检测结果数据包发送至扩展单元10。

由此，第一处理单元20实现将检测数据包和检测结果数据包同步，实现扩展单元10快速获取存储单元40的在位信息，避免通过扩展单元10建链时间过长产生不必要的告警信息，提高存储扩展装置100的检测速率。

同时，扩展单元10对接收的检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。也即，扩展单元10可以根据每个在位信息的顺序序号获取对应的第一标识位，从而根据第一标识位获取对应的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与该第一接口30电连接的存储板卡400，进而判断该存储板卡400内存储单元40是否在位。

在一些示例中，第二处理单元50可以为复杂可编程芯片(Complex ProgrammableLogic Device，CPLD)、微控单元(Microcontroller Unit，MCU)，或者，第二处理单元50也可以为其他可编程的芯片。但本公开实施例对第二处理单元50的型号不限制于此。

在一些示例中，存储板卡400可以为硬盘板卡，而存储板卡400内的多个存储单元40可以为硬盘。由此，上述实施例可以利用Expander板卡内Expander单元获取各个硬板板卡内的硬盘是否正常插接，是否在位。

在一些实施例中，如图4所示，存储扩展装置100包括多条第二协议总线L32和多条第三协议总线L33。第二协议总线L32的一端电连接至第一接口30，第二协议总线L32的另一端电连接至第一接口连接器60，第二协议总线L32用于传输检测数据串。

第三协议总线L33的一端电连接至存储板卡400的第一接口连接器60，第三协议总线L33的另一端电连接至第一处理单元20的第三信号端203，第三协议总线L33用于传输在位数据串。其中，第三信号端203可以包括多个第一类输入引脚2031。具体的，第三协议总线L33的另一端电连接至第一处理单元20的第一类输入引脚2031。

由此，可以利用第二协议总线L32将第一处理单元20生成的检测数据串传输至存储板卡400的第二处理单元50。第二处理单元50解析检测数据串，获取第一标识位和多个子检测数据串。第二处理单元50并将多个子检测数据串一一对应地发送至多个存储单元40，以获取各个存储单元40的在位信息，以及生成包含第一标识位和各个存储单元的在位信息的在位数据串。

再利用第三协议总线L33将第一接口30处来自第二处理单元50生成的在位数据串传输至第一处理单元20。第一处理单元20接收各个存储板卡400生成的在位数据串，并根据所接收到的多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。

可以使存储扩展装置100内设有两个处理单元(第一处理单元20和第二处理单元50)。也即，扩展板卡300和存储板卡400分别设有不同的处理单元(扩展板卡300设有第一处理单元，存储板卡400设有第二处理单元)。扩展板卡300和存储板卡400分别利用不同的处理单元解析不同的数据串，可以简化处理单元内的编程设置，也可以便于对存储扩展装置100维护，降低维护成本。

示例的，第二协议总线L32可以为串行通用输入输出总线(Serial GeneralPurpose Input/Output，SGPIO)、串行通讯总线(Inter-Integrated Circuit，I2C)或系统管理总线(System Management Bus，SMBUS)中任一种。

示例的，第三协议总线L33可以为串行通用输入输出总线(Serial GeneralPurpose Input/Output，SGPIO)、串行通讯总线(Inter-Integrated Circuit，I2C)或系统管理总线(System Management Bus，SMBUS)中任一种。

示例的，第二协议总线L32的类型可以与第三协议总线L33的类型相同，可以便于各个协议总线之间信号的传输。

图5为本申请又一些实施例提供的存储扩展装置的框图。其中，图5仅示意出一个存储板卡400的具体结构，其他存储板卡400的结构以及连接方式，可以参考图示存储板卡400的结构以及连接方式。

在一些实施例中，如图5所示，存储扩展装置100内存储板卡400包括第一接口连接器60和第二接口连接器70，第一接口连接器60与第一接口30电连接；第二接口连接器70与第一接口连接器60电连接，且第二接口连接器70与第一处理单元20的第三信号端203电连接；多个存储单元40电连接至第二接口连接器70。其中，第三信号端203包括第一类输入引脚2031、第二类输出引脚2032和第三类输入引脚2033。

与图4所示存储扩展装置100的区别是：存储扩展装置100被存储板卡400内无第二处理单元。存储板卡400包括第一接口连接器60、第二接口连接器70和多个存储单元40。以及，此时，第一处理单元20用于：基于检测数据包，生成多个检测数据；以及将多个检测数据划分为多组初始检测数据串；对各个初始检测数据串赋予第一标识位生成检测数据串；对应一个存储板卡的多个检测数据以及一个检测数据串构成对应一个存储板卡的检测信息。也即，第一处理单元20发送检测信号包括具有不同第一标识位的检测数据串和多个检测数据。检测信号内的多个检测数据，与该测信号内检测数据串内的检测数据相同。

以第一个存储板卡400为例，第一处理单元20基于检测数据包生成对应第一个存储板卡400的检测信号。检测信号包括1个检测数据串和12个检测数据。12个检测数据与检测数据串内的12个检测数据相同。

第一处理单元20还用于：第一处理单元20可以基于检测数据包生成与第一个存储板卡400对应的12个检测数据。

通过第三信号端203内的多个第二类输出引脚2032将检测数据发送至第二接口连接器70，利用第二接口连接器70将检测数据传输至存储单元40内。其中，每个第二类输出引脚2032传输一个检测数据。可以将每三个第二类输出引脚2032插传输的三个检测数据发送至同一个存储单元，以获取该存储单元40的在位信息。也即，第一处理单元20可以通过第三信号端203将三个检测数据发送至同一个存储单元40，以获取该存储单元40的在位信息。

存储板卡400基于第二接口连接器70接收的检测数据，生成各个存储单元40的在位信息。将生成的在位信息通过第二接口连接器70、第三信号端203的第三类输入引脚2033反馈至第一处理单元20。

此外，第一接口30处的检测数据串，依次经过第一接口连接器60和第二接口连接器70，反馈至第三信号端203的第一类输入引脚2031。

第一处理单元20还用于：通过第三信号端203的第一类输入引脚2031接收的检测数据串，解析检测数据串，以确定检测数据串内的第一标识位，确定传输至各个存储板卡400内检测数据串的第一标识位，确定对应各个存储板卡400的第一标识位。

基于此，第一处理单元20生成包含第一标识位和各个存储单元40的在位信息的在位数据串。也即，第一处理单元20可以通过第一类输入引脚2031反馈的检测数据串，获取检测数据串内的第一标识位。以及将通过第三类输入引脚2033反馈的在位信息与获取的第一标识位打包形成在位数据串，并根据所生成的多个在位数据串生成检测结果数据包。

第一处理单元20还用于：将检测结果数据包反馈至扩展单元10；扩展单元10对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。也即，扩展单元10可以根据每个在位信息的顺序序号获取对应的第一标识位，从而判断与第一标识位对应的第一接口30，以及与该第一接口30电连接的存储板卡400，进而判断该存储板卡400内存储单元40是否在位。

基于此，扩展单元10可以根据获取的第一标识位得到具有该第一标识位的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与第一接口30电连接的存储板卡400，进而可以判断该存储板卡400内存储单元40是否在位。

在一些实施例中，如图5所示，存储扩展装置100还包括多条检测信号线L1、多条在位信号线L2、多条第二协议总线L32以及多条第四协议总线L34。

检测信号线L1的一端电连接至第一处理单元20的第三信号端203，检测信号线L1的另一端电连接至第二接口连接器70。任一条检测信号线L1用于传输一个检测数据。

在位信号线L2的一端电连接至第二接口连接器70，在位信号线L2的另一端电连接至第一处理单元20的第三信号端203。任一条检测信号线L2用于传输一个存储单元40的在位信息。

第二协议总线L32的一端电连接至第一接口30，第二协议总线L32的另一端电连接至第一接口连接器60，第二协议总线L32用于传输检测数据串。

第四协议总线L34的一端电连接至存储板卡400的第二接口连接器70，第四协议总线L34的另一端连接至第一处理单元20的第三信号端203。其中，第三信号端203包括多个第三类输入引脚2033。第四协议总线L34用于传输检测数据串。具体的，第四协议总线L34将检测数据串反馈至第一处理单元20的第三类输入引脚2033。

示例的，第二协议总线L32可以为串行通用输入输出总线(Serial GeneralPurpose Input/Output，SGPIO)、串行通讯总线(Inter-Integrated Circuit，I2C)或系统管理总线(System Management Bus，SMBUS)中任一种。

示例的，第四协议总线L34可以为串行通用输入输出总线(Serial GeneralPurpose Input/Output，SGPIO)、串行通讯总线(Inter-Integrated Circuit，I2C)或系统管理总线(System Management Bus，SMBUS)中任一种。

示例的，第二协议总线L32的类型可以与第四协议总线L34的类型相同，可以便于各个协议总线之间信号的传输。

以第一个存储板卡400为例，第一个存储板卡400包括4个存储单元40。第一处理单元20基于检测数据包生成对应第一个存储板卡400的检测信号。检测信号包括1个检测数据串和12个检测数据。12个检测数据与检测数据串内的12个检测数据相同。

基于此，存储扩展装置100针对第一个存储板卡400设有12条检测信号线L1和4条在位信号线L2。检测信号线L1的两端分别与第一处理单元20和第二接口连接器70电连接。以使每条检测信号线L1将第一处理单元20生成的一个检测数据传输至第二接口连接器70。

第二接口连接器70将接收的12个检测数据发送至4个存储单元40，每三个检测数据发送至同一个存储单元40。以得到各个存储板卡400上各个存储单元40的4个在位信息。

由于在位信号线L2的两端分别与第二接口连接器70和第一处理单元20电连接。在位信号线L2可以将第二接口连接器70输出的在位信息传输至第一处理单元20，以使第一处理单元20获取存储板卡400内各个存储单元40的在位信息。

以及，可以利用第二协议总线L32将第一处理单元20经第一接口30传输的检测数据串，传输至存储板卡400。也即，第二协议总线L32将检测数据串传输至第一接口连接器60。

根据存储板卡400内部结构，可以利用第一接口连接器60将检测数据串传输至第二接口连接器70。

再利用第四协议总线L34将第二接口连接器70处的检测数据串反馈至第一处理单元20，利用第一处理单元20对检测数据串进行解析，获取存储板卡400内检测输出串对应的第一标识位，以便于后续扩展单元10基于第一标识位获取对应的第一接口，以及与该第一接口电连接的存储板卡的在位信息。

基于此，可以利用12个检测信号线传输检测数据、利用4个在位信号线反馈在位信息，以及利用第二协议总线L32和第四协议总线L34将检测数据串，从第一处理单元20传输至存储板卡400，再经过存储板卡400直接反馈至第一处理单元20，形成一个回路。由此，可以利用第一处理单元20解析该经存储板卡400反馈回的检测数据串，获取第一在位标识。第一处理单元20再将获取的多个在位信息和第一标识位打包形成在位数据串。第一处理单元20根据多个在位数据串生成检测结果数据包，将所述检测结果数据包反馈至所述扩展单元10。扩展单元10用于对检测结果数据包进行解析，以得到各个存储板卡400上多个存储单元40的在位信息。由此，可以实现利用第一处理单元20生成检测数据串，以及形成在位数据串，以使存储板卡400内无需设有第二处理单元50，有利于降低存储板卡400的设计、维护以及制造成本。

在一些实施例中，如图4或图5所示，第一接口30包括高速接口。第一接口连接器60可以为高速连接器。其中，第一接口30接收第一处理单元20生成的检测数据串，一个检测数据串包括12个检测数据，以及其对应的第一标识位。第一接口30将检测数据串发送至第一接口连接器60，第一接口30和第一接口连接器60可以快速收发检测数据串，提高存储扩展装置100的检测速率。

示例的，第一接口30可以为mini SAS接口，第一接口连接器60也可以为mini SAS接口连接器。

在一些实施例中，如图5所示，第二接口连接器70可以为低速连接器。第二接口连接器70可以用于接收第一处理单元20生成的检测数据。此时，可以利用低速连接器接收检测数据，在传输至存储板卡400上的各个存储单元40，以使存储单元40接收检测数据进行检测，生成在位信息。由于检测数据相对于检测数据串，字节相对较少，传输速率无需过高，利用低速连接器接收即可。低速连接器既可以实现接收检测数据，又可以相对于高速连接器降低成本。

在一些示例中，如图5所示，第一处理单元20的第三信号端203包括多个低速接口，第三信号端203中的第二类输出引脚2032位于低速接口内。也即，第二类输出引脚2032构成低速接口。第一处理单元20的第二类输出引脚2032电连接至第二接口连接器70。第二接口连接器70用于接收第一处理单元20通过第二类输出引脚2032输出的检测数据。第二接口连接器70可以为低速连接器。第二类输出引脚2032和第二接口连接器相匹配，可以用于传输字节相对较少，传输速率无需过高的检测数据。

在一些示例中，如图5所示，第一处理单元20的第三信号端203包括多个低速接口，第三信号端203中的第三类输入引脚2033位于低速接口内。也即，第三类输入引脚2033构成低速接口。第一处理单元20的第三类输入引脚2033电连接至第二接口连接器70。第三类输入引脚2033用于接收第二接口连接器70传输的在位信息。第二接口连接器70可以为低速连接器。第三类输入引脚2033和第二接口连接器相匹配，可以用于传输字节相对较少，传输速率无需过高的在位信息。

图6为本申请一些实施例提供的第一处理单元与扩展单元和存储板卡的连接关系图。

在一些实施例中，如图6所示，存储扩展装置100内第一处理单元20包括数据解析模块21、数据发送模块22、数据接收模块23以及数据整合模块24。

针对存储板卡400不同结构的实施例，第一处理单元20内各个模块的具体工作方式不同，具体如下：

第一种，请结合图4和图6所示存储扩展装置100。此时，存储扩展装置100内的存储板卡400包括第二处理单元50、第一接口连接器60和多个存储单元40。

数据解析模块21与扩展单元10以及数据发送模块22耦接。数据解析模块21用于接收检测数据包。数据解析模块21可以基于检测数据包解析为多个检测数据，并将多个检测数据划分为多组初始检测数据串。

数据发送模块22与数据解析模块21以及存储板卡400耦接。用于接收数据发送模块22生成的初始检测数据串，并对初始检测数据串赋予第一标识位生成检测数据串。将检测数据串传输至存储板卡400。

数据接收模块23与存储板卡400以及数据整合模块24耦接。数据接收模块23用于接收第二处理单元50生成的在位数据串，向数据整合模块发送在位数据串。此时，数据接收模块23无需对在位数据串做任何处理，将在为数据串传输至数据整合模块24即可。

数据整合模块24与数据接收模块23以及扩展单元10耦接。数据整合模块24接收数据接收模块23发送的在位数据串，基于在位数据串生成检测结果数据包。数据整合模块24向扩展单元10发送检测结果数据包。

针对第一种存储板卡400的结构，存储板卡400内设第二处理单元50，可以利用第二处理单元50对第一接口30传输的检测数据串进行解析。由此，第一处理单元20内数据发送模块22可以仅将检测数据串传输至存储板卡400。存储板卡400内第二处理单元50直接获取检测数据串内的多个检测数据和第一标识位。第二处理单元50将获取的多个检测数据分配至各个存储单元40，获取各个存储单元40的在位信息。第二处理单元50将多个在位信息和第一标识位打包为在位数据串，并反馈至第一处理单元20。此时，第一处理单元20内的数据接收模块23无需对在位数据串做任何处理，将在位数据串发送至数据整合模块24。利用数据整合模块24接收在位数据串生成检测结果数据包。可以将数据处理分配在两个处理单元，简化第一处理单元20的工作难度，也可以便于对存储扩展装置100维护，降低维护成本。

第二种：请结合图5和图6所示存储扩展装置100。此时，与图4所示存储扩展装置100不同的是，存储扩展装置100内的存储板卡400未设有第二处理单元50。存储板卡400包括第一接口连接器60、第二接口连接器70和多个存储单元40。

数据解析模块21与扩展单元10以及数据发送模块22耦接。数据解析模块21用于接收检测数据包。数据解析模块21可以基于检测数据包解析为多个检测数据，并将多个检测数据划分为多组初始检测数据串。

数据发送模块22与数据解析模块21以及存储板卡400耦接。用于接收数据发送模块22生成的初始检测数据串，并对初始检测数据串赋予第一标识位生成检测数据串。将检测数据串以及检测数据传输至存储板卡400。

由于存储板卡400未设有第二处理单元50，无法直接解析检测数据串内的检测数据以及第一标识位。由此，数据发送模块22也需要向存储板卡400传输检测数据，存储板卡400可以依据存储板卡400进行检测，生成在位信息。

数据接收模块23与存储板卡400以及数据整合模块24耦接。数据接收模块23用于接收各个存储单元40的在位信息和检测数据串。数据接收模块23基于检测数据串获取第一标识位。

数据接收模块23可以用于接收存储板卡400反馈的各个存储单元40的在位信息。以及，数据接收模块23还可以用于接收检测数据串，解析检测数据串，获取检测数据串内的第一标识位。数据接收模块23将第一标识位，以及将接收的各个存储单元40的在位信息同步发送至数据整合模块24。

数据整合模块24与扩展单元10耦接。数据整合模块24用于将第一标识位和各个存储单元40的在位信息整合形成在位数据串，按第一标识位的大小将在位数据串排序形成检测结果数据包，并将检测结果数据包发送至扩展单元10。

针对第二种存储板卡400的结构，存储扩展装置100可以利用扩展板卡300内的第一处理单元20对检出数据包、检测数据串、在位数据串以及检测结果数据包做解析处理。以使存储板卡400内无需设有第二处理单元50，有利于降低存储板卡400的设计、维护以及制造成本。

图7为本申请又一些实施例提供的存储扩展装置的框图。

在一些实施例中，如图7所示，存储扩展装置100还包括存储数据线L4。存储数据线L4一端电连接至扩展单元10，存储数据线L4另一端连接至第一接口30。扩展单元10还用于生成存储数据，存储数据线L4还用于传输扩展单元10生成的存储数据。

在扩展单元10判定存储板卡400上存储单元40在位后，可以利用存储数据线L4将存储数据发送至存储板卡400上存储单元40，存储单元40存储该存储数据。其中，存储数据可以为存储在存储单元40高速数据。也即，可以为存储在硬盘内的高速数据。

示例的，扩展单元10可以包括串行接口(Serial Attached SCSI，SAS)。扩展单元10通过SAS接口传输SAS存储信号。但是本申请实施例对存储信号的类型并不限制于此，存储信号还是可以SATA信号。例如，扩展单元10还可以包括硬盘接口(Serial ATA，SATA)。扩展单元10通过SATA接口传输SATA存储信号。

综上所述，本申请一些实施例提供了存储扩展装置100和计算设备200。在存储扩展装置100进行检测时，扩展单元10可以通过一组信号(如一组SGPIO信号)将全部存储板卡400上的存储单元的检测数据(即检测数据包)，发送至扩展板卡300上的第一处理单元20。再利用第一处理单元20对检测数据包进行解析、重组。也即，可以利用第一处理单元20将来自扩展单元10的检测数据包重组为多个检测信息。再利用第一处理单元20将包含多个包含检测信息的检测信号(如多组SGPIO信号)发送至多个存储板卡400，便可以获取得包含第一标识位和各个存储单元40的在位信息的在位数据串。此外，第一处理单元20可以根据多个在位数据串生成检测结果数据包，将检测结果数据包反馈至扩展单元10。扩展单元10可以直接获取对应各个存储板卡400的检测结果数据包，扩展单元10可以根据每个在位信息的顺序序号获取对应的第一标识位，从而根据第一标识位获取对应的检测数据串。再根据传输该检测数据串的第一协议总线L31，确定与第一协议总线L31电连接的第一接口30，以及与该第一接口30电连接的存储板卡400。进而判断是该存储板卡400内存储单元40是否在位。可以实现扩展单元快速获取存储单元的在位信息，满足了多个存储板卡的测试需求，从而实现扩展单元可以电连接更多数量的存储板卡。

同时，具有该存储扩展装置100的计算设备200，均具有上述任意实施例中存储扩展装置100具有的有益效果，在此不再赘述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种存储扩展装置，其特征在于，包括扩展板卡和多个存储板卡，任一个存储板卡包括多个存储单元；

所述扩展板卡包括扩展单元、第一处理单元、多条第一协议总线，以及多个第一接口；

所述扩展单元用于生成检测数据包；

所述第一处理单元的第一信号端与所述扩展单元电连接，且所述第一处理单元的第二信号端通过所述多条第一协议总线电连接至所述多个第一接口，一个第一接口用于电连接至一个所述存储板卡，且各个所述存储板卡均电连接至所述第一处理单元的第三信号端；所述第一处理单元用于：接收来自所述扩展单元的检测数据包；基于所述检测数据包，生成多个检测信号，所述检测信号包括具有第一标识位的检测数据串，各个所述检测数据串的第一标识位不同；通过各个所述第一接口向各个所述存储板卡发送对应的所述检测信号，以得到与各个所述存储板卡对应的在位数据串；

所述第一处理单元还用于：根据多个在位数据串生成检测结果数据包，将所述检测结果数据包反馈至所述扩展单元；所述扩展单元用于对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

2.根据权利要求1所述的存储扩展装置，其特征在于，所述第一处理单元用于：基于所述检测数据包，生成多个检测数据串；所述检测数据串构成所述检测信号；

所述存储板卡包括第二处理单元和第一接口连接器；所述第二处理单元的第一连接端与所述第一接口连接器电连接，所述第一接口连接器与所述第一接口电连接；所述第二处理单元的第二连接端与所述多个存储单元电连接；所述第二处理单元的第三连接端与所述第一接口连接器电连接，所述第一接口连接器与所述第一处理单元的第三信号端电连接；所述第二处理单元用于：通过所述第一接口连接器接收所述检测数据串；根据所述检测数据串得到第一标识位和多个子检测数据串，并将所述多个子检测数据串一一对应地发送至所述多个存储单元，以获取各个存储单元的在位信息；以及生成包含所述第一标识位和各个存储单元的在位信息的在位数据串；

所述第一处理单元通过所述第三信号端接收各个存储板卡生成的在位数据串，并根据所接收到的多个在位数据串生成检测结果数据包，将所述检测结果数据包反馈至所述扩展单元；所述扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

3.根据权利要求2所述的存储扩展装置，其特征在于，

所述第一处理单元包括数据解析模块、数据发送模块、数据接收模块以及数据整合模块；

所述数据解析模块，与所述扩展单元以及所述数据发送模块耦接，用于接收所述检测数据包；并基于所述检测数据包解析为多个检测数据，并将所述多个检测数据划分为多组初始检测数据串；

所述数据发送模块，与所述存储板卡耦接，用于对所述初始检测数据串赋予第一标识位生成所述检测数据串；

所述数据接收模块，与所述存储板卡以及所述数据整合模块耦接，用于接收所述第二处理单元生成的所述在位数据串，向所述数据整合模块发送所述在位数据串；

所述数据整合模块，与所述扩展单元耦接，用于接收所述数据接收模块发送的所述在位数据串，向所述扩展单元发送所述检测结果数据包。

4.根据权利要求2或3所述的存储扩展装置，其特征在于，还包括多条第二协议总线和多条第三协议总线；

所述第二协议总线的一端电连接至所述第一接口，所述第二协议总线的另一端电连接至所述第一接口连接器；所述第二协议总线用于传输所述检测数据串；

所述第三协议总线的一端电连接至所述存储板卡的所述第一接口连接器，所述第三协议总线的另一端电连接至所述第一处理单元的第三信号端；所述第三协议总线用于传输所述在位数据串。

5.根据权利要求1所述的存储扩展装置，其特征在于，所述第一处理单元用于：基于所述检测数据包，生成多个检测数据；以及将所述多个检测数据划分为多组初始检测数据串；对各个所述初始检测数据串赋予第一标识位生成所述检测数据串；对应一个所述存储板卡的多个检测数据以及一个检测数据串构成对应一个存储板卡的所述检测信号；

所述存储板卡包括第一接口连接器和第二接口连接器，所述第一接口连接器与所述第一接口电连接；所述第二接口连接器与所述第一接口连接器电连接，且所述第二接口连接器与所述第一处理单元的第三信号端电连接；所述多个存储单元电连接至所述第二接口连接器；

所述第一接口处的所述检测数据串，依次经过所述第一接口连接器和第二接口连接器传输至所述第三信号端；

所述第一处理单元还用于：通过所述第三信号端接收的所述检测数据串，以确定对应各个存储板卡的所述第一标识位；

所述第一处理单元还用于：通过所述第三信号端将三个检测数据发送至同一个存储单元，以获取该存储单元的在位信息；以及生成包含所述第一标识位和各个存储单元的在位信息的在位数据串；并根据所生成的多个在位数据串生成检测结果数据包；

所述第一处理单元还用于：将所述检测结果数据包反馈至所述扩展单元；所述扩展单元对检测结果数据包进行解析，以得到各个存储板卡上多个存储单元的在位信息。

6.根据权利要求5所述的存储扩展装置，其特征在于，

所述第一处理单元包括数据解析模块、数据发送模块、数据整合模块以及数据接收模块；

所述数据解析模块，与所述扩展单元以及所述数据发送模块耦接，用于接收所述检测数据包；并基于所述检测数据包解析为多个检测数据，并将所述多个检测数据划分为多组初始检测数据串；

所述数据发送模块，与所述存储板卡耦接，用于对所述初始检测数据串赋予第一标识位生成所述检测数据串；

所述数据接收模块，与所述存储板卡以及所述数据整合模块耦接，用于接收各个所述存储单元的在位信息和所述检测数据串；基于所述检测数据串获取所述第一标识位；

所述数据整合模块，与所述扩展单元耦接，用于将所述第一标识位和各个所述存储单元的所述在位信息整合形成在位数据串，按所述第一标识位的大小将所述在位信息串排序形成所述检测结果数据包；并将所述检测结果数据包发送至所述扩展单元。

7.根据权利要求5或6所述的存储扩展装置，其特征在于，还包括多条检测信号线、多条在位信号线、多条第二协议总线和多个第四协议总线；

所述检测信号线的一端电连接至所述第一处理单元的第三信号端，所述检测信号线的另一端电连接至所述第二接口连接器；任一条所述检测信号线用于传输一个检测数据；

所述在位信号线的一端电连接至所述第二接口连接器；所述在位信号线的另一端电连接至所述第一处理单元的第三信号端；任一条所述检测信号线用于传输一个所述存储单元的在位信息；

所述第二协议总线的一端电连接至所述第一接口，所述第二协议总线的另一端电连接至所述第一接口连接器；所述第二协议总线用于传输所述检测数据串；

所述第四协议总线的一端电连接至所述存储板卡的所述第二接口连接器，所述第四协议总线的另一端电连接至所述第一处理单元的第三信号端；所述第四协议总线用于传输所述检测数据串。

8.根据权利要求5～7中任一项所述的存储扩展装置，其特征在于，所述第二接口连接器包括低速连接器。

9.根据权利要求2～8中任一项所述的存储扩展装置，其特征在于，所述第一接口包括高速接口；所述第一接口连接器包括高速连接器。

10.根据权利要求1～9中任一项所述的存储扩展装置，其特征在于，还包括存储数据线；所述存储数据线一端电连接至所述扩展单元，所述存储数据线另一端连接至所述第一接口；所述扩展单元还用于生成存储数据，所述存储数据线还用于传输所述扩展单元生成的存储数据。

11.一种计算设备，其特征在于，包括：如权利要求1～10任一项所述的存储扩展装置。

Images