CN115706088A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN115706088A
CN115706088A CN202210944734.XA CN202210944734A CN115706088A CN 115706088 A CN115706088 A CN 115706088A CN 202210944734 A CN202210944734 A CN 202210944734A CN 115706088 A CN115706088 A CN 115706088A
Authority
CN
China
Prior art keywords
pad
bonding
semiconductor
layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210944734.XA
Other languages
English (en)
Inventor
崔朱逸
姜芸炳
朴世哲
尹孝镇
郑泰和
藤崎纯史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115706088A publication Critical patent/CN115706088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08505—Material outside the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体封装包括：半导体芯片，该半导体芯片包括围绕第一接合焊盘结构和第二接合焊盘结构中的每个的至少一部分的第二接合绝缘层，其中第一接合焊盘结构包括第一接触部分、第一接合焊盘以及设置在第一接合焊盘和第一接触部分之间并在第一方向上延伸的第一籽晶层，第二接合焊盘结构包括第二接触部分、第二接合焊盘以及设置在第二接合焊盘和第二接触部分之间并在第一方向上延伸的第二籽晶层，并且第二接合绝缘层与第一籽晶层和第二籽晶层以及第一接合焊盘和第二接合焊盘中的每个的侧表面接触。

Description

半导体封装
技术领域
本发明构思涉及一种半导体封装及制造其的方法。
背景技术
根据半导体封装小型化和高性能的趋势，将执行不同功能的多个半导体芯片嵌入单个封装中的系统级封装(SIP)技术已迅速发展为对电子产品市场(例如便携式消费电子产品市场)产生广泛影响的高容量技术。这里，对每个半导体芯片执行电子管芯分选(EDS)测试。用SIP技术形成的半导体封装可以包括EDS测试焊盘。在EDS测试期间，EDS测试焊盘的表面可能变形(例如，堆积(pile-up))，因此EDS测试焊盘的使用可能受到限制。
发明内容
本发明构思的实施方式提供了一种使用测试焊盘的具有增强的散热特性的半导体封装。
根据本发明构思的一实施方式，一种半导体封装包括：基础结构，包括主体和后绝缘层，该主体具有其上布置虚设焊盘和连接焊盘的后表面，该后绝缘层设置在后表面上并围绕虚设焊盘和连接焊盘；以及半导体芯片，设置在基础结构上并包括具有面对主体的后表面的前表面的半导体层、设置在半导体层的前表面上的测试焊盘和输入/输出焊盘、围绕测试焊盘和输入/输出焊盘的第一接合绝缘层、设置在测试焊盘和虚设焊盘之间的第一接合焊盘结构、设置在输入/输出焊盘和连接焊盘之间的第二接合焊盘结构、以及设置在第一接合绝缘层上并围绕第一接合焊盘结构和第二接合焊盘结构中的每个的至少一部分的第二接合绝缘层，其中第一接合焊盘结构包括在第一接合绝缘层内与测试焊盘接触且具有与测试焊盘相反定位的下表面的第一接触部分、接合到虚设焊盘的第一接合焊盘、以及设置在第一接合焊盘和第一接触部分之间并且在平行于第一接触部分的下表面的第一方向上延伸的第一籽晶层，第二接合焊盘结构包括在第一接合绝缘层内与输入/输出焊盘接触并具有与输入/输出焊盘相反定位的下表面的第二接触部分、接合到连接焊盘的第二接合焊盘、以及设置在第二接合焊盘和第二接触部分之间并在第一方向上延伸的第二籽晶层，第二接合绝缘层与第一籽晶层和第二籽晶层以及第一接合焊盘和第二接合焊盘中的每个的侧表面接触。
根据本发明构思的一实施方式，一种半导体封装包括：基础结构，包括主体和后绝缘层，主体具有其上布置虚设焊盘和连接焊盘的后表面，后绝缘层设置在后表面上并围绕虚设焊盘和连接焊盘；以及半导体芯片，设置在基础结构上并包括具有面对主体的后表面的前表面的半导体层、设置在半导体层的前表面上的测试焊盘和输入/输出焊盘、设置在测试焊盘和虚设焊盘之间的第一接合焊盘结构、设置在输入/输出焊盘和连接焊盘之间的第二接合焊盘结构、以及设置在半导体层的前表面上并围绕第一接合焊盘结构和第二接合焊盘结构中的每个的至少一部分的接合绝缘层，其中第一接合焊盘结构包括与测试焊盘接触的第一接触部分、接合到虚设焊盘的第一接合焊盘、以及在第一接合焊盘和第一接触部分之间在第一方向上延伸的第一籽晶层，第二接合焊盘结构包括与输入/输出焊盘接触的第二接触部分、接合到连接焊盘的第二接合焊盘、以及在第二接合焊盘和第二接触部分之间在第一方向上延伸的第二籽晶层，第一接合焊盘包括在垂直于第一方向的第二方向上延伸的第一晶粒结构，并且第二接合焊盘包括在第二方向上延伸的第二晶粒结构。
根据本发明构思的一实施方式，一种半导体封装包括：基础结构，包括主体和后绝缘层，主体具有其上设置虚设焊盘的后表面，后绝缘层设置在后表面上并围绕虚设焊盘；以及半导体芯片，设置在基础结构上并包括具有面对主体的后表面的前表面的半导体层、设置在半导体层的前表面上的测试焊盘、设置在测试焊盘和虚设焊盘之间的接合焊盘结构、以及围绕接合焊盘结构的至少一部分的接合绝缘层，其中接合焊盘结构包括与测试焊盘接触并具有与测试焊盘相反定位的下表面的接触部分、接合到虚设焊盘的接合焊盘、以及设置在接合焊盘和接触部分之间并且在平行于接触部分的下表面的第一方向上延伸的籽晶层，并且接合绝缘层与接合焊盘的侧表面直接接触。
根据本发明构思的一实施方式，一种用于制造半导体封装的方法包括：准备半导体芯片，该半导体芯片包括在其表面上具有突起的测试焊盘、与测试焊盘间隔开的输入/输出焊盘、以及覆盖测试焊盘和输入/输出焊盘并具有暴露测试焊盘的至少一部分的第一开口和暴露输入/输出焊盘的至少一部分的第二开口的第一接合绝缘层；形成填充第一开口的第一接触部分和填充第二开口的第二接触部分；在第一接合绝缘层的上表面以及第一接触部分和第二接触部分的相应上表面上形成初始籽晶层；使用初始籽晶层分别在第一接触部分和第二接触部分上形成第一接合焊盘和第二接合焊盘；通过去除初始籽晶层的部分，形成在第一接合焊盘下方的第一籽晶层和在第二接合焊盘下方的第二籽晶层；以及形成覆盖第一接合焊盘和第二接合焊盘的侧表面以及第一籽晶层和第二籽晶层的侧表面的第二接合绝缘层。
附图说明
本发明构思的上述和其他方面及特征将从以下结合附图的详细描述中被更清楚地理解，附图中：
图1A是示出根据本发明构思的一实施方式的半导体封装的透视图，图1B是沿图1A的线I-I'截取的截面图；
图2是示出图1A的区域“A”的放大图；
图3A和图3B分别是示出图2的区域“B1”和“B2”的放大图，图3C是示出图3A和图3B的晶粒结构GS的平面图，图3D是示出图3C的晶粒结构GS的X射线衍射(XRD)特性的曲线图；
图4A至图4G是顺序示出根据本发明构思的一实施方式的制造半导体封装的方法的部分制造工艺的截面图；
图5A是示出根据本发明构思的一实施方式的半导体封装的透视图，图5B是沿图5A的线II-II'截取的截面图；
图6A是示出根据本发明构思的一实施方式的半导体封装的截面图，图6B是示出图6A的区域“C”的放大图；以及
图7是示出根据本发明构思的一实施方式的半导体封装的截面图。
由于图1-7中的示图旨在用于说明目的，附图中的元件不一定按比例绘制。例如，为了清楚起见，一些元件可能被放大或夸大。
具体实施方式
在下文中，将参照附图描述本发明构思的实施方式。
图1A是示出根据本发明构思的一实施方式的半导体封装1000的透视图，图1B是沿图1A的线I-I'截取的截面图，图2是示出图1A的区域“A”的放大图，图3A和图3B分别是示出图2的区域“B1”和“B2”的放大图。
首先，参照图1A和图1B，根据本发明构思的一实施方式的半导体封装1000可以包括在垂直方向(Z轴方向)上堆叠的半导体结构100和半导体芯片200。半导体结构100和半导体芯片200具有这样的结构，其中暴露在半导体结构100的上表面和半导体芯片200的下表面上的元件被接合(其可以被称为例如混合接合、直接接合等)，而在其间没有插置单独的连接构件(例如，金属柱、焊料凸块等)。在将电介质直接接合在一起(例如，氧化物到氧化物接合)的相同操作中将金属互连直接接合在一起(例如，铜(Cu)到铜(Cu)接合)的混合接合优于传统的芯片封装，因为它提供增加的芯片密度并缩短例如芯粒(chiplet)之间的互连布线的长度。例如，氧化物到氧化物接合和Cu到Cu接合可以形成在半导体结构100和半导体芯片200之间的界面处。在本发明构思中，第一接合焊盘结构BPS1形成在半导体芯片200的电测试结构ETS上，并且第一接合焊盘结构BPS1直接联接到半导体结构100的上表面上的虚设焊盘132a，从而稳定地形成混合接合结构并且可以增强半导体封装1000的散热特性。例如，可以通过上述结构提供更大体积的导电材料以增强散热。ETS可以理解为包括用于电子管芯分选(EDS)测试的焊盘(下文中称为“测试焊盘”)的集成导电结构。此外，根据本发明构思，由于第一接合焊盘结构BPS1和第二接合焊盘结构BPS2包括具有111晶体取向的接合焊盘，因此与包括处于其他晶体取向的结构的情况相比，Cu到Cu接合更稳定地形成。此外，当第一接合焊盘结构BPS1和第二接合焊盘结构BPS2包括具有111晶体取向的接合焊盘时，可以在低温下形成Cu到Cu接合，因此，可以增强第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的可靠性。下面参照图2至图4F描述形成第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的结构特征和方法。
半导体结构100(也可以称为基础结构)是基于半导体晶片的结构并且可以包括主体110、电路层120、后覆盖层130和贯穿通路140。例如，半导体结构100可以是硅中介层基板、半导体芯片等。当半导体结构100是半导体芯片时，半导体结构100和堆叠在其上的半导体芯片200可以是构成多芯片模块(MCM)的芯粒，但是本发明构思不限于此。这将在下面参照图7描述。多芯片模块(MCM)是系统级封装(SIP)的一种形式，在多芯片模块中，多个集成电路(IC)、半导体管芯或其他分立部件封装到统一基板上。并排布置在半导体结构100上并构成多芯片模块(MCM)的多个芯粒将在下面参照图5A和图5B描述。
主体110可以是半导体晶片，其包括半导体元素，诸如例如硅(Si)或锗(Ge)，或者化合物半导体，诸如例如硅碳化物(SiC)、镓砷化物(GaAs)、铟砷化物(InAs)、硅锗(SiGe)、铟锑化物(InSb)、铅碲(PbTe)化合物、镓磷化物(GaP)、镓锑化物(GaSb)或铟磷化物(InP)。
电路层120可以设置在主体110的前表面110FS上并且可以包括第一层间绝缘层121和内部互连122。第一层间绝缘层121可以包括例如硅氧化物(SiO2)或硅氮化物(Si3N4)。在本发明构思的一实施方式中，构成集成电路(IC)的各个元件可以设置在主体110的前表面110FS上。在这种情况下，内部互连122可以电连接到各个元件。参照图2详细描述了各个元件。内部互连122重新分配设置在与前表面110FS相反定位的后表面110BS上的后焊盘132或贯穿通路140，并且可以形成为包括多条互连线和多个互连通路的多层结构。互连线和互连通路可以各自包括例如铝(Al)、金(Au)、钴(Co)、铜(Cu)、镍(Ni)、铅(Pb)、钽(Ta)、碲(Te)、钛(Ti)、钨(W)或其组合。包括例如钛(Ti)、钛氮化物(TiN)、钽(Ta)或钽氮化物(TaN)的阻挡层可以设置在互连线或/和互连通路与第一层间绝缘层121之间。前覆盖层150可以设置在电路层120下方。
前覆盖层150可以包括前绝缘层151和前焊盘152。前焊盘152可以通过内部互连122和贯穿通路140电连接到后焊盘132当中的连接焊盘132b。然而，前焊盘152可以不电连接到后焊盘132当中的虚设焊盘132a。前焊盘152可以提供连接端子，半导体结构100和半导体芯片200可以通过该连接端子电连接到外部器件。单独的连接构件159(例如，焊料球、铜柱等)可以设置在前焊盘152下方，但是本发明构思不限于此。例如，半导体结构100可以混合接合到另一结构(例如，硅中介层)而没有诸如焊料球等的连接构件。连接构件159可以联接到外部器件。例如，外部器件可以通过连接构件159电连接到半导体结构100和半导体芯片200。
后覆盖层130可以设置在主体110的后表面110BS上并且可以包括后绝缘层131和后焊盘132。例如，后绝缘层131可以设置在主体110的后表面110BS上，并且可以围绕虚设焊盘132a和连接焊盘132b。前绝缘层151和后绝缘层131可以各自包括例如硅氧化物(SiO2)或硅氮化物(Si3N4)。前焊盘152和后焊盘132可以各自包括上述金属材料，类似于内部互连122，但不必包括与内部互连122相同类型的金属材料。后绝缘层131可以包括可联接到半导体芯片200的接合绝缘层251的绝缘材料，例如硅氧化物(SiO2)。然而，本发明构思不限于此，并且后绝缘层131可以包括例如硅碳氮化物(SiCN)等。在类似的视图中，后焊盘132可以包括可接合到半导体芯片200的接合焊盘结构BPS1和BPS2的导电材料，诸如例如铜(Cu)、镍(Ni)、金(Au)、银(Ag)或其合金。后焊盘132可以包括联接到第一接合焊盘结构BPS1的虚设焊盘132a和联接到第二接合焊盘结构BPS2的连接焊盘132b。主体110的后表面110BS可以被电介质层(例如，氧化物-氮化物-氧化物(ONO)层)覆盖。电介质层可以使后焊盘132与构成主体110的半导体材料电绝缘。
贯穿通路140可以穿过主体110以电连接到内部互连122。根据本发明构思的一实施方式，贯穿通路140可以将设置在主体110的前表面110FS上的各个元件电连接到连接焊盘132b。例如，贯穿通路140可以从电路层120延伸到连接焊盘132b的底表面。同时，虚设焊盘132a可以与贯穿通路140和内部互连122电绝缘。例如，贯穿通路140可以不设置在虚设焊盘132a下方以将虚设焊盘132a连接到电路层120，因此可以不提供虚设焊盘132a和内部互连122之间的电连接。贯穿通路140可以包括贯穿电极141和围绕贯穿电极141的侧表面的阻挡层142。贯穿电极141可以包括例如钨(W)、钛(Ti)、铝(Al)或铜(Cu)并且可以通过例如电镀工艺、物理气相沉积(PVD)工艺或化学气相沉积(CVD)工艺形成。例如，贯穿电极141可以是金属柱。阻挡层142可以包括金属化合物，诸如例如钨氮化物(WN)、钛氮化物(TiN)或钽氮化物(TaN)。阻挡层142可以通过例如PVD工艺或CVD工艺形成。通路绝缘层可以形成在贯穿通路140的侧表面上。通路绝缘层可以使贯穿通路140与构成主体110的半导体材料电绝缘。通路绝缘层可以是单层或多层。通路绝缘层可以包括例如硅氧化物(SiO2)、硅氮氧化物(SiON)、硅氮化物(Si3N4)、聚合物及其组合中的一种或更多种。
半导体芯片200堆叠在半导体结构100上并且可以包括半导体层210、电路层220和接合层250。在附图中，示出了一个半导体芯片200，但是本发明构思不限于此。例如，在本发明构思的一实施方式中，两个或更多个半导体芯片可以在垂直方向(Z轴方向)上堆叠在半导体结构100上或者在水平方向(X轴或Y轴方向)上布置。由于半导体层210和电路层220具有与半导体结构100的主体110和电路层120的特性相似的特性，其冗余描述被省略，然后其细节在下面参照图2描述。
接合层250可以包括接合绝缘层251、电测试结构ETS、输入/输出结构IOS、以及第一接合焊盘结构BPS1和第二接合焊盘结构BPS2。接合绝缘层251可以包括可联接到半导体结构100的后绝缘层131的绝缘材料，诸如例如硅氧化物(SiO2)、硅氮化物(Si3N4)等。电测试结构ETS和输入/输出结构IOS可以电连接到电路层220的内部电路222并且可以包括导电材料。例如，电测试结构ETS和输入/输出结构IOS可以包括例如铝(Al)或铝(Al)合金。第一接合焊盘结构BPS1和第二接合焊盘结构BPS2可以包括与后焊盘132的材料相同的材料，使得第一接合焊盘结构BPS1和第二接合焊盘结构BPS2可以联接到半导体结构100的后焊盘132。例如，第一接合焊盘结构BPS1和第二接合焊盘结构BPS2可以由例如铜(Cu)、镍(Ni)、金(Au)、银(Ag)或其合金形成。
本发明构思在电测试结构ETS(其中表面在EDS测试中被损坏)上引入具有特定结构的第一接合焊盘结构BPS1，从而有助于半导体结构100和半导体芯片200之间的稳定混合接合，并增加金属材料的密度，从而增强散热特性。例如，在EDS测试期间，EDS测试焊盘(即，测试焊盘252a)的表面可能变形(例如，堆积)。第一接合焊盘结构BPS1形成在变形的表面上以提供平坦表面。例如，EDS测试焊盘(即，测试焊盘252a)也可以用作导热焊盘。此外，由于输入/输出结构IOS上的第二接合焊盘结构BPS2也具有与第一接合焊盘结构BPS1的特性相似的特性，因此第二接合焊盘结构BPS2可以有助于稳定的混合接合和增强散热特性。在下文中，将参照图2和图1B详细描述第一接合焊盘结构BPS1和第二接合焊盘结构BPS2。图2是示出图1B的第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的局部放大图。
一起参照图2和图1B，第一接合焊盘结构BPS1和第二接合焊盘结构BPS2可以分别电连接和物理连接到电测试结构ETS和输入/输出结构IOS。如下面将要描述的，第一接合焊盘结构BPS1和第二接合焊盘结构BPS2具有结构上相似的特性，这是由于第一接合焊盘结构BPS1和第二接合焊盘结构BPS2是在相同的工艺中形成的。例如，第一接触部分253a的下表面253LSa(参见图3A)和第二接触部分253b的下表面253LSb(参见图3B)是共面的并且可以提供平坦表面，第一籽晶层257a和第二籽晶层257b与第一接合绝缘层251a的下表面251LS一起形成在平坦表面上。例如，第一籽晶层257a和第二籽晶层257b也可以形成在第一接合绝缘层251a的下表面251LS的部分上。同时，第一接合焊盘258a和第二接合焊盘258b可以具有分别对应于测试焊盘252a和输入/输出焊盘252b的尺寸的不同尺寸。例如，第一接合焊盘258a可以具有比第二接合焊盘258b的宽度258Wb大的宽度258Wa。这参照图3A和图3B描述。
第一接合焊盘结构BPS1设置在测试焊盘252a和虚设焊盘132a之间并且可以包括第一接触部分253a和第一焊盘部分254a。
第一接触部分253a可以接触第一接合绝缘层251a内部的测试焊盘252a并且可以具有与测试焊盘252a相反定位的下表面253LSa。第一接触部分253a可以包括第一接触籽晶层255a和第一接触通路256a。第一接触籽晶层255a可以形成在第一接触通路256a和第一接合绝缘层251a之间，并且可以沿着测试焊盘252a的表面的突起P连接。突起P是由EDS测试引起的。第一接触籽晶层255a可以在用于形成第一接触通路256a的电镀工艺中用作籽晶层，并且形成第一接触通路256a的金属材料可以用作扩散阻挡层以防止形成第一接触通路256a的金属材料扩散到第一接合绝缘层251a中。第一接触籽晶层255a可以由例如诸如钛(Ti)或铜(Cu)的金属材料形成。第一接触通路256a可以由例如诸如铜(Cu)的金属材料或包括其的合金形成。第一接触籽晶层255a和第一接触通路256a可以提供第一接触部分253a的与第一焊盘部分254a接触的下表面253LSa。测试焊盘252a可以具有拥有堆积表面的突起P，而第一接触部分253a可以具有用于形成第一焊盘部分254a的拥有平坦表面的下表面253LSa。具有拥有堆积表面的突起P的测试焊盘252a可能不适合混合接合，因此，第一接触部分253a提供有平坦表面，使得形成在第一接触部分253a上的第一焊盘部分254a可以具有平坦的下表面，从而适于混合接合。
第一焊盘部分254a可以包括接合到虚设焊盘132a的第一接合焊盘258a以及设置在第一接合焊盘258a和第一接触部分253a之间并在平行于第一接触部分253a的下表面253LSa的第一方向(X轴方向)上延伸的第一籽晶层257a。第一籽晶层257a可以与第一接合焊盘258a的侧表面间隔开。例如，第一籽晶层257a的侧表面可以与第一接合焊盘258a的侧表面中的对应的侧表面间隔开。第一籽晶层257a可以在形成第一接合焊盘258a的电镀工艺中用作籽晶层和扩散阻挡层。第一籽晶层257a可以由例如诸如钛(Ti)或铜(Cu)的金属材料形成。在本发明构思的一实施方式中，第一籽晶层257a可以包括钛(Ti)或钛(Ti)合金。第一接合焊盘258a可以由例如诸如铜(Cu)的金属材料或包括其的合金形成。根据本发明构思，可以通过在垂直于第一籽晶层257a的第二方向(Z轴方向)上生长第一接合焊盘258a来均匀地控制第一接合焊盘258a的晶体取向。结果，可以稳定地形成第一接合焊盘258a和虚设焊盘132a之间的接合。第一焊盘部分254a可以使用例如半加成工艺(SAP)形成。例如，第一接合焊盘258a可以使用SAP由铜(Cu)形成，并且在这种情况下，Cu焊盘可以以111晶体取向生长。由于铜(Cu)在111平面上可以具有高扩散率，所以可以在低温下形成Cu到Cu接合。因此，第一接合焊盘258a可以直接联接到半导体结构100的上表面上的虚设焊盘132a，从而稳定地形成混合接合结构，并且可以增强半导体封装1000的散热特性。例如，第一籽晶层257a可以具有等于或小于第一接合焊盘258a的宽度的宽度。这参照图3A描述。
第二接合焊盘结构BPS2可以设置在输入/输出焊盘252b和连接焊盘132b之间，并且可以包括第二接触部分253b和第二焊盘部分254b。
第二接触部分253b可以接触第一接合绝缘层251a内部的输入/输出焊盘252b并且可以具有与输入/输出焊盘252b相反定位的下表面253LSb。第二接触部分253b可以包括第二接触籽晶层255b和第二接触通路256b。第二接触籽晶层255b可以形成在第二接触通路256b和第一接合绝缘层251a之间并且可以沿着输入/输出焊盘252b的表面连接。第二籽晶层257b可以与第二接合焊盘258b的侧表面间隔开。例如，第二籽晶层257b的侧表面可以与第二接合焊盘258b的侧表面中的对应的侧表面间隔开。第二接触籽晶层255b可以在用于形成第二接触通路256b的电镀工艺中用作籽晶层和扩散阻挡层。第二接触籽晶层255b可以由例如诸如钛(Ti)或铜(Cu)的金属材料形成。第二接触通路256b可以由例如诸如铜(Cu)的金属材料或包括其的合金形成。第二接触籽晶层255b和第二接触通路256b可以提供与第二焊盘部分254b接触的第二接触部分253b的下表面253LSb。
第二焊盘部分254b可以包括接合到连接焊盘132b的第二接合焊盘258b以及设置在第二接合焊盘258b和第二接触部分253b之间并且在平行于第二接触部分253b的下表面253LSb的第一方向(X轴方向)上延伸的第二籽晶层257b。第二籽晶层257b可以在形成第二接合焊盘258b的电镀工艺中用作籽晶层和扩散阻挡层。第二籽晶层257b可以由例如诸如钛(Ti)或铜(Cu)的金属材料形成。在本发明构思的一实施方式中，第二籽晶层257b可以包括钛(Ti)或钛(Ti)合金。第二接合焊盘258b可以由例如诸如铜(Cu)的金属材料或包括其的合金形成。根据本发明构思，可以通过在垂直于第二籽晶层257b的第二方向(Z轴方向)上生长第二接合焊盘258b来均匀地控制第二接合焊盘258b的晶体取向，结果，可以稳定地形成第二接合焊盘258b和连接焊盘132b之间的联接。第二焊盘部分254b可以使用例如半加成工艺(SAP)形成。例如，第二接合焊盘258b可以使用SAP由铜(Cu)形成，并且在这种情况下，Cu焊盘可以以111晶体取向生长。由于铜(Cu)在111平面上可以具有高扩散率，所以可以在低温下形成Cu到Cu接合。因此，第二接合焊盘258b可以直接联接到半导体结构100的上表面上的连接焊盘132b，从而稳定地形成混合接合结构。例如，第二籽晶层257b可以具有等于或小于第二接合焊盘258b的宽度的宽度。这参照图3B描述。
半导体层210可以具有面对主体110的后表面110BS的前表面210FS。电测试结构ETS和输入/输出结构IOS可以分别包括设置在半导体层210的前表面210FS上的测试焊盘252a和输入/输出焊盘252b。根据本发明构思的一实施方式，电测试结构ETS和输入/输出结构IOS还可以包括分别将测试焊盘252a和输入/输出焊盘252b连接到电路层220的内部电路222的连接结构。测试焊盘252a可以具有突起P，在该突起P中，表面通过在EDS测试中与探针接触而堆积。例如，在EDS测试期间，测试探针可以与测试焊盘252a发生物理接触，并且测试焊盘252a的表面可能因物理接触而变形从而留下具有堆积表面的突起。测试焊盘252a和输入/输出焊盘252b可以包括与第一接合焊盘258a和第二接合焊盘258b的导电材料不同的导电材料。例如，第一接合焊盘258a和第二接合焊盘258b可以由诸如例如铜(Cu)、镍(Ni)、金(Au)、银(Ag)或其组合的第一材料形成，并且测试焊盘252a和输入/输出焊盘252b可以包括诸如例如铝(Al)或铝(Al)合金的第二材料。
接合层250可以包括：电测试结构ETS和输入/输出结构IOS；第一接合绝缘层251a，围绕第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的部分，例如第一接触部分253a和第二接触部分253b；以及第二接合绝缘层251b，第一接合绝缘层251a设置在第二接合绝缘层251b上，第二接合绝缘层251b围绕第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的其他部分，例如第一焊盘部分254a和第二焊盘部分254b。此外，第一接合绝缘层251a可以围绕测试焊盘252a和输入/输出焊盘252b。第一接合绝缘层251a和第二接合绝缘层251b可以包括例如硅氧化物(SiO2)、硅氮化物(Si3N4)等。第一接合绝缘层251a可以包括电介质层251a1和阻挡层251a2。阻挡层251a2可以设置在电介质层251a1和第二接合绝缘层251b之间并且在用于形成第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的蚀刻工艺期间用作蚀刻停止层。阻挡层251a2可以包括例如硅氮化物(Si3N4)或铝氧化物(Al2O3)。第二接合绝缘层251b可以包括可联接到后绝缘层131的绝缘材料，例如硅氧化物(SiO2)。
电路层220可以设置在半导体层210和接合层250之间，并且可以包括第二层间绝缘层221和电连接到各个器件ID的内部电路222。在本发明构思的一实施方式中，电路层220可以设置在半导体层210的前表面210FS和第一接合绝缘层251a之间，并且可以包括电连接到输入/输出焊盘252b的各个元件(例如，各个器件ID)，而测试焊盘252a与各个元件(例如，各个器件ID)电绝缘。各个器件ID可以包括：场效应晶体管(FET)，诸如例如平面FET和FinFET；闪存；存储器件，诸如例如动态随机存取存储器(DRAM)、静态RAM(SRAM)、电可擦除可编程只读存储器(EEPROM)、相变RAM(PRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)和电阻RAM(RRAM)；逻辑器件，诸如例如AND、OR和NOT；以及各种有源和/或无源部件，诸如例如系统大规模集成(LSI)、互补金属氧化物半导体图像传感器(CIS)和微机电系统(MEMS)。例如，各个器件ID可以包括设置在半导体层210的导电区之间的栅极结构。半导体层210可以包括与栅极结构相邻的导电区和在导电区一侧的隔离区。例如，导电区可以是掺有杂质的阱或掺有杂质的结构。隔离区可以包括各种器件隔离结构，诸如浅沟槽隔离(STI)结构。半导体层210可以具有与半导体结构100的主体110的特性相似的特性。例如，类似于主体110，半导体层210也可以包括半导体元素和/或化合物半导体。内部电路222可以将电测试结构ETS或测试焊盘252a连接到电测试电路，可以将输入/输出结构IOS或输入/输出焊盘252b连接到各个器件ID和半导体层210的导电区，或者可以将各个器件ID彼此互连。电路层220可以具有与半导体结构100的电路层120的特性相似的特性。电测试结构ETS或测试焊盘252a可以与各个器件ID电绝缘。此外，电测试结构ETS或测试焊盘252a可以与贯穿通路140、内部互连122和设置在主体110的前表面110FS上的各个元件电绝缘。
如上所述，在本发明构思中，通过在测试焊盘252a上引入接合到虚设焊盘132a的第一接合焊盘258a，可以形成混合接合结构并且可以增强半导体封装1000的散热特性。此外，由于第一接合焊盘258a和第二接合焊盘258b由具有特定晶体取向的晶粒形成，因此第一接合焊盘258a和第二接合焊盘258b可以分别稳定地联接到虚设焊盘132a和连接焊盘132b。在下文中，参照图3A至图3D描述第一接合焊盘258a和第二接合焊盘258b的晶体取向。图3A和图3B分别示意性地示出了第一接合焊盘258a和第二接合焊盘258b的晶体结构。图3C是示出构成第一接合焊盘258a和第二接合焊盘258b的晶粒结构GS的平面图，图3D是示出图3C的晶粒结构GS的X射线衍射(XRD)特性的曲线图。
参照图3A和图3B，第一接合焊盘258a包括具有第一晶粒GR1并且在第二方向(Z轴方向)上延伸的第一晶粒结构GS1，并且第二接合焊盘258b可以包括具有第二晶粒GR2并且在第二方向(Z轴方向)上延伸的第二晶粒结构GS2。第一晶粒结构GS1和第二晶粒结构GS2可以具有分别相对于第一籽晶层257a和第二籽晶层257b的下表面垂直延伸的柱形。这里，第一晶粒结构GS1和第二晶粒结构GS2的延伸方向可以理解为第一晶粒结构GS1和第二晶粒结构GS2在电镀工艺期间在远离第一籽晶层257a和第二籽晶层257b的下表面的方向上生长的意思。因此，第一晶粒结构GS1之间和第二晶粒结构GS2之间的每个边界SB相对于第一籽晶层257a和第二籽晶层257b的下表面可以具有在从约45度至约90度的范围内、从约60度至约90度的范围内、或者从约80度至约90度的范围内的角度θ。结果，如图3C和图3D所示，构成第一接合焊盘258a和第二接合焊盘258b的晶粒结构GS可以具有111晶体取向。当在此使用时，术语“约”包括所述值，并且意味着在由本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)确定的针对特定值的可接受偏差范围内。例如，“约”可以意思是在一个或更多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
参照图3D，根据X射线衍射分析的结果，可以看出晶粒结构GS生长为具有111晶体取向。铜(Cu)在111平面上可以具有高扩散率。这可以提高第一接合焊盘258a和第二接合焊盘258b的可靠性并且允许在低温(例如，300℃或更低)下在第一接合焊盘258a和第二接合焊盘258b与后焊盘132之间稳定地形成Cu到Cu接合。例如，低温可以在从约100℃至约300℃的范围内，但是本发明构思不限于此。此外，第一晶粒GR1和第二晶粒GR2中的至少一些可以包括纳米孪晶结构。例如，第一晶粒结构GS1和第二晶粒结构GS2的至少一部分可以包括纳米孪晶结构。纳米孪晶是指其中晶粒对称的孪晶面之间的距离在纳米尺度上非常小，并且可以增强材料的机械性能。
此外，通过形成第一晶粒结构GS1和第二晶粒结构GS2的工艺(例如，蚀刻工艺)，第一籽晶层257a的侧表面257Sa和第二籽晶层257b的侧表面257Sb可以被凹入地圆化并且可以分别与第一接合焊盘的侧表面258Sa和第二接合焊盘258b的侧表面258Sb具有台阶。例如，第一籽晶层257a可以在第二方向(Z轴方向)上重叠第一接合焊盘258a，并且第一籽晶层257a的宽度257Wa可以大于第一接触部分253a的宽度253Wa并且小于第一接合焊盘258a的宽度258Wa。宽度257Wa、258Wa和253Wa在第一方向(X轴方向)上测量。由于宽度253Wa在第一接触部分253a的下表面253LSa处测量，因此在第一方向(X轴方向)上，第一籽晶层257a的宽度257Wa可以大于第一接触部分253a的下表面253LSa的宽度253Wa并且小于第一接合焊盘258a的宽度258Wa。此外，第二籽晶层257b可以在垂直于第一方向(X轴方向)的第二方向(Z轴方向)上重叠第二接合焊盘258b，并且第二籽晶层257b的宽度257Wb可以大于第二接触部分253b的宽度253Wb并且小于第二接合焊盘258b的宽度258Wb。因此，第一接合焊盘258a和第二接合焊盘258b中的每个的至少一部分在第二方向(Z轴方向)上可以不重叠第一籽晶层257a和第二籽晶层257b。在类似的视图中，第二接合绝缘层251b可以与第一籽晶层257a和第二籽晶层257b以及第一接合焊盘258a和第二接合焊盘258b的相应侧表面257Sa、257Sb、258Sa和258Sb直接接触。同时，在第一方向(X轴方向)上，第一接合焊盘258a可以具有比第二接合焊盘258b的宽度258Wb大的宽度258Wa。例如，第一接合焊盘258a的宽度258Wa可以是约30μm或更大，例如可以在从约30μm至约70μm的范围内，或者可以在从约40μm至约60μm的范围内，并且第二接合焊盘258b的宽度258Wb可以为约20μm或更小，例如可以在从约0.1μm至约20μm的范围内，或者可以在从约0.2μm至约10μm的范围内。
第一晶粒结构GS1和第二晶粒结构GS2的尺寸没有特别限制。例如，在第一方向(X轴方向)上，第一晶粒结构GS1和第二晶粒结构GS2可以具有约1μm或更小的宽度W，例如，在从约1μm至约0.0001μm的范围内，在从约1μm至约0.001μm的范围内，或者在从约1μm至约0.01μm的范围内。然而，第一晶粒结构GS1和第二晶粒结构GS2的宽度W不限于上述数值范围并且可以取决于电镀工艺的条件而变化。此外，在第二方向(Z轴方向)上，第一晶粒结构GS1和第二晶粒结构GS2可以具有约0.5μm或更大的高度H，例如，在从约0.5μm至约50μm的范围内，在从约0.5μm至约40μm的范围内，或者在从约0.5μm至约30μm的范围内。第一晶粒结构GS1和第二晶粒结构GS2的高度H也不限于上述数值范围。
图4A至图4G是顺序示出根据本发明构思的一实施方式的制造半导体封装1000的方法的部分制造工艺的截面图。图4A至图4F示出了以上参照图1A至图3D描述的第一接合焊盘结构BPS1和第二接合焊盘结构BPS2的制造工艺，图4G示出了接合半导体结构100和半导体芯片200的工艺。在图4A至图4F中，垂直方向与图1A至图3D相比相反，因此“顶部”和“底部”的表述基于图4A至图4F。
参照图4A，准备半导体芯片200，该半导体芯片200包括在其表面上具有突起P的测试焊盘252a、与测试焊盘252a间隔开的输入/输出焊盘252b、覆盖测试焊盘252a和输入/输出焊盘252b并具有暴露测试焊盘252a的至少一部分的第一开口OP1和暴露输入/输出焊盘252b的至少一部分的第二开口OP2的第一接合绝缘层251a。可以通过蚀刻第一接合绝缘层251a的部分来形成第一开口OP1和第二开口OP2。考虑到测试焊盘252a的尺寸，第一开口OP1可以形成为大于第二开口OP2。
参照图4B，可以在第一接合绝缘层251a的上表面251US、第一开口OP1和第二开口OP2的相应内壁表面OPS1和OPS2、测试焊盘252a的通过第一开口OP1暴露的表面252Sa、以及输入/输出焊盘252b的通过第二开口OP2暴露的表面252Sb上共形地形成初始接触籽晶层255。可以通过沉积金属材料例如钛(Ti)、铜(Cu)等来形成初始接触籽晶层255。可以使用诸如例如无电镀、化学气相沉积(CVD)或物理气相沉积(PVD)的工艺来形成初始接触籽晶层255。此后，可以在初始接触籽晶层255上形成填充第一开口OP1和第二开口OP2的初始接触通路层256。可以通过使用初始接触籽晶层255执行电镀工艺来形成初始接触通路层256。初始接触通路层256可以由金属材料例如铜(Cu)或包括其的合金形成。此后，可以去除初始接触籽晶层255和初始接触通路层256的部分，以形成图4C的第一接触部分253a和第二接触部分253b。可以使用平坦化工艺(例如，化学机械抛光(CMP)工艺)去除初始接触籽晶层255和初始接触通路层256。
参照图4C，可以形成填充第一开口OP1的第一接触部分253a和填充第二开口OP2的第二接触部分253b。第一接触部分253a可以包括第一接触籽晶层255a和在第一接触籽晶层255a上的第一接触通路256a，并且第二接触部分253b可以包括第二接触籽晶层255b和在第二接触籽晶层255b上的第二接触通路256b。通过上述平坦化工艺(例如，CMP工艺)，第一接合绝缘层251a的上表面251US、第一接触部分253a的上表面253USa和第二接触部分253b的上表面253USb可以基本上彼此共面，并且可以提供平坦表面。
参照图4D，可以在第一接合绝缘层251a的上表面251US、第一接触部分253a的上表面253USa和第二接触部分253b的上表面253USb上形成初始籽晶层257。例如，第一接合绝缘层251a的上表面251US、第一接触部分253a的上表面253USa和第二接触部分253b的上表面253USb可以提供初始籽晶层257形成于其上的平坦表面，因此，初始籽晶层257可以具有用于电镀的平坦表面。初始籽晶层257可以通过沉积金属材料例如钛(Ti)、铜(Cu)等来形成。初始籽晶层257可以使用诸如无电镀工艺、CVD工艺或PVD工艺的工艺来形成。此后，可以在初始籽晶层257上形成感光材料层PR。随后，可以图案化感光材料层PR以形成在第一接触部分253a上的第一腔CV1和在第二接触部分253b上的第二腔CV2。感光材料层PR可以使用光刻工艺图案化。接着，通过使用初始籽晶层257执行电镀工艺可以分别在第一腔CV1和第二腔CV2中形成图4E的第一接合焊盘258a和第二接合焊盘258b。接着，可以去除感光材料层PR，并且可以去除初始籽晶层257的一部分以形成图4E的第一籽晶层257a和第二籽晶层257b。去除初始籽晶层257的一部分的工艺可以包括湿蚀刻工艺，但是本发明构思不限于此。
参照图4E，第一接合焊盘结构BPS1和第二接合焊盘结构BPS2可以通过图4A至图4D的工艺完成。在刻蚀图4D的初始籽晶层257的工艺中，第一籽晶层257a和第二籽晶层257b可以形成为具有分别比第一接合焊盘258a和第二接合焊盘258b的宽度小的宽度。此外，如上面参照图3A至图3D所描述的，第一接合焊盘258a和第二接合焊盘258b可以包括具有111晶体取向的晶粒结构。例如，铜(Cu)的晶粒结构可以在电镀工艺期间在远离初始籽晶层257的上表面的方向上生长。结果，包括在第一接合焊盘258a和第二接合焊盘258b中的晶粒结构可以具有111晶体取向。
参照图4F，可以形成覆盖第一接合焊盘258a和第二接合焊盘258b的侧表面以及第一籽晶层257a和第二籽晶层257b的侧表面的第二接合绝缘层251b。第二接合绝缘层251b可以通过例如沉积硅氧化物(SiO2)、硅碳氮化物(SiCN)等来形成。通过上述工艺形成的第二接合绝缘层251b、第一接合焊盘258a和第二接合焊盘258b可以形成如图4G所示的混合接合结构。
参照图4G，可以使用取放装置20将半导体芯片200预接合在设置于静电卡盘30上的晶片100W上。晶片100W可以包括由划道SL划分的半导体结构100。半导体芯片200可以包括第一接合焊盘结构BPS1和第二接合焊盘结构BPS2，并且可以直接设置在半导体结构100上。这里，“预接合”可以理解为将半导体芯片200放置在对应的半导体结构100上而不施加压力或热。此后，可以执行氧化物到氧化物接合和Cu到Cu接合以将半导体芯片200接合到半导体结构100。例如，为了将半导体芯片200接合到半导体结构100，使用低温(例如，300℃或更低)的热处理可以用于将半导体芯片200的第一接合焊盘258a接合到半导体结构100的虚设焊盘132a，用于将半导体芯片200的第二接合焊盘258b接合到半导体结构100的连接焊盘132b，以及用于将半导体芯片200的第二接合绝缘层251b接合到半导体结构100的后绝缘层131。
图5A是示出根据本发明构思的一实施方式的半导体封装1000A的透视图，图5B是沿图5A的线II-II'截取的截面图。
参照图5A和图5B，根据本发明构思的一实施方式的半导体封装1000A可以具有与以上参照图1A至图4G描述的特性相同或相似的特性，除了半导体芯片200被提供为并排布置在半导体结构100上的芯粒200cl1、200cl2和200cl3之外。根据本发明构思的一实施方式，半导体结构100和半导体芯片200可以安装在封装基板300上。
芯粒200cl1、200cl2和200cl3可以指构成多芯片模块(MCM)的每个芯片。MCM可以包括例如输入/输出(I/O)芯片、中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)芯片等。例如，在图5A中，第一芯粒200cl1可以是GPU芯片，第二芯粒200cl2可以是CPU芯片，第三芯粒200cl3可以是FPGA芯片。堆叠在半导体结构100上的芯粒的数量没有特别限制，例如，可以在半导体结构100上安装两个或更少或者四个或更多芯粒。这里，芯粒或芯粒技术可以指制造为根据器件的尺寸和功能区分的半导体芯片或制造这种半导体芯片的技术。
半导体结构100可以是例如执行I/O芯片功能的有源中介层。半导体结构100可以在其中包括一个或更多个例如I/O器件、DC/DC转换器、传感器、测试电路等。因此，芯粒200cl1、200cl2和200cl3以及半导体结构100可以构成MCM。
在本发明构思的一实施方式中，基础接合层350可以形成在半导体结构100下方。基础接合层350可以通过图4A至图4F的工艺形成。基础接合层350可以包括电测试结构ETS、输入/输出结构IOS、第一接合焊盘结构BPS1、第二接合焊盘结构BPS2、以及围绕这些元件的基础接合绝缘层351。由于基础接合层350的部件具有与以上参照图1A至图3D描述的半导体芯片200的接合层250的部件的特性相似的特性，其冗余描述被省略。在附图中，半导体结构100通过连接构件159安装在封装基板300上，但本发明构思不限于此。例如，基础接合层350可以根据基础基板(例如，硅基板)的类型与封装基板300形成混合接合。
封装基板300可以包括设置在主体的下表面上的下焊盘312、设置在主体的上表面上的上焊盘311、以及将下焊盘312电连接到上焊盘311的再分配电路313。在本发明构思的一实施方式中，上焊盘311可以通过连接构件159连接到位于基础接合层350中的第二接合焊盘结构BPS2或第一接合焊盘结构BPS1。封装基板300可以是用于半导体封装的基板，包括例如印刷电路板(PCB)、陶瓷基板、玻璃基板、带状布线板等。封装基板300的主体可以包括取决于基板的类型的不同材料。例如，当封装基板300是PCB时，封装基板300可以是在主体覆铜板或覆铜板的一侧或两侧额外堆叠互连层的形式。阻焊层可以形成在封装基板300的下表面和上表面中的每个上。上焊盘311和下焊盘312以及再分配电路313可以形成连接封装基板300的下表面和上表面的电路径。例如，封装基板300可以用作再分配基板。芯粒200cl1、200cl2和200cl3通过位于基础接合层350中的各种第二接合焊盘结构BPS2执行的各种功能可以由封装基板300重新分配。连接到下焊盘312的外部连接端子320可以设置在封装基板300的下方。外部连接端子320可以由具有诸如球或销的形状的导电材料形成。例如，外部连接端子320可以是焊料球，并且可以包括焊料，诸如例如锡(Sn)、银(Ag)、锌(Zn)、铅(Pb)及其任何合金中的一种或更多种。
图6A是示出根据本发明构思的一实施方式的半导体封装1000B的截面图，图6B是示出图6A的区域“C”的放大图。
参照图6A和图6B，根据本发明构思的一实施方式的半导体封装1000B可以具有与以上参照图1A至图5B描述的特性相同或相似的特性，除了半导体结构100上的半导体芯片200被提供为多个半导体芯片200A、200B1、200B2和200C之外。半导体封装1000B还可以包括密封剂260，其覆盖半导体结构100上的多个半导体芯片200A、200B1、200B2和200C。密封剂260可以暴露第三半导体芯片200C的上表面，但是根据本发明构思的一实施方式，也可以覆盖第三半导体芯片200C的上表面。密封剂260可以包括例如环氧模塑料(EMC)，但密封剂260的材料没有特别限制。多个半导体芯片200A、200B1、200B2、200C的数量不限于图示的数量，也可以是两个、三个或五个或者更多个。
多个半导体芯片200A、200B1、200B2和200C可以包括附接到半导体结构100的上表面的第一半导体芯片200A、顺序堆叠在第一半导体芯片200A上的一个或更多个第二半导体芯片200B1和200B2、以及堆叠在第二半导体芯片200B1和200B2上的第三半导体芯片200C。第一至第三半导体芯片200A、200B1、200B2和200C中的每个可以分别包括在电测试结构ETS上的第一接合焊盘结构BPS1和在输入/输出结构IOS上的第二接合焊盘结构BPS2，并且可以在第一半导体芯片200A与半导体结构100之间，第一半导体芯片200A与第二半导体芯片200B1和200B2之间，以及第二半导体芯片200B1和200B2与第三半导体芯片200C之间形成混合接合结构。第一半导体芯片200A以及第二半导体芯片200B1和200B2还可以包括硅贯穿通路240以及后接合焊盘BP1和BP2。硅贯穿通路240可以包括贯穿电极241和阻挡膜242。由于贯穿电极241和阻挡膜242具有与图1B的贯穿电极141和阻挡层142的特性相似的特性，其冗余描述被省略。后接合焊盘BP1和BP2可以包括接合到第一接合焊盘结构BPS1的第一后接合焊盘BP1以及接合到第二接合焊盘结构BPS2的第二后接合焊盘BP2。第二后接合焊盘BP2可以电连接到硅贯穿通路240以提供用于多个输入/输出信号的传输路径。例如，第二后接合焊盘BP2可以具有与参照图1B描述的连接焊盘132b的功能和特性相似的功能和特性。同时，第一后接合焊盘BP1是不用作输入/输出信号传输路径的虚设焊盘，因此，可以通过增加导电材料的密度来增强半导体封装1000B的散热特性。例如，第一后接合焊盘BP1可以具有与参照图1B描述的虚设焊盘132a的功能和特性相似的功能和特性。后接合焊盘BP1和BP2可以被包括硅氧化物(SiO2)等的接合绝缘层231围绕。接合绝缘层231可以具有与参照图1B描述的后绝缘层131的功能和特性相似的功能和特性。
半导体结构100可以是包括多个逻辑器件和/或存储器件的缓冲器芯片。因此，半导体结构100将来自堆叠在其上的多个半导体芯片200A、200B1、200B2和200C的信号传输到外部，并且还将来自外部的信号和电力传输到多个半导体芯片200A、200B1、200B2和200C。半导体结构100可以通过逻辑元件和存储元件来执行逻辑功能和存储功能。然而，根据本发明构思的一实施方式，半导体结构100可以仅包括逻辑元件以仅执行逻辑功能。多个半导体芯片200A、200B1、200B2和200C可以包括例如诸如DRAM和SRAM的易失性存储器芯片，或者诸如PRAM、MRAM、FeRAM或RRAM的非易失性存储器芯片。例如，本实施方式的半导体封装1000B可以用于高带宽存储器(HBM)产品、电子数据处理(EDP)产品等。
图7是示出根据本发明构思的一实施方式的半导体封装1000C的截面图。
参照图7，根据本发明构思的一实施方式的半导体封装1000C具有与以上参照图1A至图6B描述的特性相同或相似的特性，除了半导体封装1000C还包括其上安装半导体结构100的封装基板300以及封装位于封装基板300上的半导体结构100和半导体芯片200的密封剂260。
在本发明构思的一实施方式中，半导体结构100可以是例如逻辑芯片，包括中央处理器(CPU)、图形处理器(GPU)、现场可编程门阵列(FPGA)、应用处理器(AP)、数字信号处理器(DSP)、密码处理器、微处理器、微控制器、模数转换器、专用集成电路(ASIC)等。此外，半导体芯片200可以包括存储器芯片，诸如DRAM、SRAM、PRAM、MRAM、FeRAM或RRAM。当半导体结构100是半导体芯片(例如，逻辑芯片)时，半导体结构100和堆叠在其上的半导体芯片200(例如，存储器芯片)可以是构成多芯片模块(MCM)的芯粒，但是本发明构思不限于此。在本实施方式中，半导体芯片200被示为与图1B的半导体芯片相同，但可以具有与以上参照图5A至图6B描述的形状相似的形状。例如，半导体芯片200可以包括电源管理IC(PMIC)芯片。
如上所述，根据本发明构思的一实施方式，可以提供一种半导体封装，其通过在测试焊盘上引入接合到虚设焊盘的接合焊盘而具有增强的散热特性。
通过引入具有特定晶体取向的接合焊盘，可以提供具有增强的混合接合的接合可靠性的半导体封装。
尽管上面已经示出和描述了本发明构思的实施方式，但是对于本领域技术人员来说明显的是，可以进行修改和变化而不背离由所附权利要求限定的本发明构思的精神和范围。
本申请要求享有2021年8月9日在韩国知识产权局提交的第10-2021-0104418号韩国专利申请的优先权，其公开内容通过引用全文在此合并。

Claims (20)

1.一种半导体封装，包括：
基础结构，包括主体和后绝缘层，所述主体具有其上布置虚设焊盘和连接焊盘的后表面，所述后绝缘层设置在所述后表面上并围绕所述虚设焊盘和所述连接焊盘；以及
半导体芯片，设置在所述基础结构上并包括具有面对所述主体的所述后表面的前表面的半导体层、设置在所述半导体层的所述前表面上的测试焊盘和输入/输出焊盘、围绕所述测试焊盘和所述输入/输出焊盘的第一接合绝缘层、设置在所述测试焊盘和所述虚设焊盘之间的第一接合焊盘结构、设置在所述输入/输出焊盘和所述连接焊盘之间的第二接合焊盘结构、以及设置在所述第一接合绝缘层上并围绕所述第一接合焊盘结构和所述第二接合焊盘结构中的每个的至少一部分的第二接合绝缘层，
其中所述第一接合焊盘结构包括在所述第一接合绝缘层内与所述测试焊盘接触并具有与所述测试焊盘相反定位的下表面的第一接触部分、接合到所述虚设焊盘的第一接合焊盘、以及设置在所述第一接合焊盘和所述第一接触部分之间并且在平行于所述第一接触部分的所述下表面的第一方向上延伸的第一籽晶层，
所述第二接合焊盘结构包括在所述第一接合绝缘层内与所述输入/输出焊盘接触并具有与所述输入/输出焊盘相反定位的下表面的第二接触部分、接合到所述连接焊盘的第二接合焊盘、以及设置在所述第二接合焊盘和所述第二接触部分之间并在所述第一方向上延伸的第二籽晶层，以及
所述第二接合绝缘层与所述第一籽晶层和所述第二籽晶层以及所述第一接合焊盘和所述第二接合焊盘中的每个的侧表面接触。
2.根据权利要求1所述的半导体封装，其中所述第一接触部分的所述下表面和所述第二接触部分的所述下表面彼此共面。
3.根据权利要求1所述的半导体封装，其中
所述第一籽晶层在垂直于所述第一方向的第二方向上重叠所述第一接合焊盘，以及
所述第二籽晶层在所述第二方向上重叠所述第二接合焊盘。
4.根据权利要求1所述的半导体封装，其中
所述第一籽晶层具有等于或小于所述第一接合焊盘的宽度的宽度，以及
所述第二籽晶层具有等于或小于所述第二接合焊盘的宽度的宽度。
5.根据权利要求1所述的半导体封装，其中
所述第一籽晶层的所述侧表面与所述第一接合焊盘的所述侧表面间隔开，以及
所述第二籽晶层的所述侧表面与所述第二接合焊盘的所述侧表面间隔开。
6.根据权利要求1所述的半导体封装，其中所述第一接合焊盘的宽度大于所述第二接合焊盘的宽度。
7.根据权利要求6所述的半导体封装，其中
所述第一接合焊盘的所述宽度为30μm或更大，以及
所述第二接合焊盘的所述宽度为20μm或更小。
8.根据权利要求1所述的半导体封装，其中
所述第一接合焊盘和所述第二接合焊盘包括Cu或Cu合金，以及
所述测试焊盘和所述输入/输出焊盘包括Al或Al合金。
9.根据权利要求8所述的半导体封装，其中所述第一籽晶层和所述第二籽晶层包括Ti或Ti合金。
10.根据权利要求1所述的半导体封装，其中所述测试焊盘具有拥有堆积表面的突起。
11.根据权利要求1所述的半导体封装，其中
所述基础结构还包括：
设置在所述主体的与所述后表面相反定位的前表面上的各个元件以及穿透所述主体并电连接到所述各个元件的贯穿通路，
其中所述连接焊盘电连接到所述贯穿通路，以及
所述虚设焊盘与所述贯穿通路电绝缘。
12.根据权利要求1所述的半导体封装，其中所述后绝缘层和所述第二接合绝缘层包括硅氧化物或硅氮化物。
13.一种半导体封装，包括：
基础结构，包括主体和后绝缘层，所述主体具有其上布置虚设焊盘和连接焊盘的后表面，所述后绝缘层设置在所述后表面上并围绕所述虚设焊盘和所述连接焊盘；以及
半导体芯片，设置在所述基础结构上并包括具有面对所述主体的所述后表面的前表面的半导体层、设置在所述半导体层的所述前表面上的测试焊盘和输入/输出焊盘、设置在所述测试焊盘和所述虚设焊盘之间的第一接合焊盘结构、设置在所述输入/输出焊盘和所述连接焊盘之间的第二接合焊盘结构、以及设置在所述半导体层的所述前表面上并围绕所述第一接合焊盘结构和所述第二接合焊盘结构中的每个的至少一部分的接合绝缘层，
其中所述第一接合焊盘结构包括与所述测试焊盘接触的第一接触部分、接合到所述虚设焊盘的第一接合焊盘、以及在所述第一接合焊盘和所述第一接触部分之间在第一方向上延伸的第一籽晶层，
所述第二接合焊盘结构包括与所述输入/输出焊盘接触的第二接触部分、接合到所述连接焊盘的第二接合焊盘、以及在所述第二接合焊盘和所述第二接触部分之间在所述第一方向上延伸的第二籽晶层，
所述第一接合焊盘包括在垂直于所述第一方向的第二方向上延伸的第一晶粒结构，以及
所述第二接合焊盘包括在所述第二方向上延伸的第二晶粒结构。
14.根据权利要求13所述的半导体封装，其中所述第一晶粒结构和所述第二晶粒结构具有111晶体取向。
15.根据权利要求14所述的半导体封装，其中所述第一晶粒结构和所述第二晶粒结构的至少一部分包括纳米孪晶结构。
16.根据权利要求13所述的半导体封装，其中所述第一晶粒结构和所述第二晶粒结构在所述第一方向上具有1μm或更小的宽度。
17.根据权利要求13所述的半导体封装，其中所述第一晶粒结构和所述第二晶粒结构在所述第二方向上具有0.5μm或更大的高度。
18.一种半导体封装，包括：
基础结构，包括主体和后绝缘层，所述主体具有其上设置虚设焊盘的后表面，所述后绝缘层设置在所述后表面上并围绕所述虚设焊盘；以及
半导体芯片，设置在所述基础结构上并包括具有面对所述主体的所述后表面的前表面的半导体层、设置在所述半导体层的所述前表面上的测试焊盘、设置在所述测试焊盘和所述虚设焊盘之间的接合焊盘结构、以及围绕所述接合焊盘结构的至少一部分的接合绝缘层，
其中所述接合焊盘结构包括与所述测试焊盘接触并具有与所述测试焊盘相反定位的下表面的接触部分、接合到所述虚设焊盘的接合焊盘、以及设置在所述接合焊盘和所述接触部分之间并且在平行于所述接触部分的所述下表面的第一方向上延伸的籽晶层，以及
所述接合绝缘层与所述接合焊盘的侧表面直接接触。
19.根据权利要求18所述的半导体封装，其中在所述第一方向上，所述籽晶层具有大于所述接触部分的所述下表面的宽度且小于所述接合焊盘的宽度的宽度。
20.根据权利要求18所述的半导体封装，其中所述接合焊盘的至少一部分在垂直于所述第一方向的第二方向上不重叠所述籽晶层。
CN202210944734.XA 2021-08-09 2022-08-08 半导体封装 Pending CN115706088A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0104418 2021-08-09
KR1020210104418A KR20230023083A (ko) 2021-08-09 2021-08-09 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN115706088A true CN115706088A (zh) 2023-02-17

Family

ID=85152361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210944734.XA Pending CN115706088A (zh) 2021-08-09 2022-08-08 半导体封装

Country Status (3)

Country Link
US (1) US20230038603A1 (zh)
KR (1) KR20230023083A (zh)
CN (1) CN115706088A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210146165A (ko) * 2020-05-26 2021-12-03 삼성전자주식회사 반도체 패키지
US11876063B2 (en) * 2021-08-31 2024-01-16 Nanya Technology Corporation Semiconductor package structure and method for preparing the same
KR20230032587A (ko) * 2021-08-31 2023-03-07 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20230023083A (ko) 2023-02-17
US20230038603A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
TWI681466B (zh) 半導體結構及積體電路封裝的形成方法
US9312253B2 (en) Heterogeneous integration of memory and split-architecture processor
US8324733B2 (en) Semiconductor device comprising a through electrode and a pad connected to the through electrode and having an exposed portion and method for fabricating the same
US7148565B2 (en) Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US11670621B2 (en) Die stack structure
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
CN115706088A (zh) 半导体封装
US20210398973A1 (en) Methods of forming semiconductor structure
WO2015183959A1 (en) Structure and method for integrated circuits packaging with increased density
US9548283B2 (en) Package redistribution layer structure and method of forming same
TW202147538A (zh) 封裝結構及其製作方法
CN113130433A (zh) 半导体结构及其制作方法
TW202002188A (zh) 三維積體電路結構
US20230378148A1 (en) Semiconductor packages and methods for forming the same
US20230133322A1 (en) Semiconductor package and method of manufacturing the same
US20230275030A1 (en) Method of fabricating semiconductor structure
US20230141447A1 (en) Semiconductor package, and method of manufacturing the same
TW202312395A (zh) 半導體封裝
US20230113465A1 (en) Semiconductor package and method of manufacturing the same
KR102628146B1 (ko) 반도체 패키지 및 이를 형성하는 방법
US11171121B2 (en) Semiconductor devices with redistribution structures configured for switchable routing
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20240170440A1 (en) Semiconductor package
KR101601793B1 (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들
US20230061418A1 (en) Semiconductor package and method of manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication