CN115696952A - 显示面板及电子设备 - Google Patents
显示面板及电子设备 Download PDFInfo
- Publication number
- CN115696952A CN115696952A CN202211430260.3A CN202211430260A CN115696952A CN 115696952 A CN115696952 A CN 115696952A CN 202211430260 A CN202211430260 A CN 202211430260A CN 115696952 A CN115696952 A CN 115696952A
- Authority
- CN
- China
- Prior art keywords
- sub
- hole injection
- layer
- substrate
- charge generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 claims abstract description 285
- 239000007924 injection Substances 0.000 claims abstract description 285
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 238000005520 cutting process Methods 0.000 claims abstract description 22
- 238000005192 partition Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 description 356
- 239000000969 carrier Substances 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 16
- 230000032258 transport Effects 0.000 description 13
- 239000002131 composite material Substances 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007717 exclusion Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请涉及一种显示面板及电子设备。其中，显示面板具有内切区与隔断区，内切区与隔断区相邻。显示面板包括：衬底、发光层与空穴注入层。发光层位于内切区的部分被配置执行发光功能，发光层位于衬底上。空穴注入层位于发光层与衬底之间，发光层位于空穴注入层远离衬底的一侧。空穴注入层包括第一子空穴注入部与第二子空穴注入部。第一子空穴注入部位于隔断区。第二子空穴注入部位于内切区，且位于发光层与衬底之间。第二子空穴注入部与衬底之间的距离小于第一子空穴注入部与衬底之间的距离，且第一子空穴注入部与第二子空穴注入部相隔断。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及电子设备。
背景技术
在相关技术中，微型显示器(例如：Micro OLED硅基微型显示器)作为近眼显示器广泛应用在VR/AR领域中，随着市场对产品高亮度以及低功耗的显示面板的需求日益提升，行业内多采用二叠层发光器件或者三叠层发光器件来提升器件效率来作为产品平台进行产品开发和生产。
但微型显示器(例如：Micro OLED硅基微型显示器)的显示面板存在产品电学串扰不达标的问题。
发明内容
本申请提供一种显示面板及电子设备，以解决相关技术中全部或部分不足。
根据本申请实施例的第一方面，提供一种显示面板，所述显示面板具有内切区与隔断区，所述内切区与所述隔断区相邻；
所述显示面板包括：衬底、发光层与空穴注入层；
所述发光层位于所述内切区的部分被配置执行发光功能，所述发光层位于所述衬底上；所述空穴注入层位于所述发光层与所述衬底之间，所述发光层位于所述空穴注入层远离所述衬底的一侧；
所述空穴注入层包括第一子空穴注入部与第二子空穴注入部；所述第一子空穴注入部位于所述隔断区；所述第二子空穴注入部位于所述内切区，且位于所述发光层与所述衬底之间；所述第二子空穴注入部与所述衬底之间的距离小于所述第一子空穴注入部与所述衬底之间的距离，且所述第一子空穴注入部与所述第二子空穴注入部相隔断。
在一些实施例中，所述显示面板还包括阳极；所述阳极至少部分位于所述内切区，所述阳极还位于所述空穴注入层与所述衬底之间，且所述阳极还位于所述第二空穴注入部与所述衬底之间；所述阳极与所述第二子空穴注入部电连接。
在一些实施例中，所述显示面板还包括阶梯结构；所述阶梯结构位于所述第一子空穴注入部与所述衬底之间；
所述第一子空穴注入部位于所述阶梯结构远离所述衬底的一侧，所述阶梯结构包括至少一层阶梯；部分所述第二子空穴注入部位于所述阶梯远离所述衬底的一侧的表面，所述阶梯结构被配置为确保位于所述阶梯远离所述衬底一侧的所述第二子空穴注入部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断。
在一些实施例中，所述阶梯包括内凹部，所述内凹部为所述阶梯沿所述内切区朝向所述隔断区的方向凹陷的部分；所述内凹部位于所述阶梯与所述第二子空穴注入部之间；
所述内凹部对应于所述第二空穴注入部设置。
在一些实施例中，所述显示面板还包括：至少两层发光层与至少一层电荷生成层；所述发光层与所述电荷生成层均位于所述空穴注入层远离所述衬底的一侧；
每一层所述电荷生成层均包括第一子电荷生成部与第二子电荷生成部；所述第一子电荷生成部位于所述隔断区，所述第二子电荷生成部位于所述内切区；在远离所述衬底的方向上，所述发光层与所述第二子电荷生成部交替排布；且在远离所述衬底的方向上的第一层膜层与最后一层膜层均为所述发光层；所述第二子电荷生成部与所述衬底之间的距离小于所述第一子电荷生成部与所述衬底之间的距离，且所述第一子电荷生成部与所述第二子电荷生成部相隔断。
在一些实施例中，所述显示面板还包括阶梯结构；所述阶梯结构位于所述第一子空穴注入部与所述衬底之间；
所述第一子空穴注入部位于所述阶梯结构远离所述衬底的一侧，所述阶梯结构包括至少一层阶梯；部分所述第二子空穴注入部位于所述阶梯远离所述衬底的一侧的表面，所述阶梯结构被配置为确保位于所述阶梯远离所述衬底一侧的所述第二子空穴注入部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断；
所述第二子电荷生成部位于所述第二子空穴注入部远离所述衬底的一侧，部分所述第二子电荷生成部也位于所述阶梯远离所述衬底的一侧；所述阶梯结构被配置为确保位于所述阶梯远离所述衬底的一侧的所述第二子电荷生成部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断。
在一些实施例中，所述空穴注入层与所述电荷生成层的总层数与所述阶梯的层数相同；且一层所述空穴注入层或者一层所述电荷生成层对应一层所述阶梯设置。
在一些实施例中，每层所述阶梯均包括内凹部，所述内凹部为所述阶梯在沿远离内切区的方向凹陷的部分；所述内凹部位于所述阶梯与所述阶梯对应的所述第二子空穴注入部之间，或者，所述内凹部位于所述阶梯与所述阶梯对应的所述第二子电荷生成部之间。
在一些实施例中，所述阶梯结构包括内切部，所述内切部位于所述内切区，所述内切部为所述阶梯结构朝向所述衬底凹陷的部分；所述内切部内的所述阶梯被配置为隔断所述第二空穴注入部与所述第二子电荷生成部中的至少一层。
在一些实施例中，在相邻的所述内切区内，设有的所述阶梯隔断所述第二空穴注入部与所述第二子电荷生成部中的至少一层。
根据本申请实施例的第二方面，提供一种电子设备，包括上述任一种显示面板。
根据本申请实施例可知，由于第二子空穴注入部位于内切区，第一子空穴注入部位于隔断区，位于内切区的第二子空穴注入部与衬底之间的距离小于位于隔断区的第一子空穴注入部与衬底之间的距离，且第一子空穴注入部与第二子空穴注入部相隔断。因此，空穴注入层位于不同区域的部分并未位于同一平面上，即位于隔断区的第一子空穴注入部与位于内切区的第二子空穴注入部并未位于同一平面上，使得第一子空穴注入部与第二子空穴注入部形成了一个“凹”字形结构。而由于空穴注入层位于不同区域的部分并未位于同一平面上，使得第一子空穴注入部与第二子空穴注入部存在段差。而存在的段差则使得在形成第一子空穴注入部与第二子空穴注入部时，第一子空穴注入部与第二子空穴注入部能够隔断，而不电连接，从而，可以通过第一子空穴注入部与第二子空穴注入部形成的一个“凹”字形结构，阻隔子像素之间在存在电连接关系的空穴注入层内流动的电流，进而，可以避免各子像素的空穴注入层产生电流互相串扰，以避免各子像素之间产生横向漏电的问题，同时，也可以避免各子像素之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是根据本申请实施例示出的一种显示面板的结构示意图；
图2是根据本申请实施例示出的一种显示面板的发光单元的结构示意图；
图3是根据本申请实施例示出的另一种显示面板的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请实施例提供一种显示面板10。图1示出的是该显示面板10的结构示意图。如图1所示，该显示面板10具有内切区102与隔断区101。内切区102与隔断区101相邻。
显示面板10包括：衬底11、发光层16与空穴注入层13。
发光层16位于内切区102的部分被配置执行发光功能，发光层16位于衬底11上。空穴注入层13位于发光层16与衬底11之间，发光层16位于空穴注入层13远离衬底11的一侧。
空穴注入层13包括第一子空穴注入部131与第二子空穴注入部132。第一子空穴注入部131位于隔断区101。第二子空穴注入部132位于内切区102，且位于发光层16与衬底11之间。第二子空穴注入部132与衬底11之间的距离小于第一子空穴注入部131与衬底11之间的距离，且第一子空穴注入部131与第二子空穴注入部132相隔断。
具体的，图1中示出了第一方向X与第二方向Z。其中，第二方向Z为远离衬底11的方向。在第一方向X上，显示面板10所具有的隔断区101与内切区102相邻。
第一子空穴注入部131与衬底11之间的距离，即为在第二方向Z上，第一子空穴注入部131与衬底11之间的距离。同样，第二子空穴注入部132与衬底11之间的距离，即为在第二方向Z上，第一子空穴注入部131与衬底11之间的距离。而第二子空穴注入部132与衬底11之间的距离小于第一子空穴注入部131与衬底11之间的距离，也即在第二方向Z上，第二子空穴注入部132相较于第一子空穴注入部131更接近衬底11。而由于在第二方向Z上，第二子空穴注入部132相较于第一子空穴注入部131更接近衬底11，那么，空穴注入层13位于不同区域的部分也就并未位于同一平面上，即位于隔断区101的第一子空穴注入部131与位于内切区102的第二子空穴注入部132并未位于同一平面上。由此，也使得第一子空穴注入部131与第二子空穴注入部132存在段差。而存在的段差则使得在形成第一子空穴注入部131与第二子空穴注入部132时，第一子空穴注入部131与第二子空穴注入部132能够隔断，而不电连接。需要说明的是，此处所提到的平面是指与第二方向Z相垂直的平面，在本文中其他的平面所指的含义也与本处相同。
由于在本申请中，显示面板10包括位于衬底11上的子像素20。同时，显示面板10的各个膜层均为通过蒸镀工艺整层形成的膜层，而蒸镀工艺整层形成的空穴注入层13，就容易因一体成型而使位于不同子像素20的空穴注入层13之间存在电连接关系。而由于空穴注入层13具有高载流子迁移率的特点。因此，在不同子像素20的空穴注入层13内传输的载流子，就容易在因一体成型而存在电连接关系的空穴注入层13内横向流动，因此载流子便可能在整层形成的空穴注入层13内横向流动。而由于载流子在空穴注入层13内横向流动，各子像素20的空穴注入层13内传输的载流子就容易互相传输，导致各子像素20的空穴注入层13内传输的载流子互相串扰，从而，容易在各子像素20之间产生横向漏电的问题，进而，各子像素20之间横向漏电的问题又容易造成产品电学串扰不达标以及色域低的问题。
而根据上述实施例可知，由于第二子空穴注入部132位于内切区102，第一子空穴注入部131位于隔断区101，位于内切区102的第二子空穴注入部132与衬底11之间的距离小于位于隔断区101的第一子空穴注入部131与衬底11之间的距离，且第一子空穴注入部131与第二子空穴注入部132相隔断。因此，空穴注入层13位于不同区域的部分并未位于同一平面上，即位于隔断区101的第一子空穴注入部131与位于内切区102的第二子空穴注入部132并未位于同一平面上，使得第一子空穴注入部131与第二子空穴注入部132形成了一个“凹”字形结构。而由于空穴注入层13位于不同区域的部分并未位于同一平面上，使得第一子空穴注入部131与第二子空穴注入部132存在段差。而存在的段差则使得在形成第一子空穴注入部131与第二子空穴注入部132时，第一子空穴注入部131与第二子空穴注入部132能够隔断，而不电连接，从而，可以通过第一子空穴注入部131与第二子空穴注入部132形成的一个“凹”字形结构，阻隔子像素20之间在存在电连接关系的空穴注入层13内流动的电流，进而，可以避免各子像素20的空穴注入层13产生电流互相串扰，以避免各子像素20之间产生横向漏电的问题，同时，也可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
需要说明的是，虽然，显示面板10的各个膜层均为通过蒸镀工艺整层形成的膜层，但是，发光层16位于隔断区101的部分由于第一子空穴注入部131与第二子空穴注入部132相阻隔的原因而不会发光。因此，发光层16位于隔断区101的部分并不执行发光功能而仅是在形成时整层蒸镀形成，便于显示面板10的膜层制备。
在一些实施例中，如图1所示，显示面板10还包括阳极17。阳极17至少部分位于内切区102，阳极17还位于空穴注入层13与衬底11之间，且阳极17还位于第二空穴注入部132与衬底11之间。阳极17与第二子空穴注入部132电连接。而阳极17至少部分位于内切区102，即阳极17可以部分位于内切区102，也可以全部位于内切区102。
由于载流子在整层形成的空穴注入层13内横向流动，各子像素20的空穴注入层13内传输的载流子就容易互相传输，导致各子像素20的空穴注入层13内传输的载流子互相串扰，从而，容易在各子像素20之间产生横向漏电的问题，使得阳极17无法准确控制与其对应的发光层16，进而，使得各子像素20之间横向漏电的问题又容易造成产品电学串扰不达标以及色域低的问题。
通过第二空穴注入部132与阳极17电连接，可以确保第一子空穴注入部131与第二子空穴注入部132形成“凹”字形结构。同时，由于在显示面板10内的各子像素20之间形成的“凹”字形结构可以很好地使第一子空穴注入部131与第二子空穴注入部132断开，以阻隔空穴注入层13内载流子的传输。因此，可以避免阳极17传输至空穴注入层13的载流子传输至其他发光层16，而此处的其他发光层16指的是除与该阳极17对应的发光层16之外的其他发光层16，从而，可以避免各子像素20的空穴注入层13产生的漏电互相串扰，以避免各子像素20之间产生横向漏电的问题，使阳极17可以准确控制与其对应的发光层16，进而，可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些示例中，阳极17位于内切区102的面积大于阳极在隔断区101的面积。例如，阳极17位于内切区102的面积是阳极17在隔断区101的面积的3～5倍。如此使阳极17可以准确控制与其对应的发光层16，进而，可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图1所示，显示面板10还包括阶梯结构18。阶梯结构18位于第一子空穴注入部131与衬底11之间。
第一子空穴注入部131位于阶梯结构18远离衬底11的一侧，阶梯结构18包括至少一层阶梯181。部分第二子空穴注入部132位于阶梯181远离衬底11的一侧的表面，所述阶梯结构被配置为确保位于阶梯181远离衬底11一侧的第二子空穴注入部132互相隔断，且确保第一子空穴注入部131与第二子空穴注入部132隔断。
具体的，阶梯181可以包括第一阶梯182。第一阶梯182又包括第一上绝缘层1821、第一中绝缘层1822与第一下绝缘层1823。其中，第一上绝缘层1821与第一下绝缘层1823的材料可以包括氧化硅，第一中绝缘层1822可以包括氮化硅。第一下绝缘层1823在第一方向X上的长度较第一上绝缘层1821在第一方向X上的长度更长的部分为外沿部分。外沿部分在第一方向X上的长度大于等于0.15微米且小于等于0.35微米。例如，外沿部分在第一方向X上的长度可以为0.15微米，或者，外沿部分在第一方向X上的长度可以为0.2微米，或者，外沿部分在第一方向X上的长度可以为0.25微米，或者，外沿部分在第一方向X上的长度可以为0.3微米，或者，外沿部分在第一方向X上的长度可以为0.35微米，但不限于此。外沿部分在第一方向X上的长度大于等于0.15微米可以确保该阶梯181可以有效屏蔽在沉积过程中的边缘型变造成的电性不稳定问题，而外沿部分在第一方向X上的长度小于等于0.35微米为确保外沿部分投影总面积小于隔断区域的15％。需要说明的是，虽然在图1中示出的第一阶梯182内，第一上绝缘层1821、第一中绝缘层1822与第一下绝缘层1823的厚度基本相同，但图1仅是为了便于直观展现膜层结构，实际上第一中绝缘层1822的厚度远厚于第一上绝缘层1821或是第一下绝缘层1823，其他实施例中示出的阶梯181的膜层结构也同样可以参考此处的说明。
阶梯结构18还可以包括缓冲层180，该缓冲层180位于阶梯结构18与阳极17之间。由于缓冲层180远离衬底11的一侧的阶梯结构18的材料包括氧化硅，而沉积氧化硅时需要采用氧化性较强的气体，而缓冲层180则被配置为在沉积形成阶梯结构18时，避免采用氧化性较强的气体与阳极17的材料产生还原反应，而影响阳极17的性能。在形成材料包括氧化硅的膜层后，可以对缓冲层180进行刻蚀，以避免缓冲层180影响第二空穴注入部132与阳极17的电连接关系。
通过设置阶梯结构18，使部分第二子空穴注入部132位于阶梯181远离衬底11的一侧，且通过该阶梯结构18确保位于阶梯181远离衬底11一侧的第二子空穴注入部132互相隔断，且确保第一子空穴注入部131与第二子空穴注入部132隔断，从而，可以通过设置阶梯结构18，而在形成空穴注入层13时，将空穴注入层13打断为互不电连接的第二子空穴注入部132与第一子空穴注入部131，进而，可以进一步避免各子像素20的空穴注入层13产生的漏电互相串扰，以避免各子像素20之间产生横向漏电的问题，同时，可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图1所示，阶梯181包括内凹部1814，内凹部1814为阶梯181沿内切区102朝向隔断区101的方向凹陷的部分。内凹部1814位于阶梯181与第二子空穴注入部132之间。内凹部1814对应于第二空穴注入部132设置。
具体的，以图1所示的实施例为例，阶梯181可以包括第一阶梯182。第一阶梯182可以包括第一内凹部1824。第一内凹部1824为第一阶梯182沿内切区102朝向隔断区101的方向凹陷的部分，即第一内凹部1824为第一阶梯182沿第一方向X凹陷的部分。并且，第一内凹部1824所包括的第一上绝缘层1821、第一中绝缘层1822与第一下绝缘层1823中，第一中绝缘层1822沿第一方向X凹陷，从而，使得第一中绝缘层1822在第一方向X上相较第一上绝缘层1821与第一下绝缘层1823更为凹陷，以形成凹陷结构，即第一内凹部1824。
第一内凹部1824内为空隙，即第一内凹部1824内不填充其他材料，保持空隙。而在后续形成位于阶梯结构18远离衬底11一侧的膜层，例如，空穴注入层13时，由于蒸镀时离子难以进入第一阶梯182沿第二方向Z凹陷的部分。因此，也不会在第一内凹部1824内形成膜层。而通过内部保持空隙的第一内凹部1824，使得在形成第二空穴注入部132时，膜层材料存在填充入第一内凹部1824的趋势，以在第一内凹部1824处产生剪切力，从而，可以确保阶梯结构18隔断位于阶梯181远离衬底11一侧的第二子空穴注入部132，且可以确保第一子空穴注入部131与第二子空穴注入部132隔断，进而，可以避免各子像素20的空穴注入层13产生的漏电互相串扰，以避免各子像素20之间产生横向漏电的问题，同时，可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图1所示，显示面板10还包括：至少两层发光层16与至少一层电荷生成层15。发光层16与电荷生成层15均位于空穴注入层13远离衬底11的一侧。
每一层电荷生成层15均包括第一子电荷生成部1501与第二子电荷生成部1502。第一子电荷生成部1501位于隔断区101，第二子电荷生成部1502位于内切区102。在远离衬底11的方向上，发光层16与第二子电荷生成部1502交替排布。且在远离衬底11的方向上的第一层膜层与最后一层膜层均为发光层16。第二子电荷生成部1502与衬底11之间的距离小于第一子电荷生成部1501与衬底11之间的距离，且第一子电荷生成部1501与第二子电荷生成部1502相隔断。
具体的，根据图1所示出的实施例，显示面板10可以包括三层发光层16与两层电荷生成层15。显示面板10可以包括第一电荷生成层151、第二电荷生成层152、第一发光层161、第二发光层162与第三发光层163。其中，第一电荷生成层151又包括第三子电荷生成部1511与第四子电荷生成部1512，第二电荷生成层152又包括第五子电荷生成部1521与第六子电荷生成部1522。第三子电荷生成部1511与第五子电荷生成部1521位于隔断区101，第四子电荷生成部1512与第六子电荷生成部1522位于内切区102。
示例性的，第三子电荷生成部1511到第五子电荷生成部1521的距离，小于第四子电荷生成部1512到第六子电荷生成部1522的距离。如此设计，有利于保证多层发光层在第一电荷生成层151和第二电荷生成层152之间有效传递，而减缓在内切区102传递。
通过设置第一电荷生成层151与第二电荷生成层152可以实现显示叠层显示，即在第二方向Z上通过第一电荷生成层151与第二电荷生成层152时叠层设置的第一发光层161、第二发光层162与第三发光层163上下串联起来叠层发光以提高显示效率及峰值亮度等。并且，在本实施例中，叠层设置的第一发光层161、第二发光层162与第三发光层163可以分别被配置为发红色光、绿色光与蓝色光。具体的，第一发光层161可以被配置为发红色光，第二发光层162可以被配置为发绿色光，第三发光层163可以被配置为发蓝色光，但在其他实施例中不限于此。通过使叠层设置的三层发光层16分别被配置为发出红色光、绿色光与蓝色光三种不同颜色的光，从而，可以使三种光实现混色，以实现叠层设置的三层发光层16整体发出的光为白色光。
需要说明的是，显示面板10包括三层发光层16与两层电荷生成层15仅是一种可行的实施例，但在其他实施例中不限于此，显示面板10可以根据实际需要设置显示面板10所包括的发光层16与电荷生成层15的层数。
由于在本申请中，显示面板10包括位于衬底11上的子像素20。同时，显示面板10的各个膜层均为通过蒸镀工艺整层形成的膜层，而蒸镀工艺整层形成的空穴注入层13与电荷生成层15，就容易因一体成型而使位于不同子像素20的空穴注入层13之间，或者，位于不同子像素20的电荷生成层15之间存在电连接关系。而由于空穴注入层13与电荷生成层15均具有高载流子迁移率的特点。因此，在不同子像素20的空穴注入层13内传输的载流子，就容易在因一体成型而存在电连接关系的空穴注入层13或者电荷生成层15内横向流动，因此载流子便可能在整层形成的空穴注入层13或者电荷生成层15内横向流动。而由于载流子在空穴注入层13或者电荷生成层15内横向流动，各子像素20的空穴注入层13或者电荷生成层15内传输的载流子就容易互相传输，导致各子像素20的空穴注入层13或者电荷生成层15内传输的载流子互相串扰，从而，容易在各子像素20之间产生横向漏电的问题，进而，各子像素20之间横向漏电的问题又容易造成产品电学串扰不达标以及色域低的问题。
而空穴注入层13位于不同区域的部分并未位于同一平面上，即位于隔断区101的第一子空穴注入部131与位于内切区102的第二子空穴注入部132并未位于同一平面上，使得第一子空穴注入部131与第二子空穴注入部132形成了一个“凹”字形结构。同理，第三子电荷生成部1511与第四子电荷生成部1512以及第五子电荷生成部1521与第六子电荷生成部1522也形成了“凹”字形结构。而“凹”字形结构使得第一子空穴注入部131与第二子空穴注入部132，第三子电荷生成部1511与第四子电荷生成部1512，第五子电荷生成部1521与第六子电荷生成部1522均能够隔断，而不电连接，从而，可以阻隔子像素20之间在存在电连接关系的空穴注入层13或者电荷生成层15内流动的电流，进而，可以进一步避免各子像素20的空穴注入层13产生电流互相串扰，以进一步避免各子像素20之间产生横向漏电的问题，同时，也可以进一步避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图1所示，显示面板10还包括：阴极12、电子注入层14、封装层21、驱动阵列22与平坦层23。电子注入层14位于第三发光层163远离衬底11的一侧。阴极12位于电子注入层14远离衬底11的一侧。封装层21位于阴极12远离衬底11的一侧。该封装层21被配置为对显示面板10的膜层结构起到封装功能，避免氧气与水汽等物质进入显示面板10的膜层结构中而对显示面板10造成损伤，同时，封装层21也对显示面板10的膜层结构起到保护作用。
驱动阵列22位于阳极17与衬底11之间。阳极17与驱动阵列22电连接，并且，驱动阵列22被配置为传输驱动信号。驱动阵列22在执行指示发光的驱动信号时，控制阳极17向空穴注入层13内传输载流子。同时，驱动阵列22还被配置为反射入射至驱动阵列22的光。平坦层23位于阶梯结构18与衬底11之间，且在第一方向X上，该平坦层23与阳极17相邻。在本申请中，由于阳极17的厚度较厚，因此，在第二方向Z上容易产生较大的段差，即阳极17远离衬底11一侧的表面与衬底11在第二方向Z上的距离较大。而较大的段差又容易导致显示面板10内的膜层产生断裂等问题，从而，影响显示面板10的正常显示。而平坦层23被配置为填充阶梯结构18与衬底11之间的部分，以达到平坦层23远离衬底11一侧的表面与阳极17远离衬底11一侧的表面齐平的效果，从而，可以避免较大的段差损伤位于平坦层23远离衬底11一侧的膜层，例如，阶梯结构18。需要说明的是，虽然在本申请中，平坦层23被配置为填充阶梯结构18与衬底11之间的部分，以达到平坦层23远离衬底11一侧的表面与阳极17远离衬底11一侧的表面齐平的效果，但在其他实施例中不限于此，平坦层23远离衬底11一侧的表面与阳极17远离衬底11一侧的表面也可以不齐平，但可以确保平坦层23远离衬底11一侧的表面与阳极17远离衬底11一侧的表面之间的段差可以避免位于平坦层23远离衬底11一侧的膜层的损伤即可。
在一些实施例中，图2示出的显示面板10的发光单元的结构示意图，该发光单元包括：电子注入层14、第一发光层161、第二发光层162、第三发光层163、第一电荷生成层151、第二电荷生成层152与空穴注入层13。如图2所示，第一发光层161包括：第一空穴传输层1611、第一复合发光层1612与第一电子传输层1613。第二发光层162包括：第二空穴传输层1621、第二复合发光层1622与第二电子传输层1623。第三发光层163包括：第三空穴传输层1631、第三复合发光层1632与第三电子传输层1633。
第一电子传输层1613与第二空穴传输层1621之间设有第一电荷生成层151，第一电子传输层1613与第二空穴传输层1621通过第一电荷生成层151电连接，以使第一发光层161与第二发光层162电连接。第二电子传输层1623与第三空穴传输层1631之间设有第二电荷生成层152，第二电子传输层1623与第三空穴传输层1631通过第二电荷生成层152电连接，以使第二发光层162与第三发光层163电连接。
在子像素20发光时，阴极12向电子注入层14输送电子，阳极17向空穴注入层13输送空穴。而输入的载流子促使第一电荷生成层151与第二电荷生成层152产生电子与空穴。第一电荷生成层151产生电子通过第一电子传输层1613传输至第一复合发光层1612，第一电荷生成层151产生空穴则通过第二空穴传输层1621传输至第二复合发光层1622。需要说明的是，虽然此处说明的是第一电荷生成层151产生的电子与空穴的流向，但是第二电荷生成层152产生电子与空穴的流向可以参照第一电荷生成层151。并且，以第一复合发光层1612为例，第一空穴传输层1611将空穴传输至第一复合发光层1612，第一电子传输层1613将电子传输至第一复合发光层1612。空穴与电子在第一复合发光层1612内复合形成激子并释放能量，促使第一复合发光层1612发光。同样需要说明的是，虽然此处说明的是第一复合发光层1612的发光原理，但是第二复合发光层1622与第三复合发光层1632的发光原理可以参照第一复合发光层1612。
需要说明的是，在图1中，内切区102主要示出的是隔断结构，而为了图示的清楚，并未示出发光层16位于内切区102的部分。但是，由于是整层形成，因此，发光层16位于内切区102的膜层结构与发光层16位于隔断区101的膜层结构相同，可以互相参照。
在一些实施例中，显示面板10还包括阶梯结构18。阶梯结构18位于第一子空穴注入部131与衬底11之间。
第一子空穴注入部131位于阶梯结构18远离衬底11的一侧，阶梯结构18包括至少一层阶梯181。部分第二子空穴注入部132位于阶梯181远离衬底11的一侧的表面，阶梯结构18被配置为确保位于阶梯181远离衬底11一侧的第二子空穴注入部132互相隔断，且确保第一子空穴注入部131与第二子空穴注入部132隔断。
第二子电荷生成部1502位于第二子空穴注入部132远离衬底11的一侧，部分第二子电荷生成部1502也位于阶梯181远离衬底11的一侧。阶梯结构18被配置为确保位于阶梯181远离衬底11的一侧的第二子电荷生成部1502互相隔断，且确保第一子空穴注入部131与第二子空穴注入部132隔断。
具体的，根据图1所示出的实施例，显示面板10可以包括两层电荷生成层15，即显示面板10可以包括第一电荷生成层151与第二电荷生成层152。其中，第一电荷生成层151又包括第三子电荷生成部1511与第四子电荷生成部1512，第二电荷生成层152又包括第五子电荷生成部1521与第六子电荷生成部1522。第三子电荷生成部1511与第五子电荷生成部1521位于隔断区101，第四子电荷生成部1512与第六子电荷生成部1522位于内切区102。
第四子电荷生成部1512位于第二子空穴注入部132远离衬底11的一侧，且部分第六子电荷生成部1522也位于阶梯181远离衬底11的一侧。位于阶梯181远离衬底11的一侧的第四子电荷生成部1512互相隔断，且与第三子电荷生成部1511隔断。而第六子电荷生成部1522位于第四子电荷生成部1512远离衬底11的一侧，且部分第六子电荷生成部1522也位于阶梯181远离衬底11的一侧。位于阶梯181远离衬底11的一侧的第六子电荷生成部1522互相隔断，且与第五子电荷生成部1521隔断。
在未设置阶梯结构18时，由于在第二方向Z上，第二子空穴注入部132相较于第一子空穴注入部131更接近衬底11。因此，第二子空穴注入部132与第一子空穴注入部131之间容易存在较大的段差。而较大的段差就容易导致沿第二方向Z延伸的部分第二子空穴注入部132断裂，影响第二子空穴注入部132与第一子空穴注入部131之间的电连接关系。而对于第四子电荷生成部1512与第六子电荷生成部1522来说也同理。
通过设置阶梯结构18，使部分第二子空穴注入部132、部分第四子电荷生成部1512与部分第六子电荷生成部1522位于阶梯181远离衬底11的一侧，且位于阶梯181远离衬底11一侧的部分第二子空穴注入部132与第一子空穴注入部131隔断，位于阶梯181远离衬底11一侧的部分第四子电荷生成部1512与第三子电荷生成部1511隔断，位于阶梯181远离衬底11一侧的部分第六子电荷生成部1522与第五子电荷生成部1521隔断，从而，可以通过阶梯结构18在形成空穴注入层13时，将空穴注入层13打断为互不电连接的第二子空穴注入部132与第一子空穴注入部131，在形成第一电荷生成层151时，将第一电荷生成层151打断为第四子电荷生成部1512与第三子电荷生成部1511，以及在形成第二电荷生成层152时，将第二电荷生成层152打断为第六子电荷生成部1522与第五子电荷生成部1521，进而，可以进一步避免各子像素20的空穴注入层13产生的漏电互相串扰，以避免各子像素20之间产生横向漏电的问题，同时，可以避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图1所示，空穴注入层13与电荷生成层15的总层数与阶梯181的层数相同。且一层空穴注入层13或者一层电荷生成层15对应一层阶梯181设置。而根据图1所示出的实施例，显示面板10包括一层空穴注入层13与两层电荷生成层15，则阶梯结构18也就包括三层阶梯181。
具体的，阶梯结构18可以包括层叠设置的第一阶梯182、第二阶梯183与第三阶梯184。其中，第一阶梯182可以包括第一上绝缘层1821、第一中绝缘层1822与第一下绝缘层1823，第二阶梯183可以包括第二上绝缘层1831、第二中绝缘层1832与第二下绝缘层1833，第三阶梯184可以包括第三上绝缘层1841、第三中绝缘层1842与第三下绝缘层1843。并且，第二下绝缘层1833与第一上绝缘层1821在第一方向X上的长度相同，第三下绝缘层1843与第二上绝缘层1831在第一方向X上的长度相同，而阶梯结构18如果设有更多层阶梯181，那么也能够以此类推。
以第一阶梯182、第二阶梯183与第三阶梯184在第二方向Z上的高度为厚度。第一阶梯182的厚度大于等于30纳米且小于等于55纳米。例如，第一阶梯182的厚度可以为30纳米，或者，第一阶梯182的厚度可以为40纳米，或者，第一阶梯182的厚度可以为50纳米，或者，第一阶梯182的厚度可以为55纳米，但不限于此。第一阶梯182与第二阶梯183的总厚度大于等于100纳米且小于等于150纳米。例如，第一阶梯182与第二阶梯183的总厚度可以为100纳米，或者，第一阶梯182与第二阶梯183的总厚度可以为110纳米，或者，第一阶梯182与第二阶梯183的总厚度可以为120纳米，或者，第一阶梯182与第二阶梯183的总厚度可以为130纳米，或者，第一阶梯182与第二阶梯183的总厚度可以为140纳米，或者，第一阶梯182与第二阶梯183的总厚度可以为150纳米，但不限于此。第一阶梯182、第二阶梯183与第三阶梯184的总厚度大于等于200纳米且小于等于300纳米。例如，第一阶梯182、第二阶梯183与第三阶梯184的总厚度可以为200纳米，或者，第一阶梯182、第二阶梯183与第三阶梯184的总厚度可以为225纳米，或者，第一阶梯182、第二阶梯183与第三阶梯184的总厚度可以为250纳米，或者，第一阶梯182、第二阶梯183与第三阶梯184的总厚度可以为275纳米，或者，第一阶梯182、第二阶梯183与第三阶梯184的总厚度可以为300纳米，但不限于此。
第一阶梯182、第二阶梯183与第三阶梯184边缘的连线与衬底11的第一夹角a的角度大于等于15度且小于等于45度。例如，第一夹角a的角度可以为15度，或者，第一夹角a的角度可以为25度，或者，第一夹角a的角度可以为35度，或者，第一夹角a的角度可以为45度，但不限于此。
通过设置与空穴注入层13以及电荷生成层15的总层数的层数相同的阶梯181，且一层空穴注入层13或者一层电荷生成层15对应一层阶梯181设置，可以确保空穴注入层13以及每一电荷生成层15均能够连接至一层阶梯181，从而，可以确保空穴注入层13以及各层荷生成层15均能够通过阶梯181进行隔断的同时，也可以避免设置过多层的阶梯181，进而，可以在保证阶梯结构18能够有效对空穴注入层13以及电荷生成层15进行隔断的同时，降低成本。
在一些实施例中，每层阶梯181均包括内凹部1814，内凹部1814为阶梯181在沿远离内切区102的方向凹陷的部分。内凹部1814位于阶梯181与阶梯181对应的第二子空穴注入部132之间，或者，内凹部1814位于阶梯181与阶梯181对应的第二子电荷生成部1502之间。
具体的，第一阶梯182可以包括第一内凹部1824，第二阶梯183可以包括第二内凹部1834，第三阶梯可以包括第三内凹部1844。第一内凹部1824为阶梯181沿内切区102朝向隔断区101的方向凹陷的部分，即第一内凹部1824为第一阶梯182沿第一方向X凹陷的部分。并且，第一内凹部1824所包括的第一上绝缘层1821、第一中绝缘层1822与第一下绝缘层1823中，第一中绝缘层1822沿第一方向X凹陷，从而，使得第一中绝缘层1822在第一方向X上相较第一上绝缘层1821与第一下绝缘层1823更为凹陷，以形成凹陷结构，即第一内凹部1824。而阶梯结构18如果设有更多层阶梯181，那么也能够以此类推，即第二内凹部1834与第三内凹部1844也可以参考第一内凹部1824的描述。
第一内凹部1824、第二内凹部1834与第三内凹部1844内均为空隙，即第一内凹部1824、第二内凹部1834与第三内凹部1844内均不填充其他材料，保持空隙。而在后续形成位于阶梯结构18远离衬底11一侧的膜层，例如，空穴注入层13时，由于蒸镀时离子难以进入第一阶梯182沿第二方向Z凹陷的部分。因此，也不会在第一内凹部1824、第二内凹部1834或是第三内凹部1844内形成膜层。而通过内部保持空隙的第一内凹部1824、第二内凹部1834与第三内凹部1844，可以将空穴注入层13通过内凹部1814与其他高导电膜层隔绝开来，同样，也可以将第一电荷生成层151或者第二电荷生成层152通过内凹部1814与其他高导电膜层隔绝开来，从而，可以避免空穴注入层13、第一电荷生成层151或者第二电荷生成层152与其他高导电膜层之间形成异常的电连接关系，而影响显示面板10的正常显示。
在一些实施例中，图3示出的是另一种显示面板10的结构示意图。如图3所示，阶梯结构18包括内切部201，内切部201位于内切区102，内切部201为阶梯结构18朝向衬底11凹陷的部分。内切部201内的阶梯181被配置为隔断第二空穴注入部132与第二子电荷生成部1502中的至少一层。
具体的，内切部201内的阶梯181可以仅隔断第二空穴注入部132，或者，内切部201内的阶梯181可以同时隔断第二空穴注入部132与第四子电荷生成部1512，或者，内切部201内的阶梯181可以同时隔断第二空穴注入部132、第四子电荷生成部1512与第六子电荷生成部1522。
通过设置位于阶梯结构18内的内切部201，以及通过内切部201内的阶梯181隔断第二空穴注入部132、第四子电荷生成部1512与第六子电荷生成部1522中的至少一层，从而，可以进一步阻隔子像素20之间在整层形成的空穴注入层13或者电荷生成层15内流动的漏电电流，进而，可以进一步避免各子像素20的空穴注入层13产生的漏电互相串扰，以避免各子像素20之间产生横向漏电的问题，同时，也可以进一步避免各子像素20之间因横向漏电问题造成的产品电学串扰不达标以及色域低的问题。
在一些实施例中，如图3所示，在相邻的内切区102内，设有的阶梯181隔断第二空穴注入部132与第二子电荷生成部1502中的至少一层。具体的，如图3中示出的，内切区102可以包括第一内切区1021、第二内切区1022与第三内切区1023。其中，第一内切区1021与第二内切区1022均与第三内切区1023相邻。同时，该阶梯结构18的内切部201可以位于第三内切区1023。在第一内切区1021、第二内切区1022与第三内切区1023内的阶梯181，可以被配置为各自隔断第二空穴注入部132、第四子电荷生成部1512与第六子电荷生成部1522中的至少一层。
在图3所示出的实施例中，显示面板10可以包括两层电荷生成层15与一层空穴注入层13，即显示面板10可以包括第一电荷生成层151与第二电荷生成层152。其中，第一电荷生成层151又包括第三子电荷生成部1511与第四子电荷生成部1512，第二电荷生成层152又包括第五子电荷生成部1521与第六子电荷生成部1522，空穴注入层13又包括第一子空穴注入部131与第二子空穴注入部132。
位于第一内切区1021内的阶梯181被配置为隔断第二子空穴注入部132与第四子电荷生成部1512。位于第二内切区1022内的阶梯181被配置为隔断第二子空穴注入部132、第四子电荷生成部1512与第六子电荷生成部1522。位于第三内切区1023内的阶梯181被配置为隔断第二子空穴注入部132。
而通过在相邻的第一内切区1021、第二内切区1022与第三内切区1023内设置阶梯181，而阶梯181各自隔断第二空穴注入部132、第四子电荷生成部1512与第六子电荷生成部1522中的至少一层，从而，可以根据实际需求对不同子像素20之间的串扰程度进行调节，进而，可以使各子像素20根据实际需求选择设置与周围子像素20之间的阻隔效果。
在一些实施例中，在第一内切区1021的宽度，小于第二内切区1022内和/或第三内切区1023的宽度。如此设计，可以使子像素20根据实际需求选择设置与周围子像素20之间的阻隔效果。
在一些实施例中，相邻子像素20之间，相邻的第一阶梯182的距离、小于相邻的第二阶梯183的距离，且小于相邻的第三阶梯184的距离；如此形成的台阶结构，有利于减缓不同子像素20之间的串扰。
在一些实施例中，相邻子像素20之间，相邻的缓冲层180之间的距离小于相邻的第二下绝缘层1833的距离，且小于相邻的第三下绝缘层1843之间的距离；进一步的，且小于相邻的第三上绝缘层1841之间的距离。如此设计，有利于减缓不同子像素20之间的串扰程度。
本申请还提供一种电子设备，包括上述任一种显示面板10。该电子设备可以为VR/AR设备或者其他近眼显示设备，但不限于此。
本申请的上述实施例，在不产生冲突的情况下，可互为补充。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
术语“多个”指两个或两个以上，除非另有明确的限定。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (11)
1.一种显示面板，其特征在于，所述显示面板具有内切区与隔断区，所述内切区与所述隔断区相邻；
所述显示面板包括：衬底、发光层与空穴注入层；
所述发光层位于所述内切区的部分被配置执行发光功能，所述发光层位于所述衬底上；所述空穴注入层位于所述发光层与所述衬底之间，所述发光层位于所述空穴注入层远离所述衬底的一侧；
所述空穴注入层包括第一子空穴注入部与第二子空穴注入部；所述第一子空穴注入部位于所述隔断区；所述第二子空穴注入部位于所述内切区，且位于所述发光层与所述衬底之间；所述第二子空穴注入部与所述衬底之间的距离小于所述第一子空穴注入部与所述衬底之间的距离，且所述第一子空穴注入部与所述第二子空穴注入部相隔断。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括阳极；所述阳极至少部分位于所述内切区，所述阳极还位于所述空穴注入层与所述衬底之间，且所述阳极还位于所述第二空穴注入部与所述衬底之间；所述阳极与所述第二子空穴注入部电连接。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括阶梯结构；所述阶梯结构位于所述第一子空穴注入部与所述衬底之间；
所述第一子空穴注入部位于所述阶梯结构远离所述衬底的一侧，所述阶梯结构包括至少一层阶梯；部分所述第二子空穴注入部位于所述阶梯远离所述衬底的一侧的表面，所述阶梯结构被配置为确保位于所述阶梯远离所述衬底一侧的所述第二子空穴注入部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断。
4.根据权利要求3所述的显示面板，其特征在于，所述阶梯包括内凹部，所述内凹部为所述阶梯沿所述内切区朝向所述隔断区的方向凹陷的部分；所述内凹部位于所述阶梯与所述第二子空穴注入部之间；
所述内凹部对应于所述第二空穴注入部设置。
5.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：至少两层发光层与至少一层电荷生成层；所述发光层与所述电荷生成层均位于所述空穴注入层远离所述衬底的一侧；
每一层所述电荷生成层均包括第一子电荷生成部与第二子电荷生成部；所述第一子电荷生成部位于所述隔断区，所述第二子电荷生成部位于所述内切区；在远离所述衬底的方向上，所述发光层与所述第二子电荷生成部交替排布；且在远离所述衬底的方向上的第一层膜层与最后一层膜层均为所述发光层；所述第二子电荷生成部与所述衬底之间的距离小于所述第一子电荷生成部与所述衬底之间的距离，且所述第一子电荷生成部与所述第二子电荷生成部相隔断。
6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括阶梯结构；所述阶梯结构位于所述第一子空穴注入部与所述衬底之间；
所述第一子空穴注入部位于所述阶梯结构远离所述衬底的一侧，所述阶梯结构包括至少一层阶梯；部分所述第二子空穴注入部位于所述阶梯远离所述衬底的一侧的表面，所述阶梯结构被配置为确保位于所述阶梯远离所述衬底一侧的所述第二子空穴注入部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断；
所述第二子电荷生成部位于所述第二子空穴注入部远离所述衬底的一侧，部分所述第二子电荷生成部也位于所述阶梯远离所述衬底的一侧；所述阶梯结构被配置为确保位于所述阶梯远离所述衬底的一侧的所述第二子电荷生成部互相隔断，且确保所述第一子空穴注入部与所述第二子空穴注入部隔断。
7.根据权利要求6所述的显示面板，其特征在于，所述空穴注入层与所述电荷生成层的总层数与所述阶梯的层数相同；且一层所述空穴注入层或者一层所述电荷生成层对应一层所述阶梯设置。
8.根据权利要求7所述的显示面板，其特征在于，每层所述阶梯均包括内凹部，所述内凹部为所述阶梯在沿远离内切区的方向凹陷的部分；所述内凹部位于所述阶梯与所述阶梯对应的所述第二子空穴注入部之间，或者，所述内凹部位于所述阶梯与所述阶梯对应的所述第二子电荷生成部之间。
9.根据权利要求6所述的显示面板，其特征在于，所述阶梯结构包括内切部，所述内切部位于所述内切区，所述内切部为所述阶梯结构朝向所述衬底凹陷的部分；所述内切部内的所述阶梯被配置为隔断所述第二空穴注入部与所述第二子电荷生成部中的至少一层。
10.根据权利要求9所述的显示面板，其特征在于，在相邻的所述内切区内，设有的所述阶梯隔断所述第二空穴注入部与所述第二子电荷生成部中的至少一层。
11.一种电子设备，其特征在于，包括权利要求1至权利要求10任一项所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211430260.3A CN115696952A (zh) | 2022-11-15 | 2022-11-15 | 显示面板及电子设备 |
| PCT/CN2023/122070 WO2024103981A1 (zh) | 2022-11-15 | 2023-09-27 | 显示面板及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211430260.3A CN115696952A (zh) | 2022-11-15 | 2022-11-15 | 显示面板及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115696952A true CN115696952A (zh) | 2023-02-03 |
Family
ID=85052485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211430260.3A Pending CN115696952A (zh) | 2022-11-15 | 2022-11-15 | 显示面板及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115696952A (zh) |
| WO (1) | WO2024103981A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103981A1 (zh) * | 2022-11-15 | 2024-05-23 | 京东方科技集团股份有限公司 | 显示面板及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449701A (zh) * | 2016-09-19 | 2017-02-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种oled面板及其制作方法 |
| CN111864090A (zh) * | 2020-07-07 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板、显示面板制作方法和显示装置 |
| CN112420974A (zh) * | 2020-12-02 | 2021-02-26 | 合肥京东方卓印科技有限公司 | 显示面板及其制备方法 |
| CN113193153A (zh) * | 2021-04-30 | 2021-07-30 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN115696952A (zh) * | 2022-11-15 | 2023-02-03 | 京东方科技集团股份有限公司 | 显示面板及电子设备 |
-
2022
- 2022-11-15 CN CN202211430260.3A patent/CN115696952A/zh active Pending
-
2023
- 2023-09-27 WO PCT/CN2023/122070 patent/WO2024103981A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103981A1 (zh) * | 2022-11-15 | 2024-05-23 | 京东方科技集团股份有限公司 | 显示面板及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024103981A1 (zh) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102589620B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| US8330181B2 (en) | Semiconductor light-emitting device | |
| US20090078955A1 (en) | Micro-Emitter Array Based Full-Color Micro-Display | |
| KR101559601B1 (ko) | 복사 방출 장치 | |
| CN105552069A (zh) | 发光结构 | |
| CN1697208A (zh) | 白光光源的产生方法，白光发光元件及其制造方法 | |
| US11309351B2 (en) | Micro light-emitting diode and manufacturing method of micro light-emitting diode | |
| US10658423B2 (en) | Method of manufacturing light emitting device | |
| CN103579148A (zh) | 发光二极管结构及其制造方法 | |
| US11677061B2 (en) | Semiconductor device, method of fabricating the same, and display device including the same | |
| WO2024103981A1 (zh) | 显示面板及电子设备 | |
| KR20110031960A (ko) | 전자발광 스크린을 갖는 다색 전자 디스플레이 장치 | |
| KR20220091476A (ko) | 발광 소자 및 표시 장치 | |
| KR100845549B1 (ko) | 백색 발광소자 및 그 제조방법 | |
| US11862616B2 (en) | Multi wavelength light emitting device and method of fabricating the same | |
| JP2009301731A (ja) | 有機発光装置及び有機発光装置の製造方法 | |
| KR20220160072A (ko) | 모놀리식 전자 디바이스 | |
| WO2020153339A1 (ja) | 発光素子及びその製造方法 | |
| KR100495004B1 (ko) | 발광다이오드 및 그 제조방법 | |
| KR101582330B1 (ko) | 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법 | |
| TWI770898B (zh) | 單體ｌｅｄ像素 | |
| US20240313156A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN112635683B (zh) | 显示面板及其制备方法、显示装置 | |
| CN114725179B (zh) | Oled显示面板和显示装置 | |
| CN113644211B (zh) | 显示面板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |