CN115686163A - 具有隐含复位信号的外围设备 - Google Patents

具有隐含复位信号的外围设备 Download PDF

Info

Publication number
CN115686163A
CN115686163A CN202210771834.7A CN202210771834A CN115686163A CN 115686163 A CN115686163 A CN 115686163A CN 202210771834 A CN202210771834 A CN 202210771834A CN 115686163 A CN115686163 A CN 115686163A
Authority
CN
China
Prior art keywords
host
peripheral device
peripheral
bus
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210771834.7A
Other languages
English (en)
Inventor
A·加纳
P·帕内亚
D·D·利瓦伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mellanox Technologies Ltd
Original Assignee
Mellanox Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mellanox Technologies Ltd filed Critical Mellanox Technologies Ltd
Publication of CN115686163A publication Critical patent/CN115686163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4498—Finite state machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开涉及具有隐含复位信号的外围设备。外围设备包括总线接口和电路。总线接口配置为根据指定由主机断言的物理复位信号的外围总线规范连接到外围总线以与主机通信。电路被配置为：执行预定义逻辑，该预定义逻辑评估指示主机即将断言物理复位信号的复位条件；以及响应于满足复位条件而执行复位程序。

Description

具有隐含复位信号的外围设备
技术领域
本文描述的实施例一般涉及通过总线通信的外围设备，尤其涉及用于具有隐含复位信号的外围设备的方法和系统。
背景技术
外围设备通常使用合适的总线(例如，外围组件总线)连接到诸如主机处理器的其他元件。为了控制主机和外围设备之间的数据通信，总线通常包括某些物理控制信号，例如时钟信号和复位信号。
本领域已知用于管理外围组件总线的控制信号的方法。例如，美国专利8,671,236描述了一种计算方法，该方法包括通过总线将主机设备连接到外围设备，所述总线根据预定义标准进行物理配置并包括该标准指定的多个连接引脚，包括多个接地引脚。使用从总线上的指定为接地引脚的引脚中选择的至少一个引脚，以便向外围设备指示主机设备具有扩展的操作能力。
在各种多主机应用程序中，外围设备为多个主机服务。例如，美国专利申请公告2014/0129741描述了一种方法，该方法包括在外围设备中与各自的第一和第二主机建立至少第一和第二通信链路。第一通信链路作为与外围设备的唯一通信链路呈现给第一主机，而第二通信链路作为与外围设备的唯一通信的链路呈现给第二主机。外围设备通过各自的第一和第二通信链路同时服务于第一和第二主机。
外围组件互连快速(PCIe)是一种计算机扩展总线标准，其用于将主机连接到外围设备，如网络接口卡(NIC)、存储设备和硬件加速器。例如，在2019年5月28日发布的PCI快速基本规范5.0修订版、1.0版中指定了PCIe。
发明内容
本文描述的实施例提供了一种包括总线接口和电路的外围设备。总线接口被配置为根据指定由主机断言的物理复位信号的外围总线规范连接到外围总线以与主机通信。电路被配置为：执行预定义逻辑，该预定义逻辑评估指示主机对物理复位信号的即将断言的复位条件；以及响应于满足复位条件而执行复位程序。
在一些实施例中，预定义逻辑包括具有多个状态和状态之间的多个转换的状态机(SM)，并且电路被配置为通过跟踪状态之间的转换来评估复位条件。在其他实施例中，电路被配置为通过识别SM从状态中的第一状态转换到状态中的第二不同状态来评估所述复位条件，其中在所述第一状态中，链路的状态指示所述链路为连通，在所述第二不同状态中，所述链路的状态指示所述链路为断开。在其他实施例中，电路被配置为评估复位条件而不考虑从所述主机接收任何实际的物理复位信号。
在一个实施例中，外围设备的总线接口包括用于从主机接收物理复位信号的物理复位输入，但电路被配置为评估所述复位条件而不考虑所述物理复位输入的逻辑状态。在另一实施例中，外围设备的总线接口不包括用于从主机接收物理复位信号的物理复位输入。在又一实施例中，外围总线规范包括外围组件互连快速(PCIe)规范，并且物理复位信号包括PCIe规范的PERST信号。
在一些实施例中，电路被配置为通过包括外围总线的一个或更多个通道的链路与主机通信，并通过识别链路的状态已从指示链路为连通变为指示链路为断开来确定满足复位条件。在其他实施例中，电路被配置为从主机接收用于请求所述外围设备进入低功率模式的一条或更多条消息，并且在接收到所述一条或更多条消息后，响应于满足所述复位条件而进入所述低功率模式。在其他实施例中，外围设备从列表中选择，该列表包括：网络适配器、网络接口卡(NIC)、智能NIC、图形处理单元(GPU)、中央处理单元(CPU)、视频压缩模块和加速设备。
在一个实施例中，外围总线包括N个数据通道，N是大于1的整数，并且电路被配置为通过小于N的多个数据通道经由所述总线接口与所述主机通信。在另一个实施例中，电路被配置为通过外围总线的一个或更多个数据通道与主机通信，以及通过感测一个或更多个数据通道的阻抗水平来检测主机对物理复位信号的取消断言(de-assertion)。在又一实施例中，外围设备使用多个各自的链路通过外围总线连接到多个主机，并且电路被配置为至少基于监视包括连接在外围设备和所述多个主机中的给定主机之间的一个或更多个数据通道的链路，来评估与所述给定主机相关联的所述复位条件。
在一些实施例中，外围总线包括多个数据通道，并且用于连接多个主机中的第一和第二主机的第一和第二链路包括相应的不同第一和第二数量的所述数据通道。在其他实施例中，外围设备包括视频压缩模块，其被配置为通过各自的链路从主机接收原始视频数据以生成对应的压缩视频数据，并且所述链路根据所述主机分别需要的视频压缩级别而包括相应数量的数据通道。
根据本文描述的实施例，另外提供了一种方法，包括：在根据指定由主机断言的物理复位信号的外围总线规范，使用总线接口连接到外围总线以与所述主机通信的外围设备中，执行预定义逻辑，该逻辑评估指示主机对物理复位信号的即将断言的复位条件。响应于满足复位条件而执行复位程序。
附图说明
通过以下结合附图对其实施例的详细描述，这些和其他实施例将得到更充分的理解，在附图中：
图1是示意性地示出根据本文描述的实施例的计算系统的框图，其中外围设备通过总线连接到多个主机；
图2是示意性地示出根据本文描述的实施例的计算系统的框图，其中外围设备包括服务于多个主机的网络适配器；
图3是示意性地示出根据本文描述的实施例的用于识别隐含复位条件的方法的流程图，该方法不考虑接收任何实际物理复位信号；
图4是示意性地示出根据本文描述的实施例的用于检测物理复位信号的取消断言的方法的流程图；
图5是示意性地示出根据本文描述的实施例的用于在外围设备中进入低功率模式的方法的流程图；
图6是示意性地示出根据本文描述的实施例的计算系统的框图，其中作为网络适配器的多个外围设备服务多个相应的计算节点；以及
图7是示意性地示出根据本文描述的实施例的计算服务器的框图，其中作为网络适配器的外围设备服务多个计算节点。
具体实施方式
概述
本文描述的实施例提供了用于检测外围设备中的隐含复位条件的方法和系统，而不考虑接收任何实际的物理复位信号。本文描述的一些实施例提供了通过使用隐含复位条件而不是物理复位信号来受益的方法和系统。
外围设备通常通过适当的总线或链路与其他元件进行通信，该总线或链路包括用于承载数据的多条通道。这种总线有时被称为“外围总线”或外围组件总线。”总线通常包括承载控制信号(例如时钟信号和复位信号)的一个或更多个通道。外围组件总线可以包括单个数据通道或多个数据通道，以提高数据速率。用于连接外围设备的示例总线包括如上所述的外围组件接口快速(PCIe)总线。
在多主机应用中，外围设备通过多个各自的链路与多个主机通信，每个链路包括外围组件总线的一个或更多个通道。
原则上，总线的通道可以在主机之间严格划分。然而，这种刚性划分会消耗外围设备中的大量硅面积。此外，通常生产不同的外围设备来支持不同的通道划分。因此，使用刚性通道划分会给外围设备的设计、生产和销售带来负担。
在一些实施例中，包括N个通道的外围设备支持灵活的通道划分。这样的外围设备可以支持多达N台主机。当连接到N台主机时，外围设备通过单个数据通道与N台主机中的每一台进行通信。当使用少于N台主机时，外围设备可以使用包括多个数据通道的链路与主机中的至少一个进行通信。在一些实施例中，外围设备支持数据通道的可配置划分，例如，取决于下划线应用。此外，可以在现场轻松修改已配置的通道划分。
根据PCIe规范，用于外围设备和主机之间通信的总线的一个或更多个数据通道的链路与参考时钟信号和称为PCIe复位(PERST)信号的复位信号相关联。在下面的描述中，为了简洁起见，“数据通道”也被简单地称为“通道”。
在传统实现中，外围设备和主机之间的PCIe链路具有专用参考时钟信号和专用PERST信号。这种常规配置在硅面积方面是昂贵的，例如，因为每个链路可能需要专用的锁相环(PLL)电路来进行时钟恢复。此外，PERST信号连接通常需要大量的输入/输出(I/O)连接，这反过来又需要增加芯片的引脚数。此外，参考时钟信号和PERST信号需要在外围设备和每个主机之间布线。此布线方案不灵活，无法在不同的多主机配置中自由使用。
在一些公开的实施例中，公共参考时钟信号和公共全局复位信号由外围设备和主机使用，并且在外围设备和主机之间没有连接物理PERST信号。这种布线方案允许在重新配置主机数量和实际通道划分时具有充分的灵活性，而无需重新布线参考时钟和PERST信号。
在一些实施例中，外围设备检测隐含的复位条件。在本上下文中，术语“隐含的复位条件”是指当满足时指示对物理复位(例如，PCIe PERST)信号即将断言的条件，例如由给定主机。例如，当外围设备在外围设备的状态机中检测到到链路断开状态的某个转换时，隐含的复位条件被满足。响应于检测到隐含的复位条件，外围设备执行仅适用于满足复位条件的链路的适当复位过程。使用隐含的复位机制，外围设备可以检测指示多个相应主机的相应断言PERST信号的隐含复位条件。例如，当使用每个主机的单个数据通道连接到N个主机时，外围设备可以单独检测到与N个主机的N个断言的PERST信号相关的多达N个隐含复位条件。在下面的描述中，为了简洁起见，“隐含的复位条件”也被简单地称为“复位条件”。
考虑包括总线接口和电路的外围设备的实施例。总线接口被配置为根据指定由主机断言的物理复位信号的外围总线规范连接到外围总线以与主机通信。电路被配置为执行预定义逻辑并响应于满足复位条件而执行复位过程，该预定义逻辑评估指示主机对物理复位信号的即将断言的复位条件。
在一些实施例中，预定义逻辑包括具有多个状态和状态之间的多个转换的状态机(SM)，并且电路通过跟踪状态之间的转换来评估复位条件。在示例实施例中，电路通过识别SM从指示链路为连通的链路状态的状态中的第一状态到指示链路为断开的链路状态的状态中的第二不同状态的转换来评估复位条件。
在一个实施例中，电路评估复位条件而不考虑从主机接收任何实际的物理复位信号。外围设备的总线接口可以具有用于从主机接收物理复位信号的物理复位输入，但是电路评估复位条件而不考虑物理复位输入的逻辑状态。或者，外围设备的总线接口不包括用于从主机接收物理复位信号的物理复位输入。
外围总线可以根据任何合适的外围总线规范(例如，外围组件互连快速(PCIe)规范(例如，上面引用的PCIe 5.0))运行，在这种情况下，物理复位信号包括PCIe规范的PERST信号。
在一些实施例中，电路通过包括外围总线的一个或更多个通道的链路与主机通信，并通过识别链路状态已从指示链路为连通更改为指示链路为断开来确定满足复位条件。
在一些实施例中，电路从主机接收用于请求外围设备进入低功率模式的一条或更多条消息。电路在接收到一条或更多条消息后，响应于满足复位条件而进入低功率模式。
在一些实施例中，外围设备通过感测相关链路的一个或更多个通道的阻抗水平来检测物理复位信号的取消断言。
外围设备可以包括任何合适类型的外围设备，例如，网络适配器、网络接口卡(NIC)、智能NIC、图形处理单元(GPU)、中央处理单元(CPU)、视频压缩模块和加速设备之一。
在一个实施例中，外围总线包括N个数据通道，N是大于1的整数，并且电路通过总线接口在小于N的多个数据通道上与主机通信。
在多主机配置中，外围设备使用多个各自的链路通过外围总线连接到多个主机，并且电路至少基于监视外围设备和多个主机中的给定主机之间的链路连接来评估与该给定主机相关联的复位条件。主机可以使用具有每链路相同或不同通道数的各个链路连接到外围设备。在一些实施例中，外围设备包括视频压缩模块，视频压缩模块配置为通过各自的链路从主机接收原始视频数据以生成对应的压缩视频数据，其中根据主机分别需要的视频压缩级别，链路包括相应数量的数据通道。
在所公开的技术中，外围设备检测指示对物理复位信号即将断言的复位条件，即使没有接收到物理复位信号。外围设备和主机之间的布线方案可以排除物理复位信号，这简化了相同外围设备在不同多主机配置中的使用。
系统说明
图1是示意性地示出根据本文描述的实施例的计算系统20的框图，其中外围设备通过总线连接到多个主机。
在计算系统20的示例中，外围设备24通过总线32与主机28通信。或者，外围设备可以通过总线32与单个主机或多于两个主机通信。总线32可包括根据任何合适的总线规范运行的任何合适总线。在下面的描述中，主要假设总线32包括外围组件总线，例如，外围组件接口快速(PCIe)总线，该总线根据任何合适的PCIe规范(例如，上述PCIe 5.0规范)运行。然而，在其他实施例中，也可以使用其他总线类型。
外围设备24可以包括任何合适的外围设备，例如，网络适配器、网络接口卡(NIC)、智能NIC、图形处理单元(GPU)、中央处理单元(CPU)、视频压缩模块和加速设备。
在本示例中，PCIe总线32包括用于承载数据的16个通道(36)，其中在本示例中，16个通道在主机之间平均分配，即每个主机28有8个通道。在其他实施例中，还可以使用任何其他适当数量的通道，以及主机之间通道的任何适当划分(例如，不均匀划分)。
PCIe总线32还包括携带控制信号的物理控制线，例如参考时钟信号40和全局复位信号42，这两个信号在主机28和外围设备24之间共享。
在外围总线32的常规配置中，每个主机28向外围设备提供复位信号44，其中在PCIe规范中，该复位信号也称为“PCI Express复位”(PERST)信号44。在下面的描述中，术语“PERST信号”通常指相关标准中规定的物理复位信号，例如PCIe PERST信号。
在下面将描述的一些公开的实施例中，承载相应PERST信号44的物理线至少在外围设备侧保持未连接。或者，承载PERST信号44的线路可以在主机和外围设备之间物理连接，但被外围设备忽略。如下文所述，外围设备检测指示即将断言PERST信号的隐含复位条件，而不是接收物理PERST信号。
包括共享参考时钟信号和全局复位信号且省略物理PERST信号的相同布线方案可灵活地用于具有不同多主机配置的各种应用中，如下面进一步所述。
根据相关PCIe规范，当PERST信号44被断言时，触发基本复位。基本复位可包括冷复位或热复位。当外围设备通电时，应用冷复位，而当在不切断外围设备的电源的情况下断言PERST信号时，应用热复位。
通常，主机的物理PERST信号连接到外围设备，并且主机对物理PERST信号的断言导致外围设备的状态机、硬件逻辑、端口状态和配置寄存器(不包括粘性寄存器)被初始化为其默认条件。
外围设备24包括耦合到存储器48的处理器46。处理器实现外围设备的至少部分功能，例如，根据外围设备向主机28提供的服务。外围设备24通过总线接口50(例如PCIe总线接口)访问外围总线32。在一些实施例中，外围总线包括N>1个通道，并且外围设备通过总线接口在小于N的多个通道上与主机通信。
总线接口包括处理链路训练和初始化的逻辑电路52，例如一个或更多个状态机(SMs)。在本示例中，逻辑电路52包括两个SM(未示出)，用于处理外围总线的相应两个8通道链路。在PCIe规范中，SM 52也称为“链路训练和重要状态机(Link Training and StatusState Machine)”(LTSSM)。在一些实施例中，逻辑电路52实现一个或更多个通信层，例如物理层。
主机28包括耦合到存储器58的中央处理单元(CPU)56。CPU根据计算系统20中的需要处理主机的各种任务。CPU 56通过总线接口60(例如PCIe总线接口)访问外围总线32。总线接口包括处理链路训练和初始化的逻辑电路62，例如状态机(SM)。在PCIe规范中，SM 62也称为“链路训练和重要状态机”(LTSSM)。
在一些实施例中，逻辑电路62实现一个或更多个通信层，例如物理层。
通常，外围设备24中的SM 52和主机28中的SM 62根据底层外围总线的公共规范操作。
如上所述，在计算系统20中，外围设备24不从主机28接收任何PERST信号。如下文将详细描述的，逻辑电路52被配置为检测指示给定主机即将断言PERST信号的复位条件，即使没有从该主机接收物理PERST信号。
在一些实施例中，逻辑电路52检测隐含的复位条件，不考虑从主机接收任何实际的物理复位信号(例如，PERST信号)。在一个实施例中，外围设备的总线接口包括用于从主机接收物理复位信号的物理复位输入，但逻辑电路(52)评估复位条件，不考虑物理复位输入的逻辑状态。在另一实施例中，外围设备的总线接口不包括用于从主机接收物理复位信号的物理复位输入。
尽管在图1中，计算系统20包括两个主机，但在其他实施例中，也可以使用大于两个的N个主机。在一些实施例中，外围设备24支持用于连接到多个主机(最多N个主机)的链路之间的N个通道的可配置划分。此外，其中参考时钟信号和全局复位信号在外围设备和主机之间共享并且省略物理PERST信号的连接的布线方案，使得能够在各种多主机配置中灵活地使用外围设备。这意味着，具有N个数据通道的相同外围设备可以在具有不同相应数量的主机(最多N个主机)和/或主机之间通道的不同相应划分的不同系统中使用。
在图1的示例中，外围总线32的通道在主机之间平均划分。在一些实施例中，如本文所述，例如在提供视频压缩卸载时，需要通道的不均匀划分。
在一些实施例中，连接到多个主机28的外围设备24包括视频压缩模块。外围设备通过外围总线的各个链路从主机接收原始视频数据，并对原始视频数据应用任何合适的视频压缩方案(或多个方案)，以生成压缩视频数据。在多个主机要求相似的各自视频压缩级别的应用中，外围设备使用具有相同通道数的链路连接到主机。在其他应用中，当两台主机需要不同于其他主机的不同相应视频压缩级别时，外围设备使用具有不同相应通道数的链路连接到这些主机。假设第一主机需要第一视频压缩级别，第二主机需要低于第一压缩级别的第二压缩级别。在这种情况下，第一主机将使用比第二主机大的通道数连接到外围设备。
在图1的示例中，PCIe总线接口50外部的PCIe设备的元件统称为“电路”。在此示例中，电路包括处理器46、存储器48和逻辑电路52。在其他实施例中，外围设备的其他划分，其中部分或全部逻辑电路52可驻留在PCIe总线接口内。
图2是示意性地示出根据本文描述的实施例的计算系统100的框图，其中外围设备包括服务多个主机的网络适配器。
在计算系统100中，网络适配器104在多个主机28和通信网络108之间提供接口。网络适配器104可以包括到通信网络的任何合适的接口，例如，网络接口卡(NIC)或智能NIC。通信网络108可以包括使用任何合适的通信协议操作的任何合适的分组网络，例如以太网或InfiniBandTM网络。
网络适配器104包括处理主机28和通信网络108之间的数据传输的处理逻辑112。处理逻辑112经由网络接口120从通信网络接收分组并将分组发送到通信网络，网络接口120使用网络端口124耦合到通信网络。
处理逻辑112从主机28接收数据以传输到通信网络，并通过网络接口将数据传输到通信网络。处理逻辑112还从通信网络接收数据(在分组中携带)，并通过PCIe总线接口130A和130B将数据传输到主机，每个PCIe总线接口包括32通道的PCIe总线134的16个数据通道。
在本示例中，PCIe总线接口130A使用四个各自的4通道链路连接到四个主机28。这四个链路使用四个相应的SM 52进行处理。PCIe总线接口130B使用分别具有2、6和8个数据通道的链路连接到三个主机。这三个链路使用三个相应的SM 52进行处理。通常，链路中的通道数越多，就越能够以更高的数据速率通过链路进行传输。
计算系统100包括参考时钟信号138和全局复位信号142。参考时钟信号和全局复位信号中的每一个对于主机28和网络适配器104是公共的。
应当注意，类似于上面的计算系统20，外围设备(104)不从主机28中的任何一个接收任何PERST信号。相反，外围设备检测隐含的复位条件，如下所述。
NIC 104包括PCIe设备，该PCIe设备支持链路之间N个通道的可配置划分，用于连接到多个主机。此外，其中参考时钟信号和全局复位信号在外围设备(NIC)和主机之间共享并且省略物理PERST信号的连接的布线方案，能够在各种多主机配置中灵活地使用NIC。这意味着相同的NIC可以在不同的系统中使用，这些系统具有不同的相应数量的主机(在本示例中最多N＝32个主机)和/或主机之间的通道的不同相应划分。
图3是示意性地示出根据本文描述的实施例的用于识别隐含复位条件的方法的流程图，该方法不考虑接收任何实际物理复位信号。
在本示例中，将描述由图1的外围设备24的预定义逻辑电路52执行的方法。
该方法从监视步骤200开始，逻辑电路52跟踪外围设备的链路状态机(LTSSM)中的状态转换，以评估指示主机对物理复位信号(PCIe中的PERST)即将断言的复位条件。在条件检查步骤204，逻辑电路(52)检查复位条件是否已满足，如果未满足，则循环返回步骤200以继续监控外围总线。否则，逻辑电路进入复位应用步骤208，在该步骤中，逻辑电路执行复位程序。
在一个实施例中，在执行复位过程时，外围设备避免复位PCIe配置空间中的粘性寄存器。在一些实施例中，外围设备执行相关PCIe规范中指定的复位过程。
在一些实施例中，预定义逻辑电路包括具有多个状态和状态之间的多个转换的状态机(SM)。例如，SM可以包括在基础PCIe规范中指定的链路训练和重要状态机(LTSSM)。在这些实施例中，逻辑电路52被配置为至少通过跟踪SM的状态之间的转换来评估复位条件。
在一个实施例中，逻辑电路被配置为通过包括外围总线的一个或更多个通道的链路与主机通信，并通过识别链路的状态已从指示链路为连通更改为指示链路为断开来确定满足复位条件。在逻辑电路包括SM的实施例中，逻辑电路被配置为通过识别SM从第一状态(其中链路的状态指示链路为连通)到第二不同状态(其中链路的状态指示链路为断开)的转换来评估复位条件。
尽管针对给定主机描述了图3的方法，但该方法适用于使用具有各自通道数的多个各自链路连接到外围设备的多个主机。在这种类型的多主机情况下，逻辑电路监视多个链路，并且可以响应于每个主机断言其自己的PERST信号而检测与各个主机相关联的单独复位条件。
上述描述主要解决了指示即将断言物理PERST信号的隐含复位的检测。然而，在实际实现中，重要的是外围设备也将能够检测主机对PERST信号的取消断言。本文描述了支持检测PERST信号的取消断言的实施例。
假设单个主机断言PERST信号。根据PCIe规范，主机可以保留断言的PERST信号，直到主机完成执行接收器校准程序。通常，断言的物理PERST信号阻止外围设备向主机发送，这可能会损害主机侧PCIe接收器的校准过程。在一些实施例中，连接到支持检测隐含复位的外围设备的主机，需要将其PCIe接收器终端保持在高阻抗，直到主机准备取消断言PERST信号。因此，如本文参考图4所述，外围设备可以基于外围设备连接到主机所通过的一个或更多个通道的阻抗来检测PERST信号的取消断言。
图4是示意性地示出根据本文描述的实施例的用于检测物理复位信号的取消断言的方法的流程图。
将描述由图1的外围设备24的逻辑电路52执行的方法。在描述该方法时，假设使用一个或更多个通道连接到外围设备的主机已经断言物理PERST信号，该物理PERST信号被外围设备检测为隐含复位，例如，使用上面图3的方法。
图4的方法从监视步骤220开始，逻辑电路52感测连接在外围设备和主机之间的一个或更多个通道的阻抗。在阻抗水平检查步骤224，逻辑电路检查一个或更多个通道的感测阻抗水平是否超过预定义的阈值阻抗，如果是，则循环返回步骤220以继续监视通道的阻抗。否则，逻辑电路进行到取消断言步骤228，在该步骤中逻辑电路退出复位状态。例如，在步骤228，逻辑电路通过向主机发送来开始链路训练。
尽管针对单个主机描述了图4的方法，但该方法类似地适用于使用多个相应链路连接到多个主机的外围设备。在这种情况下，外围设备单独监视不同链路中的通道的阻抗，以检测各个主机对PERST信号的取消断言。
在一些实施例中，一个主机协调所有其他主机的操作，使得在接收机检测过程中外围设备不检测到其他主机，直到这些主机准备好提升其链路。
在一些实施例中，主机请求外围设备进入低功率操作模式。“低功率模式”也称为“待机模式”。根据底层PCIe规范，主机可以通过向外围设备发送某些消息，然后断言物理PERST信号，来请求外围设备进入低功率操作模式。在一些实施例中，由于外围设备不接收(或忽略)物理PERST信号，因此外围设备基于隐含的复位条件进入低功率模式，如本文将参考图5所述。
图5是示意性地示出根据本文描述的实施例的用于在外围设备中进入低功率模式的方法的流程图。
将描述由图1的外围设备24的逻辑电路52执行的方法。
该方法从消息接收步骤240开始，逻辑电路52从主机之一接收指示主机请求外围设备进入低功率模式的一条或更多条消息。在复位条件测试步骤244，逻辑电路检查是否满足隐含的复位条件。为此，逻辑电路如上所述监视外围总线，例如，在上面图3的方法的步骤200。当满足隐含复位条件时，逻辑电路在低功率模式进入步骤248进入低功率模式。否则，在正常功率步骤252，逻辑控制继续在正常功率模式下操作。在步骤248和252中的每一个之后，该方法终止。
针对连接到外围设备的主机之一控制外围设备进入低功率模式的情况描述了图5的方法。在其他实施例中，多个主机控制外围设备进入低功率模式。在这样的实施例中，外围设备在(i)从每个主机接收消息和(ii)检测到分别与所有主机相关联的隐含复位条件之后进入低功率模式。假设主机在它们之间协调传输消息和断言物理PERST信号的适当顺序。在示例实施例中，主机之一与所有其他主机协调进入低功率模式。
其他示例计算系统
图6是示意性地示出根据本文描述的实施例的计算系统300的框图，其中用作网络适配器的多个外围设备服务多个相应的计算节点。
计算系统300包括多个NIC 304，每个NIC包括服务多个计算节点308的外围设备(未示出)。在本示例中，NIC 304中的每个连接到16通道的PCIe总线306，该总线被划分为四个PCIe链路312，每个链路四个通道。例如，可以使用上面图2的PCIe设备104来实现NIC304。在替代实施例中，还可以使用具有单个NIC 204的计算机系统。
在本示例中，计算节点308包括CPU 316，CPU 316通过16通道的PCIe总线318连接到PCIe交换机320和图形处理器单元(GPU)324(在本示例中，每个计算节点有两个GPU)。在图6的配置中，CPU 316通过两个物理4通道PCIe链路与NIC 304进行通信，并通过4通道PCIe链路与每个GPU 324进行本地通信。此外，NIC可通过4通道PCIe链路经由PCIe交换机访问每个GPU 324。
尽管在图6中，CPU耦合到GPU，但在替代实施例中，CPU可以本地耦合到任何其他处理元件，例如，从CPU卸载计算和其他操作的加速器。
在图6的示例中，NIC 304和由该NIC服务的网络节点308接收公共全局复位信号330和公共参考时钟信号334。
在一些实施例中，NIC 304不从计算节点308接收任何物理PERST信号。在这样的实施例中，如上所述，NIC 304识别指示由计算节点断言的物理PERST信号的隐含复位条件。在本示例中，每个节点308支持两个PERST信号(未显示)，一个用于NIC的每个4X链路，但未连接到NIC304。
在一些实施例中，NIC 304和计算节点308之间的连接是灵活的，并且不需要任何物理PERST信号的布线。这意味着支持16通道PCIe总线的同一NIC也可以为计算节点提供其他连接配置。例如，在另一个实施例中，单个NIC 304的16个通道可以每个计算节点使用4通道的链路而连接到四个计算节点308。在这种配置中，与每个链路使用8个通道相比，每个主机只能以一半的数据速率通信。在另一个实施例中，NIC可以通过单个PCIe通道连接到16个主机308中的每一个，从而进一步降低每个主机的数据速率。在又一个实施例中，NIC 304可以通过各自的PCIe链路连接到多个主机，其中这些PCIe链路中的至少两个包含不同的相应数量的通道。
图7是示意性地示出根据本文描述的实施例的计算服务器400的框图，其中用作网络适配器的外围设备服务多个计算节点。
在本示例中，计算服务器400包括四个计算节点，其中计算节点404A表示为NODE0，计算节点404B表示为NODE1…NODE3，其中计算节点NODE0…NODE3包括各自的表示为CPU0…CPU3的CPU 408。或者，也可以使用计算服务器400中除四个以外的任何其他数量的计算节点。计算节点NODE0包括用作多主机NIC的外围设备412。NIC 412包括网络端口414，用于通过机架顶部(ToR)交换机416访问任何合适的通信网络。例如，NIC 412可以使用上面图2的PCIe设备104来实现。
NIC 412向主机CPU 408提供对通信网络的访问。(NODE0的)表示为CPU0的CPU 408使用表示为PCIe BUS0的PCIe总线(或链路)连接到NIC 412。表示为CPU1…CPU3的CPU 408使用表示为PCIe BUS1…PCIe BUS3的相应PCIe总线(或链路)并通过相应的辅助卡420连接到NIC 412。NIC 412和CPU 408使用各自的逻辑电路(未显示)来处理PCIe总线。例如，图1(或类似)的逻辑电路52可用于NIC侧，图1(或类似)的逻辑电路62可用于CPU(或辅助卡)侧。
计算服务器400包括参考时钟信号424和全局复位信号428，这些信号在服务器机柜内分布到所有计算节点NODE0…NODE3(例如，到CPU408、NIC 412和辅助卡420)。在图7的配置中，NIC不从CPU 408接收任何物理PERST信号，而是可以检测与各个主机CPU相关联的隐含复位条件，如上所述。
在一些实施例中，NIC 412支持在主机的PCIe总线(链路)之间灵活划分PCIe数据通道。因此，可以为至少一个CPU分配不同于分配给其他CPU的通道数的通道数。
通道分配的灵活性和物理PERST信号的排除，允许在具有不同配置(例如，具有不同的相应数量的CPU和/或每个CPU不同数量的通道)的服务器中使用相同的NIC 412。因此，不需要生产不同的NIC 412来支持不同的多主机配置。
各个图1、2、6和7中计算系统20、100、300，计算服务器400，外围设备24、104、304和412，主机28，计算节点308和计算节点404A和404B的配置是示例配置，选择这些配置纯粹是为了概念清晰。在替代实施例中，还可以使用其他合适的计算系统、计算服务器、外围设备、主机和计算节点配置。为了清楚起见，图中省略了理解本发明原理所不需要的元件，例如各种接口、寻址电路、定时和排序电路以及调试电路。
外围设备24、104、304和412的一些元件(如处理器46、外围总线接口50、外围总线接口130A和130B、逻辑电路52和处理逻辑112)，主机28的一些元件(如CPU 56、外围总线接口60和逻辑电路62)，计算节点308的一些元件(如CPU 316和GPU 324)，以及计算节点404A和404B的一些元件(例如CPU 408和辅助卡420)，可以在硬件中实现，例如在一个或更多个专用集成电路(ASIC)或FPGA中实现。另外或替代地，处理器46、外围总线接口50、外围总线接口130A和130B、逻辑电路52、处理逻辑112、CPU 56、外围总线接口60、逻辑电路62、CPU316、GPU 324、CPU 408和辅助卡420可以使用软件或使用硬件和软件元素的组合来实现。外围设备24的存储器48和主机28的存储器58可以包括任何合适的存储元件，例如，随机存取存储器(RAM)或非易失性(NVM)存储器，例如闪存设备。
在一些实施例中，处理器46、逻辑电路52、CPU 56、逻辑电路62、处理逻辑112、CPU316、GPU 324和CPU 408的一些功能可以由通用处理器执行，这些通用处理器在软件中编程以执行本文描述的功能。软件可以例如通过网络以电子形式下载到相关处理器，或者其可以替代地或另外地提供和/或存储在非暂时性有形介质上，例如磁、光或电子存储器。
本文描述的实施例是通过示例给出的，并且还可以使用其他合适的实施例。
应当理解，以上描述的实施例是作为示例引用的，并且以下权利要求不限于上文特别示出和描述的内容。相反，范围包括上文所述的各种特征的组合和子组合，以及本领域技术人员在阅读前述描述时会想到的、在现有技术中未公开的变化和修改。通过引用合并到本专利申请中的文件应视为本申请的组成部分，除非这些合并文件中的任何术语的定义与本规范中明示或暗示的定义相冲突，仅应考虑本说明书中的定义。

Claims (30)

1.一种外围设备，包括：
总线接口，配置为根据指定由主机断言的物理复位信号的外围总线规范而连接到外围总线以与所述主机通信；以及
电路，配置为：
执行预定义的逻辑，所述逻辑评估指示所述主机对所述物理复位信号的即将断言的复位条件；以及
响应于满足所述复位条件而执行复位程序。
2.根据权利要求1所述的外围设备，其中所述预定义逻辑包括具有多个状态和所述状态之间的多个转换的状态机SM，并且其中所述电路被配置为通过跟踪所述状态之间的转换来评估所述复位条件。
3.根据权利要求2所述的外围设备，其中所述电路被配置为通过识别所述SM从所述状态中的第一状态转换到所述状态中的第二不同状态来评估所述复位条件，其中在所述第一状态中，链路的状态指示所述链路为连通，在所述第二不同状态中，所述链路的状态指示所述链路为断开。
4.根据权利要求1所述的外围设备，其中所述电路被配置为评估所述复位条件，而不考虑从所述主机接收任何实际的物理复位信号。
5.根据权利要求1所述的外围设备，其中所述外围设备的总线接口包括用于从所述主机接收所述物理复位信号的物理复位输入，但所述电路被配置为评估所述复位条件而不考虑所述物理复位输入的逻辑状态。
6.根据权利要求1所述的外围设备，其中所述外围设备的所述总线接口不包括用于从所述主机接收所述物理复位信号的物理复位输入。
7.根据权利要求1所述的外围设备，其中所述外围总线规范包括外围组件互连快速(PCIe)规范，并且其中所述物理复位信号包括所述PCIe规范的PERST信号。
8.根据权利要求1所述的外围设备，其中所述电路被配置为通过包含所述外围总线的一个或更多个通道的链路与所述主机通信，并通过识别所述链路的状态已从指示所述链路为连通变为指示所述链路为断开来确定满足所述复位条件。
9.根据权利要求1所述的外围设备，其中所述电路被配置为从所述主机接收用于请求所述外围设备进入低功率模式的一条或更多条消息，并且在接收到所述一条或更多条消息后，响应于满足所述复位条件而进入所述低功率模式。
10.根据权利要求1所述的外围设备，其中从列表中选择所述外围设备，所述列表包括：网络适配器、网络接口卡NIC、智能NIC、图形处理单元GPU、中央处理单元CPU、视频压缩模块和加速设备。
11.根据权利要求1所述的外围设备，其中所述外围总线包括N个数据通道，N是大于1的整数，并且其中所述电路被配置为通过小于N的多个数据通道经由所述总线接口与所述主机通信。
12.根据权利要求1所述的外围设备，其中所述电路被配置为通过所述外围总线的一个或更多个数据通道与所述主机通信，并通过感测一个或更多个所述数据通道的阻抗水平来检测所述主机对所述物理复位信号的取消断言。
13.根据权利要求1所述的外围设备，其中所述外围设备使用多个各自的链路通过所述外围总线连接到多个主机，并且其中所述电路被配置为至少基于监视包括连接在所述外围设备和所述多个主机中的给定主机之间的一个或更多个数据通道的链路，来评估与所述给定主机相关联的所述复位条件。
14.根据权利要求13所述的外围设备，其中所述外围总线包括多个数据通道，并且其中用于连接所述多个主机中的第一和第二主机的第一和第二链路包括相应的不同第一和第二数量的所述数据通道。
15.根据权利要求13所述的外围设备，其中所述外围设备包括视频压缩模块，所述视频压缩模块配置为通过各自的链路从所述主机接收原始视频数据以生成对应的压缩视频数据，其中所述链路根据所述主机分别需要的视频压缩级别而包括相应数量的数据通道。
16.一种方法，包括：
在根据指定由主机断言的物理复位信号的外围总线规范，使用总线接口连接到外围总线以与所述主机通信的外围设备中，
执行预定义逻辑，所述逻辑评估指示所述主机对所述物理复位信号的即将断言的复位条件；以及
响应于满足所述复位条件而执行复位程序。
17.根据权利要求16所述的方法，其中所述预定义逻辑包括具有多个状态和所述状态之间的多个转换的状态机SM，并且其中监视所述外围总线包括通过跟踪所述状态之间的转换来评估所述复位条件。
18.根据权利要求17所述的方法，其中监视所述外围总线包括：通过识别所述SM从所述状态中的第一状态转换到所述状态中的第二不同状态来评估所述复位条件，其中在所述第一状态中，链路的状态指示所述链路为连通，在所述第二不同状态中，所述链路的状态指示所述链路为断开。
19.根据权利要求16所述的方法，其中监视所述外围总线包括评估所述复位条件，而不考虑从所述主机接收任何实际的物理复位信号。
20.根据权利要求16所述的方法，其中所述外围设备的所述总线接口包括用于从所述主机接收所述物理复位信号的物理复位输入，但监视所述外围总线包括评估所述复位条件而不考虑所述物理复位输入的逻辑状态。
21.根据权利要求16所述的方法，其中所述外围设备的所述总线接口不包括用于从所述主机接收所述物理复位信号的物理复位输入。
22.根据权利要求16所述的方法，其中所述外围总线规范包括外围组件互连快速(PCIe)规范，并且其中所述物理复位信号包括所述PCIe规范的PERST信号。
23.根据权利要求16所述的方法，包括：通过包含所述外围总线的一个或更多个通道的链路与所述主机通信；以及通过识别所述链路的状态已从指示所述链路为连通变为指示所述链路为断开来确定满足所述复位条件。
24.根据权利要求16所述的方法，包括：从所述主机接收用于请求所述外围设备进入低功率模式的一条或更多条消息；以及在接收到所述一条或更多条消息后，响应于满足所述复位条件而进入所述低功率模式。
25.根据权利要求16所述的方法，其中从列表中选择所述外围设备，所述列表包括：网络适配器、网络接口卡NIC、智能NIC、图形处理单元GPU、中央处理单元CPU、视频压缩模块和加速设备。
26.根据权利要求16所述的方法，其中所述外围总线包括N个数据通道，N是大于1的整数，并且所述方法包括通过小于N的多个数据通道经由所述总线接口与所述主机通信。
27.根据权利要求16所述的方法，包括：通过所述外围总线的一个或更多个数据通道与所述主机通信；以及通过感测一个或更多个所述数据通道的阻抗水平来检测所述主机对所述物理复位信号的取消断言。
28.根据权利要求16所述的方法，其中所述外围设备使用多个各自的链路通过所述外围总线连接到多个主机，并且其中监视所述外围总线包括：至少基于监视包括连接在所述外围设备和所述多个主机中的给定主机之间的一个或更多个数据通道的链路，来评估与所述给定主机相关联的所述复位条件。
29.根据权利要求28所述的方法，其中所述外围总线包括多个数据通道，并且其中用于连接所述多个主机中的第一和第二主机的第一和第二链路包括相应的不同第一和第二数量的所述数据通道。
30.根据权利要求28所述的方法，其中所述外围设备包括视频压缩模块，所述视频压缩模块通过各自的链路从所述主机接收原始视频数据以生成对应的压缩视频数据，其中所述链路根据所述主机分别需要的视频压缩级别而包括相应数量的数据通道。
CN202210771834.7A 2021-07-26 2022-06-30 具有隐含复位信号的外围设备 Pending CN115686163A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/384,834 2021-07-26
US17/384,834 US11500808B1 (en) 2021-07-26 2021-07-26 Peripheral device having an implied reset signal

Publications (1)

Publication Number Publication Date
CN115686163A true CN115686163A (zh) 2023-02-03

Family

ID=82742757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210771834.7A Pending CN115686163A (zh) 2021-07-26 2022-06-30 具有隐含复位信号的外围设备

Country Status (3)

Country Link
US (1) US11500808B1 (zh)
EP (1) EP4124966A1 (zh)
CN (1) CN115686163A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118708042A (zh) * 2024-08-27 2024-09-27 中电科申泰信息科技有限公司 一种48通道48端口PCIe5.0Switch复位架构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085332A (en) * 1998-08-07 2000-07-04 Mylex Corporation Reset design for redundant raid controllers
US8949404B2 (en) * 2005-05-24 2015-02-03 Hewlett-Packard Development Company, L.P. Acquiring graphical operating system post-failure screen
US8671236B2 (en) 2011-06-06 2014-03-11 Mellanox Technologies Ltd. Computer bus with enhanced functionality
US20140129741A1 (en) 2012-11-07 2014-05-08 Mellanox Technologies Ltd. Pci-express device serving multiple hosts
US10007632B2 (en) 2014-01-22 2018-06-26 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computing device interface connectors for peripheral component interconnect compliant devices and other devices
US10148746B2 (en) 2014-01-28 2018-12-04 Mellanox Technologies, Ltd. Multi-host network interface controller with host management
US10164905B2 (en) 2014-02-06 2018-12-25 Mellanox Technologies, Ltd. Efficient management of network traffic in a multi-CPU server
JP2015153075A (ja) * 2014-02-13 2015-08-24 富士通株式会社 伝送装置および制御ユニット
US10775871B2 (en) * 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10719435B2 (en) * 2017-02-17 2020-07-21 Samsung Electronics Co., Ltd. Storage device supporting multiple communication types and operating method thereof
US10884758B2 (en) * 2017-05-05 2021-01-05 Intel Corporation Method, apparatus, and system for propagating PCIe hot reset across a non-transparent bridge on a PCIe add-in card
US12058309B2 (en) 2018-07-08 2024-08-06 Mellanox Technologies, Ltd. Application accelerator
US20200014945A1 (en) 2018-07-08 2020-01-09 Mellanox Technologies, Ltd. Application acceleration
US10303635B2 (en) 2017-09-12 2019-05-28 Mellanox Technologies, Ltd. Remote host management using socket-direct network interface controllers
US10691576B1 (en) * 2017-09-26 2020-06-23 Amazon Technologies, Inc. Multiple reset types in a system
US10318312B2 (en) 2017-09-28 2019-06-11 Mellanox Technologies, Ltd. Support of Option-ROM in socket-direct network adapters
US11057637B1 (en) 2020-01-29 2021-07-06 Mellanox Technologies, Ltd. Efficient video motion estimation by reusing a reference search region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118708042A (zh) * 2024-08-27 2024-09-27 中电科申泰信息科技有限公司 一种48通道48端口PCIe5.0Switch复位架构

Also Published As

Publication number Publication date
US11500808B1 (en) 2022-11-15
EP4124966A1 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
US11741040B2 (en) SFF-TA-100X based multi-mode protocols solid state devices
TWI621022B (zh) 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US9098642B2 (en) Dual bus standard switching bus controller
US7996591B2 (en) Computing device with flexibly configurable expansion slots and method of operation
US7783817B2 (en) Method and apparatus for conditional broadcast of barrier operations
US20160147697A1 (en) Detecting and configuring of external io enclosure
JPH04218861A (ja) 多重クラスタ信号プロセッサ
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
US6425041B1 (en) Time-multiplexed multi-speed bus
EP4124966A1 (en) A peripheral device having an implied reset signal
US7327370B2 (en) Memory controller hub interface
CN100476794C (zh) 一种四路服务器主板
JP4359618B2 (ja) コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品
US5933648A (en) Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input
US20140173365A1 (en) Semiconductor apparatus, management apparatus, and data processing apparatus
US6968406B2 (en) System and method for arbitrating access between common access requests on a bus
US20040123006A1 (en) Process and apparatus for managing use of a peripheral bus among a plurality of controllers
US7234015B1 (en) PCIXCAP pin input sharing configuration for additional use as PCI hot plug interface pin input
US20240012770A1 (en) Interface device having plurality of ports and method of operating the same
CN110955629B (zh) 计算装置
US20030115383A1 (en) System and method for managing CPCI buses in a multi-processing system
KR19990019229A (ko) 하이파이 플러스 인터럽트 버스의 전송속도 향상장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination