CN115666176A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115666176A
CN115666176A CN202210773922.0A CN202210773922A CN115666176A CN 115666176 A CN115666176 A CN 115666176A CN 202210773922 A CN202210773922 A CN 202210773922A CN 115666176 A CN115666176 A CN 115666176A
Authority
CN
China
Prior art keywords
sub
light emitting
pixel circuit
electrically connected
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210773922.0A
Other languages
English (en)
Inventor
朴注灿
金善浩
李慈恩
李弼锡
崔忠硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115666176A publication Critical patent/CN115666176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示装置，所述显示装置包括：第一显示区域和第二显示区域；第一像素电路部分，定位于所述第一显示区域中；第一发光元件，电连接到所述第一像素电路部分；第二像素电路部分，定位于所述第二显示区域中；第二发光元件，电连接到所述第二像素电路部分；以及驱动电路部分，电连接到所述第一像素电路部分和所述第二像素电路部分，并且在平面图中与所述第二发光元件重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年7月8日在韩国知识产权局(KIPO)提交的第10-2021-0089534号韩国专利申请的优先权和权益，上述韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及显示装置。
背景技术
显示装置是用于显示图像的装置，并且包括液晶显示器(LCD)和有机发光二极管(OLED)显示器等。显示装置用在诸如移动电话、导航装置、数字相机、电子书、便携式游戏机和各种终端的各种电子装置中。
显示装置可以包括其中显示图像的显示区域和其中不显示图像的外围区域。在显示区域中，像素可以在行方向和列方向上布置。在每个像素内，可以定位诸如晶体管、电容器等的各种元件以及可以向这些元件供应信号的各种布线。在外围区域中，可以定位传输电信号以驱动这些像素的各种布线、扫描驱动器、数据驱动器和控制器。
越来越需要减小外围区域的尺寸并且扩大显示区域，但是存在的问题是，在实现高分辨率和高速驱动的工艺中，随着驱动单元占据的面积增加，难以减小外围区域的尺寸。
在该背景技术部分中公开的以上信息仅用于增强对所描述的技术的背景的理解，并且因此其可能包含不形成本领域普通技术人员已知的现有技术的信息。
发明内容
实施例提供了一种扩展了显示区域的显示装置。
根据实施例的显示装置包括：第一显示区域和第二显示区域；第一像素电路部分，定位于基底的所述第一显示区域中；第一发光元件，电连接到所述第一像素电路部分；第二像素电路部分，定位于所述第二显示区域中；第二发光元件，电连接到所述第二像素电路部分；以及驱动电路部分，电连接到所述第一像素电路部分和所述第二像素电路部分，并且在平面图中与所述第二发光元件重叠。
所述第二像素电路部分可以包括第一子像素电路部分、第二子像素电路部分、第三子像素电路部分以及第四子像素电路部分，并且所述第二发光元件可以包括：第一子发光元件，电连接到所述第一子像素电路部分；第二子发光元件，电连接到所述第二子像素电路部分；第三子发光元件，电连接到所述第三子像素电路部分；以及第四子发光元件，电连接到所述第四子像素电路部分。
所述第一子发光元件可以发射红光，所述第二子发光元件可以发射蓝光，并且所述第三子发光元件和所述第四子发光元件可以发射绿光。
所述第一子像素电路部分和所述第三子像素电路部分可以在第一方向上相邻，所述第二子像素电路部分和所述第四子像素电路部分可以在所述第一方向上相邻，所述第一子像素电路部分和所述第二子像素电路部分可以在与所述第一方向垂直的第二方向上相邻，并且所述第三子像素电路部分和所述第四子像素电路部分可以在所述第二方向上相邻。
所述第一子像素电路部分可以电连接到两个所述第一子发光元件，所述第二子像素电路部分可以电连接到两个所述第二子发光元件，所述第三子像素电路部分可以电连接到两个所述第三子发光元件，并且所述第四子像素电路部分可以电连接到两个所述第四子发光元件。
电连接到所述第一子像素电路部分的所述两个所述第一子发光元件可以在与所述第一方向和所述第二方向倾斜的第三方向上设置，电连接到所述第二子像素电路部分的所述两个所述第二子发光元件可以在与所述第一方向和所述第二方向倾斜的第四方向上设置，电连接到所述第三子像素电路部分的所述两个所述第三子发光元件可以在所述第一方向、所述第二方向、所述第三方向和所述第四方向中的一者上设置，并且电连接到所述第四子像素电路部分的所述两个所述第四子发光元件可以在所述第一方向、所述第二方向、所述第三方向和所述第四方向中的一者上设置。
所述第三子发光元件和所述第四子发光元件可以彼此电连接。
所述第一子像素电路部分和所述第二子像素电路部分可以在第一方向上相邻，所述第三子像素电路部分和所述第四子像素电路部分可以在所述第一方向上相邻，所述第一子像素电路部分和所述第三子像素电路部分可以在与所述第一方向倾斜的第三方向上相邻，并且所述第二子像素电路部分和所述第四子像素电路部分可以在所述第三方向上相邻。
所述第一子像素电路部分可以电连接到三个所述第一子发光元件，所述第二子像素电路部分可以电连接到三个所述第二子发光元件，所述第三子像素电路部分可以电连接到三个所述第三子发光元件，并且所述第四子像素电路部分可以电连接到三个所述第四子发光元件。
电连接到所述第一子像素电路部分的所述三个所述第一子发光元件可以定位于第一假想三角形的各顶点处，电连接到所述第二子像素电路部分的所述三个所述第二子发光元件可以定位于第二假想三角形的各顶点处，电连接到所述第三子像素电路部分的所述三个所述第三子发光元件可以在所述第一方向上设置，并且电连接到所述第四子像素电路部分的所述三个所述第四子发光元件可以在所述第一方向上设置。
所述第三子发光元件和所述第四子发光元件可以彼此电连接。
电连接到所述第一子像素电路部分的所述三个所述第一子发光元件可以定位于第一假想三角形的各顶点处，电连接到所述第二子像素电路部分的所述三个所述第二子发光元件可以定位于第二假想三角形的各顶点处，电连接到所述第三子像素电路部分的所述三个所述第三子发光元件可以定位于第三假想三角形的各顶点处，并且电连接到所述第四子像素电路部分的所述三个所述第四子发光元件可以定位于第四假想三角形的各顶点处。
所述第一子像素电路部分可以电连接到四个所述第一子发光元件，所述第二子像素电路部分可以电连接到四个所述第二子发光元件，所述第三子像素电路部分可以电连接到四个所述第三子发光元件，并且所述第四子像素电路部分可以电连接到四个所述第四子发光元件。
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件可以以第一Z字形形状设置，电连接到所述第二子像素电路部分的所述四个所述第二子发光元件可以以第二Z字形形状设置，电连接到所述第三子像素电路部分的所述四个所述第三子发光元件可以在所述第一方向上设置，并且电连接到所述第四子像素电路部分的所述四个所述第四子发光元件可以在所述第一方向上设置。
所述第三子发光元件和所述第四子发光元件可以彼此电连接。
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件可以以第一Z字形形状设置，电连接到所述第二子像素电路部分的所述四个所述第二子发光元件可以以第二Z字形形状设置，电连接到所述第三子像素电路部分的所述四个所述第三子发光元件可以设置在第一假想三角形的顶点或边处或者第一假想四边形的顶点处，并且电连接到所述第四子像素电路部分的所述四个所述第四子发光元件可以设置在第二假想三角形的顶点或边处或者第二假想四边形的顶点处。
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件可以以第一Z字形形状设置，电连接到所述第二子像素电路部分的所述四个所述第二子发光元件可以以第二Z字形形状设置，电连接到所述第三子像素电路部分的所述四个所述第三子发光元件可以以第三Z字形形状设置，并且电连接到所述第四子像素电路部分的所述四个所述第四子发光元件可以以第四Z字形形状设置。
根据实施例的显示装置还可以包括延伸布线，电连接在所述第二像素电路部分和所述第二发光元件之间。
所述第一显示区域和所述第二显示区域可以形成显示图像的显示区域，外围区域可以围绕所述显示区域，并且所述第二显示区域可以设置在所述第一显示区域和所述外围区域之间。
所述驱动电路部分的一部分可以定位于所述第二显示区域中，并且所述驱动电路部分的其他部分定位于所述外围区域中。
根据实施例，可以提供具有扩展的显示区域的显示装置。
附图说明
通过参考附图详细描述本公开的实施例，根据本公开的实施例的附加理解将变得更加明显，其中：
图1是根据实施例的显示装置的示意性平面图；
图2是沿着图1的线II-II截取的示意性截面图；
图3是示出根据实施例的显示装置的一部分的示意性截面图；
图4是示出图3的部分区的一些层的示意性放大截面图；
图5是根据实施例的显示装置的一个像素的等效电路的示意图；
图6是分别示出根据实施例的显示装置中的第一像素电路单元的布置形状和第一发光元件的布置形状的示意图；
图7是分别示出根据实施例的显示装置中的第二像素电路单元的布置形状和第二发光元件的布置形状的示意图；
图8是示出根据实施例的显示装置的第二发光元件的连接形状的示意图；
图9至图11是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图；
图12是分别示出根据实施例的显示装置中的第二像素电路单元的布置形状和第二发光元件的布置形状的示意图；
图13是示出根据实施例的显示装置的第二发光元件的连接形状的示意图；
图14至图17是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图；
图18是分别示出根据实施例的显示装置中的第二像素电路单元的布置形状和第二发光元件的布置形状的示意图；
图19是示出根据实施例的显示装置的第二发光元件的连接形状的示意图；以及
图20至图25是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图。
具体实施方式
在下文中将参考附图更全面地描述本公开，在附图中示出本公开的实施例。如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式修改，而均未脱离本公开的精神或范围。
省略了与本公开不相关的部分的描述，并且在整个说明书中，同样的附图标记指代同样的元件。
此外，因为为了更好地理解和便于描述而任意地给出了附图中所示的组成构件的尺寸和厚度，所以本公开不限于所示的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区等的厚度。在附图中，为了更好地理解和便于描述，可能夸大了一些层和区域的厚度。
将理解的是，当元件(诸如层、膜、区或基底)被称为“在”另一元件(诸如层、膜、区或基底)“上”时，该元件可以直接“在”另一元件“上”，或者也可以存在中间元件(诸如层、膜、区或基底)。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，在本说明书中，词语“在…上”或“在…上方”是指定位于对象部分上或下方，并且不一定意味着基于重力方向定位于对象部分的上侧。
此外，除非明确相反地描述，否则词语“包括”和诸如“包括”或“包含”的变型将被理解为暗示包括列举的元件，而不意味着排除任何其他元件。
此外，在本说明书中，短语“在平面上”或“在平面图中”是指当从上方观察对象部分时，并且短语“在截面上”是指当从侧面观察通过垂直地切割对象部分而取得的截面时。
将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理和/或电接触、连接或结合(耦合)，并且反之亦然。
出于其含义和解释的目的，短语“…中的至少一个(种)”旨在包括“从…的组中选择的至少一个(种)”的含义。例如，“A和B中的至少一个(种)”可以被理解为意指“A、B或者A和B”。
除非本文另有定义或暗示，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的技术人员通常理解的相同的含义。将进一步理解，术语(例如在通用的字典中定义的术语)应当被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且不应以理想的或过于形式化的意思来解释，除非在本文中明确地如此定义。
首先，参考图1和图2描述根据实施例的显示装置。
图1是根据实施例的显示装置的示意性平面图，并且图2是沿着图1的线II-II截取的示意性截面图。
如图1和图2中所示，根据实施例的显示装置1000包括基底110以及定位于基底110上的发光元件ED1和ED2。
基底110包括显示区域DA和在显示区域DA周围的外围区域PA。
显示区域DA可以定位于显示装置1000的中心部分，并且可以具有基本上矩形形状，并且显示区域DA的每个角部RND可以具有倒圆形状。然而，显示区域DA的形状和角部的形状不限于此，并且可以不同地改变。显示区域DA可以包括第一显示区域DA1和与第一显示区域DA1相邻的第二显示区域DA2。第一显示区域DA1可以定位于显示区域DA的中心部分，并且第二显示区域DA2可以定位于第一显示区域DA1的两侧，例如第一显示区域DA1的左侧和右侧。然而，这仅是示例，并且第一显示区域DA1和第二显示区域DA2的位置可以不同地改变。例如，第一显示区域DA1可以具有基本上四边形形状，并且第二显示区域DA2可以定位成围绕第一显示区域DA1的四个角。例如，第二显示区域DA2可以定位至第一显示区域DA1的左侧、右侧、上侧和下侧。
外围区域PA可以具有围绕显示区域DA的形状。外围区域PA是不显示图像的区，并且可以定位于显示装置1000的外围。
根据实施例的显示装置1000的至少一部分可以包括弯曲的弯曲部分。例如，显示装置1000的中心部分可以具有平坦形状，并且显示装置1000的边缘部分可以具有弯曲形状。在这种情况下，第二显示区域DA2的至少一部分可以定位于弯曲部分上。例如，基底110的第二显示区域DA2的至少一部分可以具有弯曲形状。
发光元件ED1和ED2可以发射光。例如，发光元件ED1和ED2可以发射诸如红光、绿光和蓝光或白光的光。显示装置1000可以通过从发光元件ED1和ED2发射的光显示图像。发光元件ED1和ED2可以包括第一发光元件ED1和第二发光元件ED2。发光元件ED1和ED2可以定位于显示区域DA中。第一发光元件ED1可以定位于第一显示区域DA1中，并且第二发光元件ED2可以定位于第二显示区域DA2中。虽然在附图中未示出，但是根据实施例的显示装置1000可以包括第一发光元件ED1和第二发光元件ED2。第一显示区域DA1中的第一发光元件ED1可以在第一方向DR1和第二方向DR2上设置，并且第二显示区域DA2中的第二发光元件ED2可以在第一方向DR1和第二方向DR2上设置。第一发光元件ED1的尺寸与第二发光元件ED2的尺寸可以相同或不同。例如，第二发光元件ED2的尺寸可以大于第一发光元件ED1的尺寸。每单位面积的第一发光元件ED1的数目与每单位面积的第二发光元件ED2的数目可以相同或不同。例如，每单位面积的第二发光元件ED2的数目可以小于每单位面积的第一发光元件ED1的数目。第一显示区域DA1的分辨率与第二显示区域DA2的分辨率可以相同或不同。例如，第一显示区域DA1的分辨率可以高于第二显示区域DA2的分辨率。第一发光元件ED1和第二发光元件ED2的布置形状和尺寸以及第一显示区域DA1和第二显示区域DA2的分辨率不限于此，并且可以不同地改变。
根据实施例的显示装置1000还可以包括定位于基底110上的像素电路部分PC1和PC2。像素电路部分PC1和PC2可以包括第一像素电路部分PC1和第二像素电路部分PC2。根据实施例的显示装置1000可以包括第一像素电路部分PC1和第二像素电路部分PC2。第一像素电路部分PC1表示其中第一像素电路部分PC1基本上在第一方向DR1和第二方向DR2上设置的区，并且第二像素电路部分PC2表示其中第二像素电路部分PC2基本上在第一方向DR1和第二方向DR2上设置的区。像素电路部分PC1和PC2的布置形状不受特别限制，并且可以以各种形状布置。第一像素电路部分PC1可以定位于第一显示区域DA1中，并且第二像素电路部分PC2可以定位于第二显示区域DA2中。像素电路部分PC1和PC2中的每一者可以电连接到至少一个发光元件ED1和ED2。第一像素电路部分PC1可以电连接到第一发光元件ED1，并且第二像素电路部分PC2可以电连接到第二发光元件ED2。在这种情况下，第二像素电路部分PC2可以电连接到多个第二发光元件ED2。第一像素电路部分PC1的尺寸与第二像素电路部分PC2的尺寸可以相同或不同。例如，第二像素电路部分PC2的尺寸可以大于第一像素电路部分PC1的尺寸。第一像素电路部分PC1的结构与第二像素电路部分PC2的结构可以不同。
根据实施例的显示装置1000还可以包括定位于基底110上的驱动电路部分DR。驱动电路部分DR可以电连接到第一像素电路部分PC1和第二像素电路部分PC2。驱动电路部分DR可以包括驱动部分和信号布线。例如，驱动电路部分DR可以包括扫描驱动器、数据驱动器、驱动电压供应线、公共电压供应线以及电连接到它们的信号传输布线。扫描驱动器产生扫描信号并且通过扫描线将扫描信号传输到像素电路部分PC1和PC2。数据驱动器产生数据信号并且经由数据线将数据信号传输到像素电路部分PC1和PC2。驱动电压供应线将驱动电压传输到像素电路部分PC1和PC2。公共电压供应线将公共电压传输到发光元件ED1和ED2的电极。驱动电路部分DR的至少一部分可以定位于第二显示区域DA2中，并且其余部分可以定位于外围区域PA中。
在第一显示区域DA1中，第一像素电路部分PC1可以电连接到设置在第一像素电路部分PC1上的第一发光元件ED1。在这种情况下，第一发光元件ED1的发光区可以与电连接到其的第一像素电路部分PC1重叠。第一显示区域DA1是由第一发光元件ED1发射光的区。
在第二显示区域DA2中，第二像素电路部分PC2可以电连接到以预定间隔彼此间隔开的第二发光元件ED2。在这种情况下，第二发光元件ED2的发光区可以不与电连接到其的第二像素电路部分PC2重叠。第二发光元件ED2的发光区可以与不电连接到其的第二像素电路部分PC2重叠。第二发光元件ED2的发光区也可以与驱动电路部分DR重叠。一些第二发光元件ED2的发光区可以与电连接到其的第二像素电路部分PC2重叠。第二显示区域DA2是由第二发光元件ED2发射光的区。
在典型的显示装置中，像素电路部分和发光元件定位于显示区域中，但是驱动电路部分可以定位于外围区域中，并且像素电路部分和发光元件可以不定位于围绕显示区域的外围区域中。因此，没有光从驱动电路部分所定位的外围区域发射，并且形成死区(deadspace)。在根据实施例的显示装置1000中，第二发光元件ED2定位于驱动电路部分DR所定位的部分处以发射光，从而可以扩展其中显示图像的区。例如，通过将第二发光元件ED2定位在驱动电路部分DR上，可以减小死区，并且可以减小边框尺寸。
参考图3和图4描述根据实施例的显示装置的每个像素电路部分和每个发光元件之间的连接关系。
图3是示出根据实施例的显示装置的一部分的示意性截面图，并且图4是示出图3的部分区的一些层的示意性放大截面图。
首先，如图3中所示，根据实施例的显示装置的第一发光元件ED1的发光区可以与电连接到第一发光元件ED1的第一像素电路部分PC1重叠。
第一像素电路部分PC1可以包括定位于基底110上在第一显示区域DA1中的半导体1130、栅极电极1151、源极电极1173和漏极电极1175。
基底110可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、多芳基化合物、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基底110可以包括可以弯曲或折叠的柔性材料，并且可以是单层或多层的。
缓冲层111可以定位于基底110上。缓冲层111可以具有单层或多层结构。缓冲层111可以包括无机绝缘材料或有机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。在一些实施例中，可以省略缓冲层111。阻挡层可以进一步定位于基底110和缓冲层111之间。阻挡层可以具有单层或多层结构。阻挡层可以包括无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。
包括第一像素电路部分PC1的半导体1130的半导体层可以定位于缓冲层111上。半导体1130可以包括第一区1131、沟道区1132和第二区1133。第一区1131和第二区1133可以分别定位于第一像素电路部分PC1的半导体1130的沟道区1132的两侧。第一像素电路部分PC1的半导体1130可以包括诸如非晶硅、多晶硅或氧化物半导体的半导体材料。
第一栅极绝缘层141可以定位于第一像素电路部分PC1的半导体1130上。第一栅极绝缘层141可以具有单层或多层结构。第一栅极绝缘层141可以包括无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。
在第一栅极绝缘层141上，可以定位包括第一像素电路部分PC1的栅极电极1151的第一栅极导电层。第一像素电路部分PC1的栅极电极1151可以与半导体1130的沟道区1132重叠。第一栅极导电层可以具有单层或多层结构。第一栅极导电层可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的金属。在形成第一栅极导电层之后，可以执行掺杂工艺或等离子体处理。半导体层的被第一栅极导电层覆盖(或被第一栅极导电层重叠或与第一栅极导电层重叠)的部分未被掺杂或等离子体处理，并且半导体层的未被第一栅极导电层覆盖的部分被掺杂或等离子体处理，因此其可以具有与导体相同的特性。
第二栅极绝缘层142可以定位于包括第一像素电路部分PC1的栅极电极1151的第一栅极导电层上。第二栅极绝缘层142可以具有单层或多层结构。第二栅极绝缘层142可以包括无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。
包括第一存储电极1153的第二栅极导电层可以定位于第二栅极绝缘层142上。第二栅极导电层可以具有单层或多层结构。第二栅极导电层可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的金属。第一存储电极1153与栅极电极1151重叠以形成存储电容器。
第一层间绝缘层160可以定位于包括第一存储电极1153的第二栅极导电层上。第一层间绝缘层160可以具有单层或多层结构。第一层间绝缘层160可以包括无机绝缘材料或有机绝缘材料。
包括第一像素电路单元PC1的源极电极1173和漏极电极1175的第一数据导电层可以定位于第一层间绝缘层160上。第一数据导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。
第一层间绝缘层160可以包括与第一像素电路部分PC1的源极电极1173和半导体1130的第一区1131重叠的开口。第一像素电路部分PC1的源极电极1173可以通过开口电连接到半导体1130的第一区1131。第一层间绝缘层160可以包括与第一像素电路部分PC1的漏极电极1175和半导体1130的第二区1133重叠的开口。第一像素电路部分PC1的漏极电极1175可以通过开口电连接到半导体1130的第二区1133。
第一钝化层180可以定位于包括第一像素电路部分PC1的源极电极1173和漏极电极1175的第一数据导电层上。第一钝化层180可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料和/或诸如聚酰亚胺、丙烯酸类聚合物和硅氧烷类聚合物的有机绝缘材料。
包括第一像素电路部分PC1的连接电极510的第二数据导电层可以定位于第一钝化层180上。第二数据导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。
第一钝化层180可以包括与第一像素电路部分PC1的漏极电极1175重叠的开口。第一像素电路部分PC1的连接电极510可以通过开口电连接到漏极电极1175。
第二钝化层182可以定位于包括第一像素电路部分PC1的连接电极510的第二数据导电层上。第二钝化层182可以包括绝缘材料，例如诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺或诸如硅氧烷类聚合物的有机聚合物。
电连接到第一像素电路部分PC1的第一发光元件ED1可以定位于第二钝化层182上。第一发光元件ED1可以包括像素电极1191、发射层1370和公共电极270。
第一发光元件ED1的像素电极1191可以定位于第二钝化层182上。第二钝化层182可以包括与第一发光元件ED1的像素电极1191和第一像素电路部分PC1的连接电极510重叠的开口1181。第一发光元件ED1的像素电极1191可以通过开口1181电连接到第一像素电路部分PC1的连接电极510。因此，第一发光元件ED1的像素电极1191可以通过连接电极510电连接到第一像素电路部分PC1的漏极电极1175。
间隔壁350可以定位于第一发光元件ED1的像素电极1191上。像素开口1351形成在间隔壁350中，并且间隔壁350的像素开口1351可以与像素电极1191重叠。
在间隔壁350的像素开口1351中，可以定位第一发光元件ED1的发射层1370。发射层1370可以与像素电极1191重叠。
公共电极270可以定位于发射层1370和间隔壁350上。
第一发光元件ED1在像素电极1191、发射层1370和公共电极270彼此重叠的区周围发射光，并且第一发光元件ED1的发光区可以与电连接到其的第一像素电路部分PC1重叠。
在这种情况下，每个第一发光元件ED1可以显示第一颜色、第二颜色和第三颜色中的至少一种。例如，第一发光元件ED1可以显示红色(R)、绿色(G)和蓝色(B)。
根据实施例的显示装置的第二发光元件ED2的发光区可以与电连接到第二发光元件ED2的第二像素电路部分PC2重叠或可以不与电连接到第二发光元件ED2的第二像素电路部分PC2重叠。第二发光元件ED2的一部分可以与电连接到第二发光元件ED2的第二像素电路部分PC2重叠。第二发光元件ED2的其他部分可以与驱动电路部分DR重叠。
第二像素电路部分PC2可以包括定位于基底110的第二显示区域DA2上的半导体2130、栅极电极2151、源极电极2173和漏极电极2175。驱动电路部分DR可以包括定位于基底110的第二显示区域DA2上的半导体3130、栅极电极3151、源极电极3173和漏极电极3175。
缓冲层111可以定位于基底110上，并且第二像素电路部分PC2的半导体2130和驱动电路部分DR的半导体3130可以定位于缓冲层111上。第二像素电路部分PC2的半导体2130和驱动电路部分DR的半导体3130可以定位于半导体层中。第二像素电路部分PC2的半导体2130可以包括第一区2131、沟道区2132和第二区2133。
第一栅极绝缘层141可以定位于第二像素电路部分PC2的半导体2130和驱动电路部分DR的半导体3130上，并且第二像素电路部分PC2的栅极电极2151和驱动电路部分DR的栅极电极3151可以定位于第一栅极绝缘层141上。第二像素电路部分PC2的栅极电极2151和驱动电路部分DR的栅极电极3151可以定位于第一栅极导电层上。第二像素电路部分PC2的栅极电极2151可以与半导体2130的沟道区2132重叠。
第二栅极绝缘层142可以定位于第二像素电路部分PC2的栅极电极2151和驱动电路部分DR的栅极电极3151上，并且第二像素电路部分PC2的第一存储电极2153和驱动电路部分DR的第一存储电极3153可以定位于第二栅极绝缘层142上。第二像素电路部分PC2的第一存储电极2153可以与第二像素电路部分PC2的栅极电极2151重叠。驱动电路部分DR的第一存储电极3153可以与驱动电路部分DR的栅极电极3151重叠。
第一层间绝缘层160可以定位于第二像素电路部分PC2的第一存储电极2153和驱动电路部分DR的第一存储电极3153上。在第一层间绝缘层160上，可以定位第二像素电路部分PC2的源极电极2173和漏极电极2175以及驱动电路部分DR的源极电极3173和漏极电极3175。第二像素电路部分PC2的源极电极2173和漏极电极2175以及驱动电路部分DR的源极电极3173和漏极电极3175可以定位于第一数据导电层中。
第一层间绝缘层160可以包括与第二像素电路部分PC2的源极电极2173和半导体2130的第一区2131重叠的开口。第二像素电路部分PC2的源极电极2173可以通过开口电连接到半导体2130的第一区2131。第一层间绝缘层160可以包括与第二像素电路部分PC2的漏极电极2175和半导体2130的第二区2133重叠的开口。第二像素电路部分PC2的漏极电极2175可以通过开口电连接到半导体2130的第二区2133。类似地，驱动电路部分DR的源极电极3173可以电连接到半导体3130的第一区，并且漏极电极3175可以电连接到半导体3130的第二区。
第一数据导电层还可以包括初始化电压线127。初始化电压线127可以传输初始化电压Vint(参见图5)。初始化电压Vint形成为恒定电压。例如，恒定电压被施加到初始化电压线127。
第一钝化层180可以定位于第二像素电路部分PC2的源极电极2173和漏极电极2175以及驱动电路部分DR的源极电极3173和漏极电极3175上。
第二像素电路部分PC2的连接电极520可以定位于第一钝化层180上。第二像素电路部分PC2的连接电极520可以定位于第二数据导电层中。第一钝化层180可以包括与第二像素电路部分PC2的漏极电极2175重叠的开口。第二像素电路部分PC2的连接电极520可以通过开口电连接到漏极电极2175。
第二数据导电层还可以包括屏蔽电极530。第一钝化层180可以包括与初始化电压线127重叠的开口。屏蔽电极530可以通过开口电连接到初始化电压线127。屏蔽电极530可以与驱动电路部分DR重叠并且可以覆盖驱动电路部分DR。屏蔽电极530可以通过初始化电压线127接收初始化电压Vint。
屏蔽电极530可以定位于驱动电路部分DR和第二发光元件ED2之间。第二发光元件ED2可以与驱动电路部分DR重叠，并且可能受到施加到驱动电路部分DR的电压的影响。在根据实施例的显示装置中，驱动电路部分DR对第二发光元件ED2的影响可以由被施加诸如初始化电压Vint的恒定电压的屏蔽电极530屏蔽。上面已经描述了屏蔽电极530电连接到初始化电压线127，但是本公开不限于此。屏蔽电极530可以电连接到其他布线，并且可以将恒定电压施加到屏蔽电极530。例如，屏蔽电极530可以电连接到被施加公共电压ELVSS(参见图5)的布线。
第二层间绝缘层162可以定位于第二像素电路部分PC2的连接电极520上。第二像素电路部分PC2的连接电极520的一部分可以被第二层间绝缘层162覆盖，并且第二像素电路部分PC2的连接电极520的其他部分可以被第二钝化层182覆盖。
延伸布线600可以定位于第二层间绝缘层162上。延伸布线600可以电连接到第二像素电路部分PC2的连接电极520，并且将参考图4进一步描述它们的连接关系。可以使用同一掩模同时将延伸布线600和第二层间绝缘层162图案化。因此，延伸布线600和第二层间绝缘层162可以具有基本上相同的平面形状。延伸布线600可以仅定位于第二显示区域DA2中，并且可以不定位于第一显示区域DA1中。第二层间绝缘层162也可以仅定位于第二显示区域DA2中，并且可以不定位于第一显示区域DA1中。因此，第二层间绝缘层162可以至少部分地与第二像素电路部分PC2和第二发光元件ED2重叠，并且可以根本不与第一像素电路部分PC1和第一发光元件ED1重叠。通过同时将延伸布线600和第二层间绝缘层162二者图案化，可以减少在制造根据实施例的显示装置的工艺中使用的掩模的数量。因此，可以减少加工成本和时间等。延伸布线600可以与第二像素电路部分PC2的连接电极520的边缘的一部分重叠。第二层间绝缘层162定位于延伸布线600和第二像素电路部分PC2的连接电极520之间，并且延伸布线600和第二像素电路部分PC2的连接电极520彼此不直接电连接。延伸布线600还可以与屏蔽电极530重叠。第二层间绝缘层162定位于延伸布线600和屏蔽电极530之间。延伸布线600和屏蔽电极530可以通过第二层间绝缘层162彼此绝缘。
第二钝化层182定位于第二像素电路部分PC2的连接电极520和延伸布线600上。第二钝化层182包括与第二像素电路部分PC2的连接电极520和延伸布线600的重叠部分及其外围重叠的开口2183。桥接电极195可以定位于第二钝化层182上。桥接电极195与第一发光元件ED1的像素电极1191可以定位于同一层上。桥接电极195定位于开口2183内，并且可以在开口2183内电连接到第二像素电路部分PC2的连接电极520和延伸布线600。因此，延伸布线600和第二像素电路部分PC2的连接电极520可以通过桥接电极195电连接。
电连接到第二像素电路部分PC2的第二发光元件ED2可以定位于第二钝化层182上。例如，第二像素电路部分PC2可以电连接到两个第二发光元件ED2。然而，电连接到第二像素电路部分PC2的第二发光元件ED2的数量不限于此，并且第二像素电路部分PC2可以电连接到三个或更多个第二发光元件ED2。每个第二发光元件ED2可以包括像素电极2191、发射层2370和公共电极270。
每个第二发光元件ED2的像素电极2191可以定位于第二钝化层182上。第二发光元件ED2的像素电极2191、第一发光元件ED1的像素电极1191和桥接电极195可以定位于同一层上。第二钝化层182可以包括与第二发光元件ED2的像素电极2191和延伸布线600重叠的开口2181。每个第二发光元件ED2的像素电极2191可以通过开口2181电连接到延伸布线600。延伸布线600可以通过桥接电极195电连接到第二像素电路部分PC2。因此，延伸布线600可以将第二像素电路部分PC2电连接到第二发光元件ED2。至少一些第二发光元件ED2可以与电连接到第二发光元件ED2的第二像素电路部分PC2间隔开而不与第二像素电路部分PC2重叠。延伸布线600可以电连接彼此间隔开的第二发光元件ED2和第二像素电路部分PC2。
上面已经描述了第二像素电路部分PC2和第二发光元件ED2通过延伸布线600彼此电连接，但是本公开不限于此。在一些实施例中，可以省略延伸布线600，并且第二发光元件ED2的像素电极2191可以延伸以电连接到远离其的第二像素电路部分PC2。在这种情况下，第二发光元件ED2的像素电极2191可以形成为延伸较长，并且可以被绕开以不与相邻的像素碰撞，从而电连接到第二像素电路部分PC2。然而，在其中省略延伸布线600的结构中，延伸像素电极2191的工艺可能是复杂的，因此可能发生短路缺陷。在其中形成延伸布线600的结构中，可以简化布线的设计，并且可以通过将延伸布线600定位在与第二发光元件ED2的像素电极2191不同的层上来防止短路缺陷。
间隔壁350可以定位于第二发光元件ED2的像素电极2191上。像素开口2351形成在间隔壁350中，并且间隔壁350的像素开口2351可以与像素电极2191重叠。
在间隔壁350的像素开口2351中，可以定位第二发光元件ED2的发射层2370。发射层2370可以与像素电极2191重叠。
公共电极270可以定位于发射层2370和间隔壁350上。第二发光元件ED2的公共电极270和第一发光元件ED1的公共电极270可以一体地形成(或彼此一体地形成)，并且可以完全定位于基底110上的大部分区中。
第二发光元件ED2在像素电极2191、发射层2370和公共电极270彼此重叠的区周围发射光，并且第二发光元件ED2的发光区可以与电连接到其的第二像素电路部分PC2重叠或者可以不与电连接到其的第二像素电路部分PC2重叠。
在根据实施例的显示装置中，第二发光元件ED2不仅定位于其中第二像素电路部分PC2所定位的区中，而且定位于其中驱动电路部分DR所定位的区中，从而可以扩展其中显示图像的区。因此，第二显示区域DA2中的像素密度可以相对低于第一显示区域DA1中的像素密度。在这种情况下，为了提高第二发光元件ED2的亮度以补偿降低的像素密度，可以增大第二发光元件ED2的尺寸。因此，为了向第二发光元件ED2供应更多电流，可以将包括在第二像素电路部分PC2中的诸如存储电容器的每个元件的尺寸形成为较大。例如，可以加宽由第二像素电路部分PC2占据的面积。例如，第二像素电路部分PC2的面积可以是第一像素电路部分PC1的面积的大约两倍。在这种情况下，第二发光元件ED2的面积可以是第一发光元件ED1的面积的大约两倍。然而，这仅是示例，并且第二像素电路部分PC2的面积和第二发光元件ED2的面积可以以各种方式设置。
通过将第二发光元件ED2电连接到第二像素电路部分PC2，可以显著地提高第二显示区域DA2的分辨率。例如，第二显示区域DA2的分辨率可以与第一显示区域DA1的分辨率类似。
尽管上面已经描述了像素电路部分PC1和PC2中的每一者的晶体管，但是像素电路部分PC1和PC2中的每一者可以包括晶体管。在下文中，将参考图5描述根据实施例的显示装置的像素的示例。
图5是根据实施例的显示装置的像素的等效电路的示意图。
如图5中所示，根据实施例的显示装置包括能够显示图像的像素PX以及信号线127、151、152、154、155、171和172。像素PX可以包括电连接到信号线127、151、152、154、155、171和172的晶体管T1、T2、T3、T4、T5、T6和T7、电容器Cst以及至少一个发光元件LED。图5示出像素PX包括发光元件LED。定位于第一显示区域DA1(参见图1)中的每个像素PX可以包括发光元件LED，并且定位于第二显示区域DA2(参见图1)中的每个像素PX可以包括发光元件LED。驱动电流Id被分流并且供应到定位于第二显示区域DA2的每个像素PX中的发光元件LED。第二发光元件ED2(参见图1)彼此电连接，并且可以通过接收相同的信号而具有相同的亮度。
信号线127、151、152、154、155、171和172可以包括初始化电压线127、扫描线151、152和154、发光控制线155、数据线171以及驱动电压线172。
初始化电压线127可以传输初始化电压Vint。扫描线151、152和154可以分别传输扫描信号GWn、GIn和GI(n+1)。扫描信号GWn、GIn和GI(n+1)可以作为能够使包括在像素PX中的晶体管T2、T3、T4和T7导通或截止的栅极导通电压和栅极截止电压来传输。
电连接到像素PX的扫描线151、152和154可以包括能够传输扫描信号GWn的第一扫描线151、能够以与第一扫描线151的定时不同的定时传输具有栅极导通电压的扫描信号GIn的第二扫描线152以及能够传输扫描信号GI(n+1)的第三扫描线154。在本实施例中，主要描述其中第二扫描线152以比第一扫描线151早的定时传输栅极导通电压的示例。例如，在扫描信号GWn是在帧期间施加的扫描信号之中的第n扫描信号Sn(其中，n是大于或等于1的自然数)的情况下，扫描信号GIn可以是诸如第(n-1)扫描信号S(n-1)的前一扫描信号，并且扫描信号GI(n+1)可以是第n扫描信号Sn。然而，实施例不限于此，并且扫描信号GI(n+1)可以是与第n扫描信号Sn不同的扫描信号。
发光控制线155可以传输控制信号，并且具体地，可以传输能够控制包括在像素PX中的发光元件LED的光发射的发光控制信号EM。由发光控制线155传输的控制信号可以传输栅极导通电压和栅极截止电压，并且可以具有与由扫描线151、152和154传输的扫描信号的波形不同的波形。
数据线171可以传输数据信号Dm，并且驱动电压线172可以传输驱动电压ELVDD。数据信号Dm可以根据输入到显示装置的图像信号而具有不同的电压电平，并且驱动电压ELVDD可以具有基本上恒定的电平。
尽管在附图中未示出，但是显示装置还可以包括将信号传输到信号线127、151、152、154、155、171和172的驱动电路部分。
包括在像素PX中的晶体管T1、T2、T3、T4、T5、T6和T7可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
第一扫描线151可以将扫描信号GWn传输到第二晶体管T2和第三晶体管T3，第二扫描线152可以将扫描信号GIn传输到第四晶体管T4，第三扫描线154可以将扫描信号GI(n+1)传输到第七晶体管T7，并且发光控制线155可以将发光控制信号EM传输到第五晶体管T5和第六晶体管T6。
第一晶体管T1的栅极电极G1通过驱动栅极节点GN电连接到电容器Cst的一个端子(或第一端子)，第一晶体管T1的第一电极Ea1经由第五晶体管T5电连接到驱动电压线172，并且第一晶体管T1的第二电极Eb1经由第六晶体管T6电连接到发光元件LED的阳极。第一晶体管T1可以根据第二晶体管T2的开关操作接收由数据线171传输的数据信号Dm，以向发光元件LED供应驱动电流Id。
第二晶体管T2的栅极电极G2电连接到第一扫描线151，第二晶体管T2的第一电极Ea2电连接到数据线171，并且第二晶体管T2的第二电极Eb2电连接到第一晶体管T1的第一电极Ea1并经由第五晶体管T5电连接到驱动电压线172。第二晶体管T2根据通过第一扫描线151传输的扫描信号GWn而导通，由此将从数据线171传输的数据信号Dm传输到第一晶体管T1的第一电极Ea1。
第三晶体管T3的栅极电极G3电连接到第一扫描线151，并且第三晶体管T3的第一电极Ea3电连接到第一晶体管T1的第二电极Eb1并经由第六晶体管T6电连接到发光元件LED的阳极。第三晶体管T3的第二电极Eb3电连接到第四晶体管T4的第二电极Eb4、电容器Cst的一个端子和第一晶体管T1的栅极电极G1。第三晶体管T3根据通过第一扫描线151传输的扫描信号GWn而导通，以将第一晶体管T1的栅极电极G1和第二电极Eb1彼此电连接，由此将第一晶体管T1二极管连接。
第四晶体管T4的栅极电极G4电连接到第二扫描线152，第四晶体管T4的第一电极Ea4电连接到初始化电压Vint端子，并且第四晶体管T4的第二电极Eb4电连接到电容器Cst的一个端子、第一晶体管T1的栅极电极G1以及第三晶体管T3的第二电极Eb3。第四晶体管T4根据通过第二扫描线152传输的扫描信号GIn而导通，以将初始化电压Vint传输到第一晶体管T1的栅极电极G1，由此执行使第一晶体管T1的栅极电极G1的电压初始化的初始化步骤。
第五晶体管T5的栅极电极G5电连接到发光控制线155，第五晶体管T5的第一电极Ea5电连接到驱动电压线172，并且第五晶体管T5的第二电极Eb5电连接到第一晶体管T1的第一电极Ea1和第二晶体管T2的第二电极Eb2。
第六晶体管T6的栅极电极G6电连接到发光控制线155，第六晶体管T6的第一电极Ea6电连接到第一晶体管T1的第二电极Eb1和第三晶体管T3的第一电极Ea3，并且第六晶体管T6的第二电极Eb6电连接到发光元件LED的阳极。第五晶体管T5和第六晶体管T6两者根据通过发光控制线155传输的发光控制信号EM而导通，由此通过二极管连接的第一晶体管T1将驱动电压ELVDD传输到发光元件LED。
第七晶体管T7的栅极电极G7电连接到第三扫描线154，第七晶体管T7的第一电极Ea7电连接到第六晶体管T6的第二电极Eb6和发光元件LED的阳极，并且第七晶体管T7的第二电极Eb7电连接到初始化电压Vint端子和第四晶体管T4的第一电极Ea4。
晶体管T1、T2、T3、T4、T5、T6和T7可以各自为诸如P沟道金属氧化物半导体(PMOS)的P型沟道晶体管，然而，它们不限于此，并且晶体管T1、T2、T3、T4、T5、T6和T7中的至少一者可以是N型沟道晶体管。
如上所述，电容器Cst的一个端子(或第一端子)电连接到第一晶体管T1的栅极电极G1，并且电容器Cst的另一个端子(或第二端子)电连接到驱动电压线172。发光元件LED的阴极电连接到传输公共电压ELVSS的公共电压ELVSS端子，由此接收公共电压ELVSS。
定位于第一显示区域DA1中的像素和定位于第二显示区域DA2中的像素两者可以具有如上描述的图5中所示的像素PX的电路图结构。然而，本公开不限于此，并且定位于第一显示区域DA1中的像素的电路图和定位于第二显示区域DA2中的像素的电路图可以不同。图5中所示的像素PX的电路图仅是示例，并且包括在根据实施例的显示装置的像素PX中的晶体管和电容器的数量以及它们之间的连接关系可以不同地改变。
在根据实施例的显示装置中，每个第一像素电路部分PC1可以电连接到第一发光元件ED1，并且每个第二像素电路部分PC2可以电连接到第二发光元件ED2。在这种情况下，第一发光元件ED1和第二发光元件ED2可以以各种形状设置。在下文中，描述第一像素电路部分PC1和第一发光元件ED1的布置形状、第二像素电路部分PC2和第二发光元件ED2的布置形状以及第二发光元件ED2的连接形状等。
首先，将参考图6如下描述第一像素电路部分PC1和第一发光元件ED1的布置形状。
图6是分别示出根据实施例的显示装置中的第一像素电路部分的布置形状和第一发光元件的布置形状的示意图。为了说明，虽然图6示出第一像素电路部分PC1和第一发光元件ED1彼此分开，但是第一像素电路部分PC1可以与第一发光元件ED1重叠。
如图6中所示，第一发光元件ED1可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第一显示区域中。第二方向DR2可以是垂直于第一方向DR1的方向。第一方向DR1可以是行方向，并且第二方向DR2可以是列方向。第一像素电路部分PC1可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第一显示区域中。设置在第一方向DR1上的第一像素电路部分PC1可以电连接到同一扫描线，并且设置在第二方向DR2上的第一像素电路部分PC1可以电连接到同一数据线。
第一发光元件ED1可以包括第一子发光元件E1R、第二子发光元件E1B、第三子发光元件E1G1和第四子发光元件E1G2。第一子发光元件E1R、第二子发光元件E1B、第三子发光元件E1G1和第四子发光元件E1G2中的每一者可以发射预定颜色的光。例如，第一子发光元件E1R可以发射红光，并且第二子发光元件E1B可以发射蓝光。第三子发光元件E1G1和第四子发光元件E1G2可以发射绿光。第一子发光元件E1R和第三子发光元件E1G1可以在第一方向DR1上彼此相邻，并且第二子发光元件E1B和第四子发光元件E1G2可以在第一方向DR1上彼此相邻。第一子发光元件E1R和第二子发光元件E1B可以在第二方向DR2上彼此相邻，并且第三子发光元件E1G1和第四子发光元件E1G2可以在第二方向DR2上彼此相邻。
第一像素电路部分PC1可以包括第一子像素电路部分P1R、第二子像素电路部分P1B、第三子像素电路部分P1G1和第四子像素电路部分P1G2。第一子像素电路部分P1R可以电连接到第一子发光元件E1R，并且它们可以彼此重叠。第二子像素电路部分P1b可以电连接到第二子发光元件E1B，并且它们可以彼此重叠。第三子像素电路部分P1G1可以电连接到第三子发光元件E1G1，并且它们可以彼此重叠。第四子像素电路部分P1G2可以电连接到第四子发光元件E1G2，并且它们可以彼此重叠。例如，第一像素电路部分PC1与电连接到其的第一发光元件ED1重叠。第一子像素电路部分P1R和第三子像素电路部分P1G1可以在第一方向DR1上彼此相邻，并且第二子像素电路部分P1B和第四子像素电路部分P1G2可以在第一方向DR1上彼此相邻。第一子像素电路部分P1R和第二子像素电路部分P1B可以在第二方向DR2上彼此相邻，并且第三子像素电路部分P1G1和第四子像素电路部分P1G2可以在第二方向DR2上彼此相邻。
四个子像素电路部分P1R、P1B、P1G1和P1G2以及四个子发光元件E1R、E1B、E1G1和E1G2可以形成像素组。像素组可以重复地设置在第一显示区域中。
参考图7和图8描述在每个第二像素电路部分PC2电连接到两个第二发光元件ED2的情况下，第二像素电路部分PC2和第二发光元件ED2的布置形状以及第二发光元件ED2的连接形状。
图7是分别示出根据实施例的显示装置中的第二像素电路部分的布置形状和第二发光元件的布置形状的示意图。虽然为了说明，图7分开示出了第二像素电路部分PC2和第二发光元件ED2，但是第二像素电路部分PC2可以与一些第二发光元件ED2重叠。图8是示出根据实施例的显示装置的第二发光元件的连接形状的示意图。
如图7和图8中所示，第二发光元件ED2可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第二显示区域中。第二像素电路部分PC2可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第二显示区域中。设置在第一方向DR1上的第二像素电路部分PC2可以电连接到同一扫描线，并且设置在第二方向DR2上的第二像素电路部分PC2可以电连接到同一数据线。
第二发光元件ED2可以包括第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2。第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2中的每一者可以发射预定颜色的光。例如，第一子发光元件E2R可以发射红光，并且第二子发光元件E2B可以发射蓝光。第三子发光元件E2G1和第四子发光元件E2G2可以发射绿光。在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。第一子发光元件E2R和第二子发光元件E2B可以在第二方向DR2上彼此相邻，并且第三子发光元件E2G1和第四子发光元件E2G2可以在第二方向DR2上彼此相邻。
第二像素电路部分PC2可以包括第一子像素电路部分P2R、第二子像素电路部分P2B、第三子像素电路部分P2G1和第四子像素电路部分P2G2。第一子像素电路部分P2R可以电连接到两个第一子发光元件E2R。第二子像素电路部分P2B可以电连接到两个第二子发光元件E2B。第三子像素电路部分P2G1可以电连接到两个第三子发光元件E2G1。第四子像素电路部分P2G2可以电连接到两个第四子发光元件E2G2。第二像素电路部分PC2可以不与电连接到其的第二发光元件ED2重叠。第二像素电路部分PC2可以与不电连接到其的第二发光元件ED2重叠。第一子像素电路部分P2R和第三子像素电路部分P2G1可以在第一方向DR1上彼此相邻，并且第二子像素电路部分P2B和第四子像素电路部分P2G2可以在第一方向DR1上彼此相邻。第一子像素电路部分P2R和第二子像素电路部分P2B可以在第二方向DR2上彼此相邻，并且第三子像素电路部分P2G1和第四子像素电路部分P2G2可以在第二方向DR2上彼此相邻。
电连接到第一子像素电路部分P2R的两个第一子发光元件E2R可以在第三方向DR3上设置。例如，在第三方向DR3上彼此相邻的两个第一子发光元件E2R彼此电连接，以接收相同的信号并且显示相同的亮度。第三方向DR3可以是相对于第一方向DR1和第二方向DR2的倾斜方向。电连接到第二子像素电路部分P2B的两个第二子发光元件E2B可以在第四方向DR4上设置。例如，在第四方向DR4上彼此相邻的两个第二子发光元件E2B可以彼此电连接，以接收相同的信号并且显示相同的亮度。第四方向DR4可以是相对于第一方向DR1和第二方向DR2的倾斜方向。第四方向DR4可以是垂直于第三方向DR3的方向。电连接到第三子像素电路部分P2G1的两个第三子发光元件E2G1可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的两个第三子发光元件E2G1彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的两个第四子发光元件E2G2可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的两个第四子发光元件E2G2彼此电连接，以接收相同的信号并且显示相同的亮度。
四个子像素电路部分P2R、P2B、P2G1和P2G2以及八个子发光元件E2R、E2B、E2G1和E2G2可以形成像素组PXGr。像素组PXGr可以重复地布置在第二显示区域中。定位于最左侧的第一像素组PXGr的第二像素电路部分PC2可以电连接到第一像素组PXGr的第二发光元件ED2。第一像素组PXGr的第二像素电路部分PC2可以不与第一像素组PXGr的第二发光元件ED2重叠。第一像素组PXGr的第二像素电路部分PC2可以与第四像素组PXGr的第二发光元件ED2的至少一部分重叠。第二像素组PXGr的第二像素电路部分PC2可以与第四像素组PXGr的第二发光元件ED2的至少一部分重叠。第三像素组PXGr和第四像素组PXGr的第二像素电路部分PC2可以与第五像素组PXGr的第二发光元件ED2的至少一部分重叠。第五像素组PXGr和第六像素组PXGr的第二像素电路部分PC2可以与第六像素组PXGr的第二发光元件ED2的至少一部分重叠。
第三子发光元件E2G1的连接形状和第四子发光元件E2G2的连接形状可以不同地改变，并且参考图9至图11进一步描述第二发光元件的各种连接形状。
图9至图11是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图。
如图9中所示，电连接到第三子像素电路部分P2G1的两个第三子发光元件E2G1可以在第二方向DR2上设置。例如，在第二方向DR2上彼此相邻的两个第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的两个第四子发光元件E2G2可以在第二方向DR2上设置。
例如，在第二方向DR2上彼此相邻的两个第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图10中所示，电连接到第三子像素电路部分P2G1的两个第三子发光元件E2G1可以在第四方向DR4上设置。例如，在第四方向DR4上彼此相邻的两个第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的两个第四子发光元件E2G2可以在第三方向DR3上设置。例如，在第三方向DR3上彼此相邻的两个第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
相反，电连接到第三子像素电路部分P2G1的两个第三子发光元件E2G1可以在第三方向DR3上设置，并且电连接到第四子像素电路部分P2G2的两个第四子发光元件E2G2可以在第四方向DR4上设置。
如图11中所示，电连接到第三子像素电路部分P2G1的两个第三子发光元件E2G1可以在第二方向DR2上设置。电连接到第四子像素电路部分P2G2的两个第四子发光元件E2G2可以在第二方向DR2上设置。在这种情况下，两个第三子发光元件E2G1中的至少一者可以电连接到两个第四子发光元件E2G2中的至少一者。例如，定位于第二行中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。然而，本公开不局限于此，并且定位于第一行中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。定位于第一行中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接，并且定位于第二行中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。在此情况下，对于彼此电连接的第三子发光元件E2G1和第四子发光元件E2G2，像素电极可以彼此一体化，或者可以通过延伸布线电连接。
参考图12和图13描述在每个第二像素电路部分PC2电连接到三个第二发光元件ED2的情况下第二像素电路部分PC2和第二发光元件ED2的布置形状以及第二发光元件ED2的连接形状。
图12是分别示出根据实施例的显示装置中的第二像素电路部分的布置形状和第二发光元件的布置形状的示意图。虽然为了说明，图12分开示出了第二像素电路部分PC2和第二发光元件ED2，但是第二像素电路部分PC2可以与一些第二发光元件ED2重叠。图13是示出根据实施例的显示装置的第二发光元件的连接形状的示意图。
如图12和图13中所示，第二发光元件ED2可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第二显示区域中。第二像素电路部分PC2可以以Z字形形状设置在根据实施例的显示装置的基底的第二显示区域中。在第一方向DR1上设置的第二像素电路部分PC2可以电连接到同一扫描线。尽管在附图中未示出，但是第二像素电路部分PC2可以在第二方向DR2上设置，并且它们可以电连接到同一数据线。
第二发光元件ED2可以包括第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2。第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2中的每一者可以发射预定颜色的光。例如，第一子发光元件E2R可以发射红光，并且第二子发光元件E2B可以发射蓝光。第三子发光元件E2G1和第四子发光元件E2G2可以发射绿光。在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。第一子发光元件E2R和第二子发光元件E2B可以在第二方向DR2上彼此相邻，并且第三子发光元件E2G1和第四子发光元件E2G2可以在第二方向DR2上彼此相邻。
第二像素电路部分PC2可以包括第一子像素电路部分P2R、第二子像素电路部分P2B、第三子像素电路部分P2G1和第四子像素电路部分P2G2。第一子像素电路部分P2R可以电连接到三个第一子发光元件E2R。第二子像素电路部分P2B可以电连接到三个第二子发光元件E2B。第三子像素电路部分P2G1可以电连接到三个第三子发光元件E2G1。第四子像素电路部分P2G2可以电连接到三个第四子发光元件E2G2。第二像素电路部分PC2可以不与电连接到其的第二发光元件ED2重叠。第二像素电路部分PC2可以与不电连接到其的第二发光元件ED2重叠。第一子像素电路部分P2R和第二子像素电路部分P2B可以在第一方向DR1上彼此相邻，并且第三子像素电路部分P2G1和第四子像素电路部分P2G2可以在第一方向DR1上彼此相邻。第一子像素电路部分P2R和第三子像素电路部分P2G1可以在第三方向DR3上彼此相邻，并且第二子像素电路部分P2B和第四子像素电路部分P2G2可以在第三方向DR3上彼此相邻。第一子像素电路部分P2R、第三子像素电路部分P2G1、第二子像素电路部分P2B和第四子像素电路部分P2G2可以以Z字形形状设置。在本实施例中，因为由第二像素电路部分PC2占据的面积可以设计得比在之前的实施例中更宽，因此可以确保足够的电容。
电连接到第一子像素电路部分P2R的三个第一子发光元件E2R可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第三方向DR3和第四方向DR4。三个相邻的第一子发光元件E2R可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第二子像素电路部分P2B的三个第二子发光元件E2B可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第三方向DR3和第四方向DR4。三个相邻的第二子发光元件E2B可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第三子像素电路部分P2G1的三个第三子发光元件E2G1可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的三个第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的三个第四子发光元件E2G2可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的三个第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。
四个子像素电路部分P2R、P2B、P2G1和P2G2以及十二个子发光元件E2R、E2B、E2G1和E2G2可以形成像素组PXGr。像素组PXGr可以重复地设置在第二显示区域中。定位于最左侧的第一像素组PXGr的第二像素电路部分PC2可以电连接到第一像素组PXGr的第二发光元件ED2。第一像素组PXGr的第二像素电路部分PC2可以不与第一像素组PXGr的第二发光元件ED2重叠。第一像素组PXGr的第二像素电路部分PC2可以与第二像素组PXGr的第二发光元件ED2的至少一部分重叠。第二像素组PXGr的第二像素电路部分PC2可以与第三像素组PXGr的第二发光元件ED2的至少一部分重叠。第三像素组PXGr的第二像素电路部分PC2可以与第三像素组PXGr的第二发光元件ED2的至少一部分和第四像素组PXGr的第二发光元件ED2的至少一部分重叠。第四像素组PXGr的第二像素电路部分PC2可以与第四像素组PXGr的第二发光元件ED2的至少一部分重叠。
第三子发光元件E2G1的连接形状和第四子发光元件E2G2的连接形状可以不同地改变，并且参考图14至图17进一步描述第二发光元件的各种连接形状。
图14至图17是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图。
如图14中所示，电连接到第三子像素电路部分P2G1的三个第三子发光元件E2G1可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第二方向DR2和第四方向DR4。三个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的三个第四子发光元件E2G2可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第二方向DR2和第四方向DR4。三个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图15中所示，电连接到第三子像素电路部分P2G1的三个第三子发光元件E2G1可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第二方向DR2和第三方向DR3。三个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的三个第四子发光元件E2G2可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第二方向DR2和第三方向DR3。三个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图16中所示，电连接到第三子像素电路部分P2G1的三个第三子发光元件E2G1可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第三方向DR3和第四方向DR4。三个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的三个第四子发光元件E2G2可以定位于假想三角形的各顶点处。在这种情况下，假想三角形的各条边可以平行于第一方向DR1、第三方向DR3和第四方向DR4。三个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图17中所示，电连接到第三子像素电路部分P2G1的三个第三子发光元件E2G1可以在第一方向DR1上设置。电连接到第四子像素电路部分P2G2的三个第四子发光元件E2G2可以在第一方向DR1上设置。在这种情况下，三个第三子发光元件E2G1中的至少一者可以电连接到三个第四子发光元件E2G2中的至少一者。例如，定位于第六列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。然而，本公开不局限于此，并且定位于第二列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。定位于第二列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接，并且定位于第四列中的第三子发光元件E2G1和第四子发光元件E2G1可以彼此电连接。定位于第六列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。在这种情况下，对于彼此电连接的第三子发光元件E2G1和第四子发光元件E2G2，像素电极可以彼此一体化，或者可以通过延伸布线电连接。
接下来，参考图18和图19描述在每个第二像素电路部分PC2电连接到四个第二发光元件ED2的情况下第二像素电路部分PC2和第二发光元件ED2的布置形状以及第二发光元件ED2的连接形状。
图18是分别示出根据实施例的显示装置中的第二像素电路部分的布置形状和第二发光元件的布置形状的示意图。虽然为了说明，图18分开示出了第二像素电路部分PC2和第二发光元件ED2，但是第二像素电路部分PC2可以与一些第二发光元件ED2重叠。图19是示出根据实施例的显示装置的第二发光元件的连接形状的示意图。
如图18和图19中所示，第二发光元件ED2可以在第一方向DR1和第二方向DR2上设置在根据实施例的显示装置的基底的第二显示区域中。第二像素电路部分PC2可以以Z字形形状设置在根据实施例的显示装置的基底的第二显示区域中。在第一方向DR1上设置的第二像素电路部分PC2可以电连接到同一扫描线。尽管在附图中未示出，但是第二像素电路部分PC2在第二方向DR2上设置，并且它们可以电连接到同一数据线。
第二发光元件ED2可以包括第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2。第一子发光元件E2R、第二子发光元件E2B、第三子发光元件E2G1和第四子发光元件E2G2中的每一者可以发射预定颜色的光。例如，第一子发光元件E2R可以发射红光，并且第二子发光元件E2B可以发射蓝光。第三子发光元件E2G1和第四子发光元件E2G2可以发射绿光。在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。第一子发光元件E2R和第二子发光元件E2B可以在第二方向DR2上彼此相邻，并且第三子发光元件E2G1和第四子发光元件E2G2可以在第二方向DR2上彼此相邻。
第二像素电路部分PC2可以包括第一子像素电路部分P2R、第二子像素电路部分P2B、第三子像素电路部分P2G1和第四子像素电路部分P2G2。第一子像素电路部分P2R可以电连接到四个第一子发光元件E2R。第二子像素电路部分P2B可以电连接到四个第二子发光元件E2B。第三子像素电路部分P2G1可以电连接到四个第三子发光元件E2G1。第四子像素电路部分P2G2可以电连接到四个第四子发光元件E2G2。第二像素电路部分PC2可以不与电连接到其的第二发光元件ED2重叠。第二像素电路部分PC2可以与不电连接到其的第二发光元件ED2重叠。第一子像素电路部分P2R和第二子像素电路部分P2B可以在第一方向DR1上彼此相邻，并且第三子像素电路部分P2G1和第四子像素电路部分P2G2可以在第一方向DR1上彼此相邻。第一子像素电路部分P2R和第三子像素电路部分P2G1可以在第三方向DR3上彼此相邻，并且第二子像素电路部分P2B和第四子像素电路部分P2G2可以在第三方向DR3上彼此相邻。第一子像素电路部分P2R、第三子像素电路部分P2G1、第二子像素电路部分P2B和第四子像素电路部分P2G2可以以Z字形形状设置。在本实施例中，因为由第二像素电路部分PC2占据的面积可以设计得比在先前的实施例中更宽，所以可以确保足够的电容。
电连接到第一子像素电路部分P2R的四个第一子发光元件E2R可以以Z字形形状设置。四个第一子发光元件E2R可以在第三方向DR3和第四方向DR4上彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第二子像素电路部分P2B的四个第二子发光元件E2B可以以Z字形形状设置。四个第二子发光元件E2B可以在第四方向DR4和第三方向DR3上彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的三个第三子发光元件E2G1彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以在第一方向DR1上设置。例如，在第一方向DR1上彼此相邻的四个第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。
四个子像素电路部分P2R、P2B、P2G1和P2G2以及十六个子发光元件E2R、E2B、E2G1和E2G2可以形成像素组PXGr。像素组PXGr可以重复地设置在第二显示区域中。定位于最左侧的第一像素组PXGr的第二像素电路部分PC2可以电连接到第一像素组PXGr的第二发光元件ED2。第一像素组PXGr的第二像素电路部分PC2可以不与第一像素组PXGr的第二发光元件ED2重叠。第一像素组PXGr的第二像素电路部分PC2可以与第二像素组PXGr的第二发光元件ED2的至少一部分重叠。第二像素组PXGr和第三像素组PXGr的第二像素电路部分PC2可以与第三像素组PXGr的第二发光元件ED2的至少一部分重叠。
第三子发光元件E2G1的连接形状和第四子发光元件E2G2的连接形状可以不同地改变，并且参考图20至图25描述第二发光元件的各种连接形状。
图20至图25是示出根据实施例的显示装置的第二发光元件的各种连接形状的示意图。
如图20中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以定位于假想三角形的顶点或边处。四个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以定位于假想三角形的顶点或边处。四个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图21中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以定位于假想三角形的顶点或边处。四个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以定位于假想三角形的顶点或边处。四个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图22中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以以Z字形形状设置。四个第三子发光元件E2G1可以在第三方向DR3和第四方向DR4上彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以以Z字形形状设置。四个第四子发光元件E2G2在第三方向DR3和第四方向DR4上彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。
如图23中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以定位于假想四边形的各顶点处。在这种情况下，假想四边形的各条边可以平行于第一方向DR1和第二方向DR2。四个相邻的第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以定位于假想四边形的各顶点处。在这种情况下，假想四边形的各条边可以平行于第一方向DR1和第二方向DR2。四个相邻的第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。
如图24中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以在第一方向DR1和第三方向DR3上设置。四个第三子发光元件E2G1可以彼此电连接，以接收相同的信号并且显示相同的亮度。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以在第一方向DR1和第四方向DR4上设置。四个第四子发光元件E2G2可以彼此电连接，以接收相同的信号并且显示相同的亮度。在这种情况下，在第一行中，第一子发光元件E2R、第三子发光元件E2G1、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B和第四子发光元件E2G2可以在第一方向DR1上顺序地设置。在第二行中，第二子发光元件E2B、第四子发光元件E2G2、第一子发光元件E2R、第四子发光元件E2G2、第二子发光元件E2B、第三子发光元件E2G1、第一子发光元件E2R和第三子发光元件E2G1可以在第一方向DR1上顺序地设置。
如图25中所示，电连接到第三子像素电路部分P2G1的四个第三子发光元件E2G1可以在第一方向DR1上设置。电连接到第四子像素电路部分P2G2的四个第四子发光元件E2G2可以在第一方向DR1上设置。在这种情况下，四个第三子发光元件E2G1中的至少一者可以电连接到四个第四子发光元件E2G2中的至少一者。例如，定位于第八列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。然而，本公开不局限于此，并且定位于第二列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。定位于第二列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接，定位于第四列中的第三子发光元件E2G1和第四子发光元件E2G1可以彼此电连接，定位于第六列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接，并且定位于第八列中的第三子发光元件E2G1和第四子发光元件E2G2可以彼此电连接。在这种情况下，对于彼此电连接的第三子发光元件E2G1和第四子发光元件E2G2，像素电极可以彼此一体化，或者可以通过延伸布线电连接。
虽然已经结合目前被认为是实际的实施例的内容描述了本公开，但是应当理解，本公开不限于所公开的实施例。相反，其旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
第一显示区域和第二显示区域；
第一像素电路部分，定位于所述第一显示区域中；
第一发光元件，电连接到所述第一像素电路部分；
第二像素电路部分，定位于所述第二显示区域中；
第二发光元件，电连接到所述第二像素电路部分；以及
驱动电路部分，电连接到所述第一像素电路部分和所述第二像素电路部分，并且在平面图中与所述第二发光元件重叠。
2.根据权利要求1所述的显示装置，其中，
所述第二像素电路部分包括：
第一子像素电路部分；
第二子像素电路部分；
第三子像素电路部分；以及
第四子像素电路部分，并且
所述第二发光元件包括：
第一子发光元件，电连接到所述第一子像素电路部分；
第二子发光元件，电连接到所述第二子像素电路部分；
第三子发光元件，电连接到所述第三子像素电路部分；以及
第四子发光元件，电连接到所述第四子像素电路部分。
3.根据权利要求2所述的显示装置，其中，
所述第一子发光元件发射红光，
所述第二子发光元件发射蓝光，并且
所述第三子发光元件和所述第四子发光元件发射绿光。
4.根据权利要求3所述的显示装置，其中，
所述第一子像素电路部分和所述第三子像素电路部分在第一方向上相邻，
所述第二子像素电路部分和所述第四子像素电路部分在所述第一方向上相邻，
所述第一子像素电路部分和所述第二子像素电路部分在与所述第一方向垂直的第二方向上相邻，并且
所述第三子像素电路部分和所述第四子像素电路部分在所述第二方向上相邻。
5.根据权利要求4所述的显示装置，其中，
所述第一子像素电路部分电连接到两个所述第一子发光元件，
所述第二子像素电路部分电连接到两个所述第二子发光元件，
所述第三子像素电路部分电连接到两个所述第三子发光元件，并且
所述第四子像素电路部分电连接到两个所述第四子发光元件。
6.根据权利要求5所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述两个所述第一子发光元件在与所述第一方向和所述第二方向倾斜的第三方向上设置，
电连接到所述第二子像素电路部分的所述两个所述第二子发光元件在与所述第一方向和所述第二方向倾斜的第四方向上设置，
电连接到所述第三子像素电路部分的所述两个所述第三子发光元件在所述第一方向、所述第二方向、所述第三方向和所述第四方向中的一者上设置，并且
电连接到所述第四子像素电路部分的所述两个所述第四子发光元件在所述第一方向、所述第二方向、所述第三方向和所述第四方向中的一者上设置。
7.根据权利要求6所述的显示装置，其中，所述第三子发光元件和所述第四子发光元件彼此电连接。
8.根据权利要求3所述的显示装置，其中，
所述第一子像素电路部分和所述第二子像素电路部分在第一方向上相邻，
所述第三子像素电路部分和所述第四子像素电路部分在所述第一方向上相邻，
所述第一子像素电路部分和所述第三子像素电路部分在与所述第一方向倾斜的第三方向上相邻，并且
所述第二子像素电路部分和所述第四子像素电路部分在所述第三方向上相邻。
9.根据权利要求8所述的显示装置，其中，
所述第一子像素电路部分电连接到三个所述第一子发光元件，
所述第二子像素电路部分电连接到三个所述第二子发光元件，
所述第三子像素电路部分电连接到三个所述第三子发光元件，并且
所述第四子像素电路部分电连接到三个所述第四子发光元件。
10.根据权利要求9所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述三个所述第一子发光元件定位于第一假想三角形的各顶点处，
电连接到所述第二子像素电路部分的所述三个所述第二子发光元件定位于第二假想三角形的各顶点处，
电连接到所述第三子像素电路部分的所述三个所述第三子发光元件在所述第一方向上设置，并且
电连接到所述第四子像素电路部分的所述三个所述第四子发光元件在所述第一方向上设置。
11.根据权利要求10所述的显示装置，其中，所述第三子发光元件和所述第四子发光元件彼此电连接。
12.根据权利要求9所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述三个所述第一子发光元件定位于第一假想三角形的各顶点处，
电连接到所述第二子像素电路部分的所述三个所述第二子发光元件定位于第二假想三角形的各顶点处，
电连接到所述第三子像素电路部分的所述三个所述第三子发光元件定位于第三假想三角形的各顶点处，并且
电连接到所述第四子像素电路部分的所述三个所述第四子发光元件定位于第四假想三角形的各顶点处。
13.根据权利要求8所述的显示装置，其中，
所述第一子像素电路部分电连接到四个所述第一子发光元件，
所述第二子像素电路部分电连接到四个所述第二子发光元件，
所述第三子像素电路部分电连接到四个所述第三子发光元件，并且
所述第四子像素电路部分电连接到四个所述第四子发光元件。
14.根据权利要求13所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件以第一Z字形形状设置，
电连接到所述第二子像素电路部分的所述四个所述第二子发光元件以第二Z字形形状设置，
电连接到所述第三子像素电路部分的所述四个所述第三子发光元件在所述第一方向上设置，并且
电连接到所述第四子像素电路部分的所述四个所述第四子发光元件在所述第一方向上设置。
15.根据权利要求14所述的显示装置，其中，所述第三子发光元件和所述第四子发光元件彼此电连接。
16.根据权利要求13所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件以第一Z字形形状设置，
电连接到所述第二子像素电路部分的所述四个所述第二子发光元件以第二Z字形形状设置，
电连接到所述第三子像素电路部分的所述四个所述第三子发光元件设置在第一假想三角形的顶点或边处或者第一假想四边形的顶点处，并且
电连接到所述第四子像素电路部分的所述四个所述第四子发光元件设置在第二假想三角形的顶点或边处或者第二假想四边形的顶点处。
17.根据权利要求13所述的显示装置，其中，
电连接到所述第一子像素电路部分的所述四个所述第一子发光元件以第一Z字形形状设置，
电连接到所述第二子像素电路部分的所述四个所述第二子发光元件以第二Z字形形状设置，
电连接到所述第三子像素电路部分的所述四个所述第三子发光元件以第三Z字形形状设置，并且
电连接到所述第四子像素电路部分的所述四个所述第四子发光元件以第四Z字形形状设置。
18.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
延伸布线，电连接在所述第二像素电路部分和所述第二发光元件之间。
19.根据权利要求1所述的显示装置，其中，
所述第一显示区域和所述第二显示区域形成显示图像的显示区域，
外围区域围绕所述显示区域，并且
所述第二显示区域设置在所述第一显示区域和所述外围区域之间。
20.根据权利要求19所述的显示装置，其中，
所述驱动电路部分的一部分定位于所述第二显示区域中，并且
所述驱动电路部分的其他部分定位于所述外围区域中。
CN202210773922.0A 2021-07-08 2022-07-01 显示装置 Pending CN115666176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210089534A KR20230010082A (ko) 2021-07-08 2021-07-08 표시 장치
KR10-2021-0089534 2021-07-08

Publications (1)

Publication Number Publication Date
CN115666176A true CN115666176A (zh) 2023-01-31

Family

ID=84890658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210773922.0A Pending CN115666176A (zh) 2021-07-08 2022-07-01 显示装置

Country Status (3)

Country Link
US (1) US20230020926A1 (zh)
KR (1) KR20230010082A (zh)
CN (1) CN115666176A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230048189A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230020926A1 (en) 2023-01-19
KR20230010082A (ko) 2023-01-18

Similar Documents

Publication Publication Date Title
JP7324072B2 (ja) 表示装置
CN106469745B (zh) 有机发光二极管显示器及其制造方法
KR20200015868A (ko) 표시 패널
CN112186021A (zh) 显示面板及显示装置
CN114582949A (zh) 显示基板和显示装置
KR20200066500A (ko) 표시장치
CN115769296A (zh) 显示基板及其制备方法、显示装置
CN114930441A (zh) 显示装置和显示装置的操作方法
CN115666176A (zh) 显示装置
CN115152028A (zh) 显示基板及其制备方法、显示装置
US20220336545A1 (en) Display panel and display device
US20220310760A1 (en) Display device
CN114759044A (zh) 显示装置
CN115552627A (zh) 显示基板及其制备方法、显示装置
US20230009353A1 (en) Display device
KR20220092726A (ko) 전자 장치
KR20230010081A (ko) 표시 장치
EP4160684A1 (en) Display device
US20220310761A1 (en) Display device
US20240071311A1 (en) Display device
US20220199874A1 (en) Transparent display device and tiled display device including the same
CN217361587U (zh) 显示装置
US20230200130A1 (en) Display device
KR20220124308A (ko) 표시 장치
CN115581092A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination