CN115633267A - 图像传感器和操作图像传感器的方法 - Google Patents

图像传感器和操作图像传感器的方法 Download PDF

Info

Publication number
CN115633267A
CN115633267A CN202210654834.9A CN202210654834A CN115633267A CN 115633267 A CN115633267 A CN 115633267A CN 202210654834 A CN202210654834 A CN 202210654834A CN 115633267 A CN115633267 A CN 115633267A
Authority
CN
China
Prior art keywords
signal
transistor
node
pixel
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210654834.9A
Other languages
English (en)
Inventor
李宰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115633267A publication Critical patent/CN115633267A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

公开了图像传感器和操作图像传感器的方法。所述图像传感器包括：第一电容器和第二电容器；第一晶体管，在光电二极管与浮置扩散节点之间，并且接收传输信号；第二晶体管，在第一电源端子与浮置扩散节点之间，并且接收复位信号；第三晶体管，在第二电源端子与第一节点之间，并且具有连接到浮置扩散节点的栅极；第四晶体管，在第一节点与列线之间，并且接收预充电信号；第五晶体管，在第一电容器与反馈节点之间，并且接收第一采样信号；第六晶体管，在第二电容器与反馈节点之间，并且接收第二采样信号；第七晶体管，在第一节点与反馈节点之间，并且接收第一开关信号；以及第八晶体管，在浮置扩散节点与反馈节点之间，并且接收第二开关信号。

Description

图像传感器和操作图像传感器的方法
本申请要求于2021年7月1日在韩国知识产权局提交的第10-2021-0086455号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开的示例实施例涉及图像传感器、成像装置和操作图像传感器的方法。
背景技术
互补金属氧化物半导体(CMOS)图像传感器可将来自光敏像素的电荷转换为像素位点处的电压。然后信号可通过行和列被复用到多个片上数模转换器。CMOS图像传感器可被容易地驱动，并且可具有减小的尺寸。CMOS图像传感器也可消耗少的电力。另外，CMOS工艺技术可互换地用于CMOS图像传感器，从而降低制造成本。因此，CMOS图像传感器的使用迅速增加。
发明内容
本公开的示例实施例提供了图像传感器、成像装置和操作图像传感器的方法。
根据本公开的示例实施例，一种图像传感器包括：第一电容器；第二电容器；第一晶体管，连接在光电二极管与浮置扩散节点之间，并且具有用于接收传输信号的栅极；第二晶体管，连接在第一电源端子与浮置扩散节点之间，并且具有用于接收复位信号的栅极；第三晶体管，连接在第二电源端子与第一节点之间，并且具有连接到浮置扩散节点的栅极；第四晶体管，连接在第一节点与列线之间，并且具有用于接收预充电信号的栅极；第五晶体管，连接在第一电容器与反馈节点之间，并且具有用于接收第一采样信号的栅极；第六晶体管，连接在第二电容器与反馈节点之间，并且具有用于接收第二采样信号的栅极；第七晶体管，连接在第一节点与反馈节点之间，并且具有用于接收第一开关信号的栅极；以及第八晶体管，连接在浮置扩散节点与反馈节点之间，并且具有用于接收第二开关信号的栅极。
根据本公开的示例实施例，一种成像传感器包括：第一电容器；第二电容器；第一传输晶体管，连接在第一光电二极管与浮置扩散节点之间，并且具有用于接收第一传输信号的栅极；第二晶体管，连接在第一电源端子与浮置扩散节点之间，并且具有用于接收复位信号的栅极；第三晶体管，连接在第二电源端子与第一节点之间，并且具有连接到浮置扩散节点的栅极；第四晶体管，连接在第一节点与接地端子之间，并且具有用于接收预充电信号的栅极；第一采样晶体管，连接在第一电容器与反馈节点之间，并且具有用于接收第一采样信号的栅极；第二采样晶体管，连接在第二电容器与反馈节点之间，并且具有用于接收第二采样信号的栅极；第七晶体管，连接在第一节点与反馈节点之间，并且具有用于接收第一开关信号的栅极；第八晶体管，连接在浮置扩散节点与反馈节点之间，并且具有用于接收第二开关信号的栅极；以及第九晶体管，连接在第一节点和列线之间，并且具有用于接收选择信号的栅极。
根据本公开的示例实施例，一种操作图像传感器的方法包括：选择全局快门操作和卷帘快门操作中的一个；当执行全局快门操作时，经由所述图像传感器的每个像素中的源极跟随器晶体管将复位电压和像素电压转储到相应的电容器；以及经由源极跟随器晶体管读出存储在每个像素中的电容器中的复位电压和像素电压。
根据本公开的示例实施例，一种图像传感器包括：像素阵列，具有布置在多条行线和多条列线中的多个像素；行驱动器，被配置为选择所述多条行线中的一条行线；模数转换电路，被配置为：将由像素阵列输出的模拟信号转换为数字数据；数字时钟发生器，被配置为生成用于将数字数据发送到图像信号处理器的传输时钟；以及时序控制器，被配置为控制像素阵列、行驱动器、模数转换电路和数字时钟发生器的时序，其中，所述多个像素中的每个像素通过使用单个源极跟随器晶体管的全局快门方案进行操作。
根据本公开的示例实施例，一种成像装置包括：图像传感器，被配置为从连接到行线与列线相交的点的多个像素组接收图像信号，将接收的图像信号转换为数字数据，并输出转换后的图像数据；以及图像信号处理器，被配置为对图像数据进行处理并输出处理后的图像数据，其中，所述多个像素组中的每个像素组包括多个像素，其中，所述多个像素中的每个像素通过使用单个源极跟随器晶体管的全局快门方案进行操作。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本公开的上面和其他的特征，在附图中：
图1是示出根据本公开的示例实施例的图像传感器的示图；
图2A是示出全局快门方案的示图；
图2B是示出卷帘快门方法的示图；
图3是示出根据本公开的示例实施例的像素的示图；
图4A、图4B和图4C是示出根据本公开的示例实施例的像素的操作的示图；
图5是示出根据本公开的示例实施例的操作像素的方法的时序图；
图6是示出根据本公开的示例实施例的操作图像传感器的方法的流程图；
图7是示出根据本公开的另一示例实施例的像素的示图；
图8是示出图7中示出的像素的操作的时序图；
图9是示出根据本公开的另一示例实施例的像素的示图；
图10是示出图9中示出的像素的操作的时序图；
图11是示出根据本公开的另一示例实施例的像素的示图；
图12A是示出根据本公开的示例实施例的红外(IR)像素的示图；
图12B是示出根据本公开的示例实施例的IR像素的操作时序的示图；
图13是示出根据本公开的另一示例实施例的像素的示图；
图14A是示出以2×2拜耳图案配置的像素的示图；
图14B是示出以4×4四像素合一图案配置的像素的示图；
图14C是示出以8×8Q单元图案配置的像素的示图；
图14D是示出包括IR子像素的像素的示图；
图15A是示出具有与每个色彩子像素对应的透镜的四合一像素的示图；
图15B是示出包括与四个相同的色彩子像素对应的透镜的四合一像素的示图；
图15C是示出包括与1×1子像素对应的透镜的4×4滤色器像素的示图；
图15D是示出与2×2子像素对应的4×4滤色器像素的示图；
图15E是示出与4×4子像素对应的4×4滤色器像素的示图；
图16A和图16B是示出具有2-PD结构的像素的示图；
图17A和图17B是示出以不同尺寸实现的像素组的示图；
图18是示出根据本公开的示例实施例的成像装置的示图；
图19是示出根据本公开的示例实施例的具有多相机模块的电子装置的示图；
图20是示出图19中示出的相机模块的详细配置的示图；以及
图21A和图21B是示出根据本公开的示例实施例的成像装置的示图。
具体实施方式
在下文中，将参照附图描述本公开的示例实施例。
图1是示出根据本公开的示例实施例的图像传感器100的示图。参照图1，图像传感器100可包括像素阵列110、行驱动器120、模数转换电路130、斜坡电压发生器160、时序控制器170和缓冲器180。
像素阵列110可包括以矩阵形式布置的多个像素，并且多个像素可连接到多条行线和多条列线。多个像素中的每个像素可包括感光器件。例如，感光器件可包括光电二极管、光电晶体管、端口栅极(port gate)或钉扎光电二极管。多个像素中的每个像素可包括至少一个感光器件。在本公开的一个示例实施例中，多个像素中的每个像素可包括多个感光器件。多个感光器件可彼此堆叠。
多个像素中的每个像素可使用感光器件感测光，并且可将光转换为像素信号，该像素信号可以是电信号。多个像素中的每个像素可检测特定光谱区域(或范围)中的光。例如，多个像素可包括用于将红色光谱区域中的光转换为电信号的红色像素、用于将绿色光谱区域中的光转换为电信号的绿色像素和用于将蓝色光谱区域中的光转换为电信号的蓝色像素。用于透射特定光谱区域中的光的滤色器可设置在多个像素中的每个像素上。
多个像素中的每个像素可被实现为使用单个源极跟随器晶体管来操作信号转储操作(signal dump operation)和读出操作两者。
行驱动器120可被实现为以行为单位驱动像素阵列110。行驱动器120可对由时序控制器170生成的行控制信号(例如，地址信号)进行解码，并且可响应于解码后的行控制信号来选择包括在像素阵列110中的多条行线中的至少一条行线。例如，行驱动器120可生成行选择信号。另外，像素阵列110可从通过行驱动器120提供的行选择信号选择的行来输出像素信号。像素信号可包括复位信号和图像信号。
模数转换电路130可被实现为响应于激活信号将从像素阵列110输入的模拟像素信号转换为数字数据。模数转换电路130可包括比较器电路140和计数器电路150。
比较器电路140可被实现为将由单位像素输出的像素信号与斜坡电压RAMP进行比较，单位像素连接到包括在像素阵列110中的列线之一。比较器电路140可包括被设置为与像素阵列110的每个列对应的多个比较器141。每个比较器141可连接到像素阵列110和斜坡电压发生器160。
比较器141(CMP)可被实现为接收像素信号和由斜坡电压发生器160生成的斜坡电压RAMP，将像素信号与斜坡电压RAMP进行比较，并且将比较结果信号输出到输出端子。另外，比较器141可生成应用了相关双采样(CDS)技术的比较结果信号。由多个像素输出的像素信号可具有由每个像素的独特特性(例如，固定模式噪声(FPN)等)引起的偏差，或由用于从像素输出像素信号的逻辑的特性的差异引起的偏差。相关双采样技术可用于计算每个像素信号的复位分量(或复位信号)和图像分量(或图像信号)，并且提取差值作为有效信号分量以补偿像素信号之间的偏差。比较器141可输出应用了相关双采样技术的比较结果信号。
另外，比较器141可被实现为两级放大器。例如，比较器141可包括用于将像素信号与斜坡电压进行比较的第一放大器，以及用于对第一放大器的输出进行放大和输出的第二放大器。在本公开的一个示例实施例中，第一放大器可在自动归零级中基于比在比较操作级中小的偏置电流量进行操作。因此，输入范围可随着噪声减小而增大。在本公开的一个示例实施例中，第二放大器可自适应地控制为每个操作级生成偏置电流的电流源，并且可在决策之前和之后生成最小偏置电流。因此，可防止由第二放大器的操作引起的电源波动。在本公开的一个示例实施例中，第一放大器可包括用于将输出端子连接到公共节点的限制电路。这里，限制电路可防止公共节点的电压电平降低到低于第一放大器可正常操作的最小值，并且可补偿输出节点中发生的电压波动。
另外，比较器电路140可被实现为根据列线组而在不同时间点输出决策信号(例如，比较器的输出信号)。
计数器电路150可包括多个计数器。多个计数器151(CNT)中的每个像素可连接到比较器141的输出端子，并且可被实现为基于每个比较器141的输出进行计数。计数器控制信号可包括计数器激活信号、计数器时钟信号、用于控制多个计数器151的复位操作的计数器复位信号、以及用于使多个计数器151中的每个计数器的相应内部位反转的反转信号。计数器电路150可通过根据计数器时钟信号对比较结果信号进行计数来输出数字数据。
计数器151(CNT)可包括向上/向下计数器或逐位计数器。在这种情况下，逐位计数器可执行与向上/向下计数器的操作类似的操作。例如，逐位计数器可响应于接收到特定信号而执行仅向上计数的功能和将计数器内的所有位反转为1的补码的功能。逐位计数器可执行复位计数，并且可将计数反转为1的补码(换句话说，负值)。
斜坡电压发生器160可被实现为生成斜坡电压RAMP(或参考电压)。斜坡电压发生器160可基于由时序控制器170提供的斜坡控制信号CTRP进行操作。斜坡控制信号CTRP可包括斜坡使能信号、模式信号等。当斜坡使能信号被激活时，斜坡电压发生器160可生成具有基于模式信号确定的斜率的斜坡电压RAMP。
时序控制器170可被实现为通过将控制信号或时钟信号输出到行驱动器120、模数转换电路130和斜坡电压发生器160中的每个来控制行驱动器120、模数转换电路130和斜坡电压发生器160的操作或时序。另外，时序控制器170可生成被提供给比较器电路140的开关控制信号，以允许决策速度根据列线组而不同。
缓冲器180可被实现为对由模数转换电路130输出的数字数据进行临时存储、放大和输出。缓冲器180可包括列存储器块181(MEM)和感测放大器电路182(SA)。
列存储器块181(MEM)可包括多个存储器。多个存储器中的每个存储器可临时存储由多个计数器151中的每个计数器151输出的数字数据，并且可将数字数据输出到感测放大器电路182。
感测放大器电路182(SA)可被实现为对由多个存储器输出的数字数据进行感测和放大。感测放大器电路182可将放大的数字数据作为图像数据IDATA输出到图像信号处理器。
本公开的示例实施例中的图像传感器100可使用单个源极跟随器晶体管来执行信号转储操作和读出操作。本公开的示例实施例中的图像传感器100可实现具有“将开关晶体管连接到浮置扩散区的单个源极跟随器晶体管”的像素，从而减小像素的面积并且在噪声方面具有优异的特性。
通常，图像传感器100的像素驱动方法可包括卷帘快门(rolling shutter)方法和全局快门方案。
图2A是示出全局快门方案的示图。图2B是示出卷帘快门方法的示图。参照图2A，对于全局快门操作，可将在单个帧中由所有光学器件光电转换的整个信号同时传送到浮置扩散节点，并且可通过依次选择的行来输出对应像素的图像信号。参照图2B，对于卷帘快门方法，可通过排(line)单元(或行单元)按顺序执行复位操作和读出操作。
本公开的示例实施例中的像素PX可被实现为单个源极跟随器晶体管，单个源极跟随器晶体管被配置为同时执行全局转储操作和读出操作。
图3是示出根据本公开的示例实施例的像素PX的示图。参照图3，像素PX可包括光电二极管PD、晶体管T1至T8、第一电容器C1和第二电容器C2。
第一晶体管T1(或传输晶体管)可连接在光电二极管PD与浮置扩散节点FD之间，并且可包括用于接收传输信号TG的栅极。
第二晶体管T2(或复位晶体管)可连接在第一电源端子与浮置扩散节点FD之间，并且可包括用于接收复位信号RG的栅极。第一电源端子(或级)可接收电源电压VDD。
第三晶体管T3(或源极跟随器晶体管)可连接在第二电源端子与第一节点N1之间，并且可包括连接到浮置扩散节点FD的栅极。第二电源端子(或级)可接收电源电压VDD。第三晶体管T3可执行输出浮置扩散节点FD的电压的源极跟随器功能。图3中示出的第一电源端子和第二电源端子可被提供有相同的电源电压VDD。然而，本公开的示例实施例不限于此。例如，第一电源端子和第二电源端子可被提供有不同的电源电压。
第四晶体管T4(或预充电晶体管)可连接在第一节点N1与列线CL之间，并且可包括用于接收预充电信号VPC的栅极。在本公开的一个示例实施例中，第四晶体管T4可执行三个功能。首先，当读出操作被执行时，第四晶体管T4可执行将第一节点N1的电压传送到列线CL的功能。在这种情况下，第一电平的预充电信号VPC可被输入到第四晶体管T4的栅极。第二，第四晶体管T4可在信号转储操作中执行偏置功能。在这种情况下，第二电平的预充电信号VPC可被输入到第四晶体管T4的栅极。第二电平可低于第一电平。例如，第一电平可以是3.7V，第二电平可以是0.4V。最后，第四晶体管T4可针对列线CL执行导通/截止功能。在这种情况下，0V可被输入到第四晶体管T4的栅极。
第五晶体管T5(或第一采样晶体管)可连接到第一电容器C1和反馈节点Z，并且可包括用于接收第一采样信号SMP1的栅极。
第六晶体管T6(或第二采样晶体管)可连接到第二电容器C2和反馈节点Z，并且可包括用于接收第二采样信号SMP2的栅极。
第七晶体管T7(或第一开关晶体管)可连接在反馈节点Z与第一节点N1之间，并且可包括用于接收第一开关信号SW1的栅极。
第八晶体管T8(或第二开关晶体管)可连接在反馈节点Z与浮置扩散节点FD之间，并且可包括用于接收第二开关信号SW2的栅极。
第一电容器C1(或第一存储单元)和第二电容器C2(或第二存储单元)中的每个的一端可连接到电源端子VDD。另外，第一电容器C1和第二电容器C2中的每个的另一端可连接到相应的晶体管T5和T6。图3中示出的第一电容器C1和第二电容器C2中的每个的一端可连接到电源端子。然而，本公开的示例实施例不限于此。例如，第一电容器C1和第二电容器C2中的每个的一端可连接到接地端子GND。
本公开的示例实施例中的像素PX可使用单个源极跟随器晶体管T3来执行全局信号转储操作和卷帘读出(rolling readout，又称为滚动读出)操作。
图4A、图4B和图4C是示出根据本公开的示例实施例的像素PX的操作的示图。
参照图4A，像素PX可执行卷帘快门操作。浮置扩散节点FD的信号可通过卷帘快门方法被传送到相应的列线CL。在这种情况下，像素PX的存储单元可通过第七晶体管T7和第八晶体管T8被去激活。
参照图4B，像素PX可执行全局快门方案的信号转储操作。与复位电压对应的浮置扩散节点FD的电荷可被存储在第一电容器C1中，并且与像素电压对应的浮置扩散节点FD的电荷可被存储在第二电容器C2中。例如，浮置扩散节点FD的电荷可从第三晶体管T3传递到第七晶体管T7，然后传递到第五晶体管T5和第六晶体管T6。在这种情况下，晶体管T8可截止，使得像素PX的反馈节点Z不连接到浮置扩散节点FD。在这种情况下，可将用于保持像素PX的偏置的预充电信号VPC的电压(例如，高达0.4V)施加到晶体管T4的栅极。
参照图4C，像素PX可执行全局快门方案的读出操作。在反馈节点Z连接到浮置扩散节点FD的状态下，可将存储在第一电容器C1中的复位电压和存储在第二电容器C2中的像素电压依次读出到相应的列线CL。在这种情况下，可将用于将像素PX的电压传送到列线CL的预充电信号VPC的电压(例如，高达3.7V)施加到晶体管T4的栅极。
图5是示出根据本公开的示例实施例的操作像素PX的方法的时序图。参照图5，像素PX的操作可被划分为全局信号转储操作和卷帘读出操作。
在全局信号转储操作中，第一开关信号SW1可具有高电平，第二开关信号SW2可具有低电平。换句话说，当第七晶体管T7由具有高电平的第一开关信号SW1导通时，存储单元(参见图3中的T5、T6、C1和C2)可连接到源极跟随器晶体管T3的一端。在这种情况下，预充电信号VPC可具有用于对像素PX进行偏置的偏置电压VB的电平。偏置电压VB可大于0V并且低于电源电压VDD。
如图5中所示，在全局信号转储操作中的预定时段内，复位信号RG可具有高电平，并且传输信号TG可保持低电平状态，使得浮置扩散节点FD可利用复位电压进行充电。此后，当第一采样信号SMP1在预定时段内具有高电平时，浮置扩散节点FD的复位电压可通过源极跟随器晶体管T3放大，并且放大的电压可被存储在第一电容器C1中。此后，在预定时段内，复位信号RG可具有低电平，并且传输信号TG可保持高电平，使得浮置扩散节点FD可通过从光电二极管PD传送的电荷利用像素电压进行充电。此后，当第二采样信号SMP2在预定时段内具有高电平时，浮置扩散节点FD的像素电压可通过源极跟随器晶体管T3放大，并且放大的电压可被存储在第二电容器C2中。可同时对像素阵列110的所有行执行上述全局信号转储操作。
此后，可对像素阵列110的每个行执行卷帘读出操作。如图5中所示，在卷帘读出操作中，第一开关信号SW1可具有低电平，第二开关信号SW2可具有高电平。换句话说，当第八晶体管T8被高电平第二开关信号SW2导通时，存储单元(参见图3中的T5、T6、C1和C2)可连接到浮置扩散节点FD。在这种情况下，为了传送像素PX的数据，预充电信号VPC可具有电源电压VDD的电平。
当第一开关信号SW1具有低电平、第二开关信号SW2保持高电平并且复位信号RG从高电平变为低电平时，反馈节点Z可被预充电。此后，第一采样信号SMP1可在预定时间内具有高电平。在这种情况下，存储在第一电容器C1中的复位电压可被传送到浮置扩散节点FD，浮置扩散节点FD的复位电压可通过源极跟随器晶体管T3放大，并且放大的电压可通过第四晶体管T4传送到相应的列线CL。可通过第一模数转换操作RST ADC将传送到列线CL的复位电压转换为数字值。
此后，复位信号RG可处于高电平状态，并且传输信号TG可在预定时间内处于高电平状态。因此，浮置扩散节点FD和光电二极管PD可被重置。在这种情况下，由于第二开关信号SW2处于高电平状态，因此反馈节点Z可被预充电(例如，复位)。此后，第二采样信号SMP2可在预定时间内具有高电平。在这种情况下，存储在第二电容器C2中的像素电压可被传送到浮置扩散节点FD，浮置扩散节点FD的像素电压可通过源极跟随器晶体管T3放大，并且放大的电压可通过第四晶体管T4被传送到相应的列线CL。可通过第二模数转换操作SIG ADC将传送到列线CL的像素电压转换为数字值。此后，传输信号TG可在预定时间之后处于高电平状态。此后，复位信号RG可具有高电平。
图6是示出根据本公开的示例实施例的操作图像传感器的方法的流程图。参照图1至图6，操作图像传感器100的方法可包括如下操作。图像传感器100可选择快门模式(S110)。快门模式可以是全局快门方案和卷帘快门方法中的一种。当快门模式是全局快门方案时，可对像素阵列110的全部行执行全局转储操作(S120)。例如，当执行全局快门操作时，复位电压和像素电压可经由每个像素中的源极跟随器晶体管T3(参见图3)被转储到相应的第一电容器C1和第二电容器C2(参见图3)。此后，可针对每个行执行卷帘读出操作(S130)。例如，可经由源极跟随器晶体管T3读出存储在每个像素中的第一电容器C1中的复位电压和第二电容器C2中的像素电压。全局信号转储操作和卷帘读出操作可与参照图5描述的操作相同。
在本公开的一个示例实施例中，在卷帘快门操作中，第一电容器C1和第二电容器C2可与源极跟随器晶体管T3分开。在本公开的一个示例实施例中，流经源极跟随器晶体管T3的电流可在全局转储操作中被恒定地偏置。在本公开的一个示例实施例中，当卷帘读出操作被执行时，源极跟随器晶体管T3的栅极和反馈节点Z(参见图3)可彼此连接。在本公开的一个示例实施例中，在卷帘读出操作中输出存储在第一电容器C1和第二电容器C2中的电压之前，可对反馈节点Z进行预充电。
本公开的示例实施例中的像素还可包括用于将信号转储操作的偏置功能与读出操作的功能分开的选择晶体管。
图7是示出根据本公开的另一示例实施例的像素PXa的示图。参照图7，与图3中示出的像素PX不同，像素PXa还可包括第九晶体管T9(或选择晶体管)，第九晶体管T9被配置为响应于选择信号SEL将第一节点N1连接到相应的列线CL。例如，第九晶体管T9可连接在第一节点N1与列线CL之间，并且第九晶体管T9的栅极可接收选择信号SEL。在这种情况下，第四晶体管T4可专门执行像素PXa的偏置功能。由第九晶体管T9输出到列线CL的电压VOUT可以是像素电压或复位电压。
图8是示出图7中示出的像素PXa的操作的时序图。参照图8，对于像素PXa的操作，与图5中示出的时序不同，预充电信号VPC可不同，并且选择信号SEL可被添加。预充电信号VPC可在全局信号转储操作中具有偏置电压VB的电平，并且可在卷帘读出操作中具有地电压GND的电平。另外，选择信号SEL可在全局信号转储操作中具有低电平，并且可在卷帘读出操作中具有高电平。当第九晶体管T9在卷帘读出操作中响应于具有高电平的选择信号SEL而导通时，被放大并传送到第一节点N1的像素电压或复位电压可被传送到相应的列线CL。
本公开的示例实施例中的像素可利用用于双光电二极管(2-PD)操作的三电容器结构来实现。
图9是示出根据本公开的另一示例实施例的像素PXb的示图。参照图9，与图7中示出的像素PXa不同，像素PXb可包括连接到第一光电二极管PD1的晶体管T1-1(或第一传输晶体管)、连接到第二光电二极管PD2的晶体管T1-2(或第二传输晶体管)、用于存储与第一光电二极管PD1对应的第一像素电压的第二电容器C2、用于存储与第二光电二极管PD2对应的第二像素电压的第三电容器C3、将反馈节点Z连接到第二电容器C2的晶体管T6-1(或第二采样晶体管)、以及将反馈节点Z连接到第三电容器C3的晶体管T6-2(或第三采样晶体管)。在图9中，第一传输晶体管T1-1在其栅极处接收第一传输信号TG1，第二传输晶体管T1-2在其栅极处接收第二传输信号TG2。另外，第三采样晶体管T6-2在其栅极处接收第三采样信号SMP3。
图10是示出图9中示出的像素PXb的操作的时序图。参照图10，与图8中示出的时序不同，像素PXb的操作可添加第二传输信号TG2和第三采样信号SMP3。在图10中，在卷帘读出操作中可响应于具有高电平的第三采样信号SMP3执行第三模数转换操作SIG ADC。
本公开的示例实施例中的像素还可包括可根据照度环境(高照度/低照度)被选择性地使用的电容器。
图11是示出根据本公开的另一示例实施例的像素PXc的示图。参照图11，与图7中示出的像素PXa不同，像素PXc可包括用于在高亮度时附加地存储像素电压的第三电容器C3(或第三存储单元)，以及连接到反馈节点Z的晶体管T6-2(或第三采样晶体管)。
在本公开的一个示例实施例中，当在全局信号转储操作中照度值低时，像素PXc可通过采样晶体管T6-1将像素电压存储在第二电容器C2中。在本公开的一个示例实施例中，当在全局信号转储操作中照度值高时，像素PXc可通过采样晶体管T6-2将像素电压存储在第三电容器C3中。在这种情况下，第三电容器C3的电容可大于第二电容器C2的电容。
在本公开的另一示例实施例中，当亮度高时，像素PXc可通过采样晶体管T6-1和T6-2将像素电压存储在两个电容器C2和C3中。
本公开的示例实施例中的像素可利用红外(IR)传感器结构来实现。
图12A是示出根据本公开的示例实施例的IR像素PXd的示图。图12B是示出根据本公开的示例实施例的IR像素的操作时序的示图。
参照图12A，与图7中示出的像素PXa不同，IR像素PXd可具有其中还包括转换增益晶体管T10和预充电选择晶体管T11的结构。转换增益晶体管T10(或第十晶体管)可设置在第二晶体管T2与浮置扩散节点FD之间。预充电选择晶体管T11(或第十一晶体管)可连接到第四晶体管T4的端子。
转换增益晶体管T10可响应于转换增益信号DCG而导通。例如，当照度值高时，转换增益信号DGC可具有高电平状态。因此，转换增益晶体管T10可在高照度情况下增加浮置扩散节点FD的容量。
预充电选择晶体管T11可响应于预充电选择信号PSEL而导通。
参照图12B，与图8中示出的时序不同，预充电选择信号PSEL可被添加到IR像素PXd的操作。在全局信号转储操作和卷帘读出操作中，预充电信号VPC可具有偏置电压VB的电平。在本公开的一个示例实施例中，偏置电压VB可以是约0.4V。然而，本公开的示例实施例中的偏置电压VB不限于此。预充电晶体管T4可通过具有偏置电压VB的预充电信号VPC始终保持导通状态。另外，预充电选择信号PSEL可在全局信号转储操作中具有高电平，并且可在卷帘读出操作中具有低电平。如上所述，通过将信号转储操作的偏置功能和读出操作的预充电选择功能分离，在IR像素PXd的操作中，偏置可被稳定地维持。在图12A中，浮置扩散节点FD的容量可增加单个转换增益晶体管T10那么多。然而，本公开的示例实施例不限于此。例如，浮置扩散节点FD的容量可通过添加多个晶体管而根据环境变化。
图13是示出根据本公开的另一示例实施例的像素PXe的示图。参照图13，与图12A中的示例不同，像素PXe可具有其中还可包括彼此串联连接的转换增益晶体管T10-1和T10-2的结构。转换增益晶体管T10-1和T10-2可响应于相应的转换增益信号CGS1和CGS2而导通，从而改变浮置扩散节点FD的容量。
在本公开的示例实施例中的连接到行线与列线相交的区域的多个像素可被实现为具有各种色彩图案的单个像素组。
图14A是示出以2×2拜耳(Bayer)图案配置的像素的示图。图14B是示出以4×4四像素合一(tetra，或称为像素四合一)图案配置的像素的示图。图14C是示出以8×8Q单元(Q-cell)图案配置的像素的示图。图14D是示出包括红外光(IR)子像素的像素的示图。
图14A、图14B、图14C和图14D中示出的拜耳图案可包括红色子像素R、蓝色子像素B和绿色子像素G。然而，本公开的示例实施例中的拜耳图案不限于此。可通过适当地设置红色子像素R、蓝色子像素B、绿色子像素G或白色子像素W以各种方式来配置本公开的示例实施例中的拜耳图案。
本公开的示例实施例中的像素组可包括各种尺寸的透镜。
图15A是示出具有与每个色彩子像素对应的透镜的四合一像素(tetra pixel)的示图。图15B是示出包括与四个相同的色彩子像素对应的透镜的四合一像素的示图。图15C是示出包括与1×1子像素对应的透镜的4×4滤色器像素的示图。图15D是示出与2×2子像素对应的4×4滤色器像素的示图。图15E是示出与4×4子像素对应的4×4滤色器像素的示图。
图15A、图15B、图15C、图15D和图15E中示出的滤色器像素和与其对应的透镜的尺寸仅仅是示例。换句话说，本公开不限于此。
本公开的示例实施例中的像素可以以共享单个浮置扩散区的2-PD结构来实现。
图16A和图16B是示出具有2-PD结构的像素的示图。参照图16A，2-PD像素可通过像素内深沟槽隔离(deep trench isolation，DTI)将左PD与右PD隔离，并且参照图16B，2-PD像素可通过PN结将左PD与右PD隔离。
浮置扩散区FD可连接到共同设置在像素中的一对左PD和右PD。换句话说，第一浮置扩散区可共同连接到四个光电转换元件。浮置扩散区FD可包括(例如)N型杂质。设置在第一像素的基底上的第一传输栅极TG1和第二传输栅极TG2以及设置在第二像素的基底上的第一传输栅极TG1和第二传输栅极TG2可共享浮置扩散区FD。
可设置本公开的示例实施例中的连接到行线与列线相交的点的多个像素组。多个像素组中的每个像素组可包括多个像素。在这种情况下，像素组的像素的尺寸可不同。
图17A和图17B是示出以不同尺寸实现的像素组的示图。参照图17A，示出了利用具有相同尺寸的像素实现的拜耳图案和具有至少一个具有不同尺寸的像素的拜耳图案。参照图17B，示出了利用具有相同尺寸的像素实现的四合一像素图案和具有至少一个具有不同尺寸的像素的四合一像素图案。
图18是示出根据本公开的示例实施例的成像装置(例如，相机模块)200的示图。参照图18，成像装置200可包括透镜组件210、闪光灯220、图像传感器230、图像稳定器240、存储器250或图像信号处理器260。
透镜组件210可收集从待成像的主体发射的光。透镜组件210可包括一个或多个透镜。在本公开的一个示例实施例中，成像装置200可包括多个透镜组件210。在这种情况下，成像装置200可形成例如双相机、360度相机或球面相机。多个透镜组件210的一部分可具有相同的透镜属性(例如，视场(FoV)、焦距、自动聚焦、f数或光学变焦)，或者至少一个透镜组件可具有与不同透镜组件的透镜属性不同的一个或多个透镜属性。透镜组件210可包括例如广角镜头或长焦镜头。
闪光灯220可发射用于增强从主体发射或反射的光的光。在本公开的一个示例实施例中，闪光灯220可包括一个或多个发光二极管(例如，红绿蓝(RGB)LED、白色LED、红外LED或紫外(UV)LED)或氙气灯。图像传感器230可通过将从主体发射或反射并透射通过透镜组件210的光转换为电信号来获得与主体对应的图像。在本公开的一个示例实施例中，图像传感器230可包括从具有不同属性的图像传感器(诸如，RGB传感器、黑白(BW)传感器、IR传感器或UV传感器)、具有相同属性的多个图像传感器或具有不同属性的多个图像传感器中选择的图像传感器。图像传感器230可被实现为参照图1至图17描述的像素或具有所述像素的图像传感器。在本公开的一个示例实施例中，多个图像传感器的分辨率可相同或不同。多个图像传感器中的每个图像传感器的不同分辨率可指示包括在多个图像传感器中的每个图像传感器中的像素的数量不同。例如，多个图像传感器中的第一图像传感器可包括120,000个像素，多个图像传感器中的第二图像传感器可包括80,000个像素(像素的数量为3：2的比)。在这种情况下，当相机模块200包括五个图像信号处理器(ISP)时，第一图像传感器的图像帧数据可由五个ISP之中的第一ISP至第三ISP处理，第二图像传感器的图像帧数据可由五个ISP之中的第四ISP至第五ISP处理。
在本公开的一个示例实施例中，当第二图像传感器不操作而仅第一图像传感器操作时，可基于所有五个ISP来处理第一图像传感器的图像帧数据。在本公开的一个示例实施例中，多个图像传感器可输出不同类型的图像帧数据。例如，多个图像传感器可输出不同色彩的图像帧数据。例如，第一图像传感器可以是色彩图像传感器，第二图像传感器可以是黑白图像传感器。在这种情况下，第一图像传感器的图像帧数据可比第二图像传感器的图像帧数据请求更多的处理(诸如，“色彩插值”和“白平衡”)。因此，当第一图像传感器和第二图像传感器具有相同的分辨率并且成像装置200包括五个ISP时，五个ISP之中的四个ISP可处理第一图像传感器的图像帧数据，并且另一个ISP可处理第二图像传感器的图像帧数据。
图像稳定器240可响应于成像装置200或包括成像装置200的电子装置的移动而在特定方向上移动包括在透镜组件210中的至少一个透镜或图像传感器230，或者可控制图像传感器230的操作特性(例如，调整读出时序)，并且此操作可补偿移动对拍摄的图像的负面影响的至少一部分。在本公开的一个示例实施例中，图像稳定器240可使用设置在成像装置200内部或外部的陀螺仪传感器或加速度传感器来感测成像装置200或电子装置的移动。在本公开的一个示例实施例中，图像稳定器240可被实现为例如光学图像稳定器。
存储器250可临时存储通过图像传感器230获得的图像的至少一部分以用于后续图像处理操作。例如，当图像获取根据快门被延迟或者多个图像被高速获得时，获得的原始图像(例如，拜耳图案图像或高分辨率图像)可被存储在存储器250中，并且与原始图像对应的复制图像(例如，低分辨率图像)可通过显示装置被预览。此后，当满足指定条件(例如，用户输入或系统命令)时，例如，可由图像信号处理器260获得并处理存储在存储器250中的原始图像的至少一部分。在本公开的一个示例实施例中，存储器250可被配置为缓冲器180的至少一部分，或者被配置为独立操作的存储器。
图像信号处理器260可对通过图像传感器230获得的图像或存储在存储器250中的图像执行一个或多个图像处理操作。一个或多个图像处理可包括生成深度图(depth map)、3D建模、创建全景、提取特征点、合成图像或补偿图像(例如，减少噪声、调整分辨率、调整亮度、模糊、锐化或软化)。附加地或可选地，图像信号处理器260可对包括在成像装置200中的组件中的至少一者(例如，图像传感器(230))执行控制。由图像信号处理器260处理的图像可被存储回存储器250中以供进一步处理，并且可作为成像装置200的外部组件而设置。
图19是示出根据本公开的示例实施例的具有多相机模块的电子装置的示图。参照图19，电子装置1000可包括相机模块组1100、应用处理器1200、电源管理集成电路(PMIC)1300和外部存储器(也称为存储装置)1400。
相机模块组1100可包括多个相机模块1100a、1100b和1100c。尽管图19示出了设置有三个相机模块1100a、1100b和1100c的本公开的示例实施例，但是本公开不限于此。在本公开的一个示例实施例中，相机模块组1100可被修改为仅包括两个相机模块。另外，在本公开的一个示例实施例中，相机模块组1100可被修改为包括n(n是等于或大于4的自然数)个相机模块。
图20是示出图19中示出的相机模块1100b的详细配置的示图。下面的描述也将应用于本公开的示例实施例中的其他相机模块1100a和1100c。参照图20，相机模块1100b可包括棱镜1105、光路折叠元件1110(在下文中，被称为“OPFE”)、致动器1130、成像装置1140和存储装置1150。
棱镜1105可包括光反射材料的反射表面1107，以修改从外部入射的光L的路径。在本公开的示例实施例中，棱镜1105可将沿第一方向X入射的光L的路径改变为沿着垂直于第一方向X的第二方向Y。另外，棱镜1105可围绕中心轴1106沿A方向旋转光反射材料的反射表面1107，或者可沿B方向旋转中心轴1106，使得沿第一方向(X)入射的光L的路径可改变为沿着第二方向Y。在这种情况下，OPFE 1110也可沿垂直于第一方向(X)和第二方向(Y)的第三方向(Z)移动。在本公开的示例实施例中，如所示出的，棱镜1105沿A方向的最大旋转角度沿正(+)A方向可以是15度或更小，并且沿负(-)A方向可大于15度，但是本公开不限于此。在本公开的示例实施例中，棱镜1105可沿正(+)或负(-)B方向移动大约20度，或者在10度与20度之间，或者在15度与20度之间，并且对于移动角度，棱镜1105可沿正(+)或负(-)B方向移动相同的角度，或者可移动在约1度的范围内类似的角度。在本公开的示例实施例中，棱镜1105可沿平行于中心轴1106的延伸方向的第三方向(例如，Z方向)移动光反射材料的反射表面1107。
OPFE 1110可包括例如光学透镜，光学透镜包括m(其中，m是正整数)个透镜。m个透镜可沿第二方向Y移动，以改变相机模块1100b的光学变焦比。例如，当相机模块1100b的基本光学变焦比率是Z，并且包括在OPFE 1110中的m个光学透镜移动时，相机模块1100b的光学变焦比率可以是3Z、5Z或更高。
致动器1130可将OPFE 1110或光学透镜(在下文中，被称为光学透镜)移动到特定位置。例如，致动器1130可调整光学透镜的位置，使得图像传感器1142可设置在光学透镜的焦距处以用于精确感测。
成像装置1140可包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可使用通过光学透镜提供的光L来感测感测目标的图像。控制逻辑1144可控制相机模块1100b的总体操作。例如，控制逻辑1144可根据通过控制信号线CSLb提供的控制信号来控制相机模块1100b的操作。
存储器1146可存储相机模块1100b的操作所需的信息(诸如，校准数据1147)。校准数据1147可包括相机模块1100b使用外部提供的光L生成图像数据所需的信息。校准数据1147可包括例如上述关于旋转角度的信息、关于焦距的信息、关于光轴的信息等。当相机模块1100b被实现为其焦距根据光学透镜的位置而改变的多状态相机时，校准数据1147可包括关于光学透镜的每个位置(或每个状态)的焦距值和自动聚焦的信息。
存储装置1150可存储通过图像传感器1142感测的图像数据。存储装置1150可设置在成像装置1140的外部，并且可被实现为与形成成像装置1140的传感器芯片堆叠。在本公开的示例实施例中，存储装置1150可被实现为电可擦除可编程只读存储器(EEPROM)，但是本公开不限于此。
一起参照图19和图20，在本公开的示例实施例中，多个相机模块1100a、1100b和1100c中的每个可包括致动器1130。因此，多个相机模块1100a、1100b和1100c中的每个可根据包括在其中的致动器1130的操作包括相同或不同的校准数据1147。在本公开的示例实施例中，多个相机模块1100a、1100b和1100c之中的一个相机模块(例如，1100b)可被实现为包括上述棱镜1105和OPFE 1110的折叠镜头型相机模块，并且其他相机模块(例如，1100a和1100c)可以是不包括棱镜1105和OPFE 1110的垂直型相机模块，但是本公开不限于此。
在本公开的示例实施例中，多个相机模块1100a、1100b和1100c之中的一个相机模块(例如，1100b)可被实现为例如可使用红外线(IR)提取深度信息的垂直型深度相机。在这种情况下，应用处理器1200可将由深度相机提供的图像数据与由另一相机模块(例如，相机模块1100a或1100c)提供的图像数据合并，并且可生成3D深度图像。在本公开的示例实施例中，多个相机模块1100a、1100b和1100c之中的至少两个相机模块(例如，1100a和1100b)可具有不同的视场。在这种情况下，例如，多个相机模块1100a、1100b和1100c之中的至少两个相机模块(例如，1100a和1100b)的光学透镜可彼此不同，但是本公开不限于此。另外，在本公开的示例实施例中，多个相机模块1100a、1100b和1100c的视场可彼此不同。在这种情况下，包括在多个相机模块1100a、1100b和1100c中的每个中的光学透镜也可彼此不同，但是本公开不限于此。在本公开的示例实施例中，多个相机模块1100a、1100b和1100c可被配置为彼此物理分离。换句话说，一个图像传感器1142的感测区域可不被多个相机模块1100a、1100b和1100c划分和使用，并且独立的图像传感器1142可设置在多个相机模块1100a、1100b和1100c中的每个中。
返回参照图19，应用处理器1200可包括图像处理装置1210、存储器控制器1220和内部存储器1230。应用处理器1200可被实现为与多个相机模块1100a、1100b和1100c分开。例如，应用处理器1200和多个相机模块1100a、1100b和1100c可被实现为作为单独的半导体芯片彼此分开。图像处理装置1210可包括多个子处理器(例如，子图像处理器)1212a、1212b和1212c、图像生成器1214以及相机模块控制器1216。图像处理装置1210可包括与多个相机模块1100a、1100b和1100c的数量对应的多个子图像处理器1212a、1212b和1212c。
由相机模块1100a、1100b和1100c中的每个生成的图像数据可通过彼此分开的图像信号线ISLa、ISLb和ISLc被提供给相应的子图像处理器1212a、1212b和1212c。例如，由相机模块1100a生成的图像数据可通过图像信号线ISLa被提供给子图像处理器1212a，由相机模块1100b生成的图像数据可通过图像信号线ISLb被提供给子图像处理器1212b，由相机模块1100c生成的图像数据可通过图像信号线ISLc被提供给子图像处理器1212c。可使用例如基于移动行业处理器接口(MIPI)的相机串行接口(CSI)来执行图像数据传输，但是本公开不限于此。
在本公开的示例实施例中，一个子图像处理器可被布置为对应于多个相机模块。例如，子图像处理器1212a和子图像处理器1212c可不被实现为如图所示彼此分开，而是可被实现为集成到单个子图像处理器中，并且由相机模块1100a和相机模块1100c提供的图像数据可通过选择装置(例如，复用器)被选择，并且可被提供给集成的子图像处理器。可将提供给子图像处理器1212a、1212b和1212c中的每个的图像数据提供给图像生成器1214。图像生成器1214可根据图像生成信息或模式信号，使用由子图像处理器1212a、1212b和1212c中的每个提供的图像数据来生成输出图像。例如，图像生成器1214可根据图像生成信息或模式信号，通过合并由具有不同视场的相机模块1100a、1100b和1100c生成的图像数据的至少一部分来生成输出图像。另外，图像生成器1214可根据图像生成信息或模式信号，通过选择由具有不同视场的相机模块1100a、1100b和1100c生成的图像数据中的一个来生成输出图像。
在本公开的示例实施例中，图像生成信息可包括变焦信号或变焦因子。另外，在本公开的示例实施例中，模式信号可以是例如基于用户选择的模式的信号。当图像生成信息是变焦信号(变焦因子)，并且相机模块1100a、1100b和1100c具有不同的视场时，图像生成器1214可根据变焦信号的类型执行不同的操作。例如，当变焦信号是第一信号时，由相机模块1100a输出的图像数据可与由相机模块1100c输出的图像数据合并，并且可使用合并后的图像信号和由相机模块1100b输出的尚未在合并中使用的图像数据来生成输出图像。当变焦信号是与第一信号不同的第二信号时，图像生成器1214可不执行图像数据合并，而是可通过选择由每个相机模块1100a、1100b和1100c输出的图像数据中的一个来生成输出图像。然而，本公开不限于此，并且如果需要，可改变处理图像数据的方法。
在本公开的示例实施例中，图像生成器1214可从多个子图像处理器1212a、1212b和1212c中的至少一个接收具有不同曝光时间的多个图像数据，并且可对其执行高动态范围(HDR)处理，使得可生成具有增加的动态范围的合并图像数据。如图1至图10中所述，当在相机模块1100a、1100b和1100c中的至少一个中执行模拟操作时，多个子图像处理器1212a、1212b和1212c中的至少一个可分配数字时钟。
相机模块控制器1216可将控制信号提供给相机模块1100a、1100b和1100c中的每个。由相机模块控制器1216生成的控制信号可通过彼此分开的控制信号线CSLa、CSLb和CSLc被提供给相应的相机模块1100a、1100b和1100c。另外，可根据包括变焦信号的图像生成信息或模式信号将多个相机模块1100a、1100b和1100c中的一个指定为主相机(例如，1100b)，并且可将其他相机模块(例如，1100a和1100c)指定为从相机。上述信息可被包括在控制信号中，并且可通过彼此分开的控制信号线CSLa、CSLb和CSLc被提供给相应的相机模块1100a、1100b和1100c。
作为主设备和从设备操作的相机模块可根据变焦因子或操作模式信号而改变。例如，当相机模块1100a的视场宽于相机模块1100b的视场并且变焦因子表现出低变焦比时，相机模块1100b可作为主设备操作，并且相机模块1100a可作为从设备操作。相反，当变焦因子表现出高变焦比时，相机模块1100a可作为主设备操作，并且相机模块1100b可作为从设备操作。
在本公开的示例实施例中，由相机模块控制器1216提供给相机模块1100a、1100b和1100c中的每个的控制信号可包括同步使能信号。例如，当相机模块1100b是主相机并且相机模块1100a和1100c是从相机时，相机模块控制器1216可将同步使能信号发送到相机模块1100b。接收同步使能信号的相机模块1100b可基于提供的同步使能信号生成同步信号，并且可将生成的同步信号发送到相机模块1100a和1100c。相机模块1100b以及相机模块1100a和1100c可利用同步信号进行同步，并且可将图像数据发送到应用处理器1200。
在本公开的示例实施例中，由相机模块控制器1216提供给多个相机模块1100a、1100b和1100c的控制信号可包括根据模式信号的模式信息。多个相机模块1100a、1100b和1100c可基于模式信息在与感测速度相关的第一操作模式和第二操作模式下操作。
在第一操作模式下，多个相机模块1100a、1100b和1100c可以以第一速率生成图像信号(例如，可以以第一帧速率生成图像信号)，可以以高于第一速率的第二速率对图像信号进行编码(例如，可对高于第一帧速率的第二帧速率的图像信号进行编码)，并且可将编码的图像信号发送到应用处理器1200。在这种情况下，第二速度可以是第一速度的30倍或更小。
应用处理器1200可将接收的图像信号、编码的图像信号存储在设置在应用处理器1200中的存储器1230或设置在应用处理器1200外部的存储装置1400中，可从存储器1230或存储装置1400读取编码的图像信号，并且可显示基于解码的图像信号生成的图像数据。例如，图像处理装置1210的多个子处理器1212a、1212b和1212c之中的相应子处理器可执行解码，并且还可对解码的图像信号执行图像处理。
在第二操作模式下，多个相机模块1100a、1100b和1100c可以以低于第一速率的第三速率生成图像信号(例如，生成低于第一帧速率的第三帧速率的图像信号)，并且可将图像信号发送到应用处理器1200。提供给应用处理器1200的图像信号可以是未编码的信号。应用处理器1200可对接收的图像信号执行图像处理，或者可将图像信号存储在存储器1230或存储装置1400中。
PMIC 1300可向多个相机模块1100a、1100b和1100c中的每个供应电力(诸如，电源电压)。例如，PMIC 1300可在应用处理器1200的控制下通过电力信号线PSLa向相机模块1100a供应第一电力，可通过电力信号线PSLb向相机模块1100b供应第二电力，并且可通过电力信号线PSLc向相机模块1100c供应第三电力。PMIC 1300可响应于从应用处理器1200提供的电力控制信号PCON，生成与多个相机模块1100a、1100b和1100c中的每个对应的电力，并且还可调整电力的电平。电力控制信号PCON可包括用于多个相机模块1100a、1100b和1100c的每个操作模式的电力调整信号。例如，操作模式可包括低功率模式，在这种情况下，电力控制信号PCON可包括关于在低功率模式下操作的相机模块和确定的电力电平的信息。提供给多个相机模块1100a、1100b和1100c的电力的电平可相同或不同。另外，可动态地改变电力的电平。
图21A和图21B是示出根据本公开的示例实施例的成像装置的示图。参照图21A，一个示例实施例中的成像装置10可包括第一层11、设置在第一层11下方的第二层12和设置在第二层12下方的第三层13。第一层11、第二层12和第三层13可沿垂直于彼此的方向堆叠。在本公开的一个示例实施例中，第一层11和第二层12可在晶片级彼此堆叠，并且第三层13可在芯片级附接到第二层12的下部。第一层11至第三层13可作为单个半导体封装件来设置。第一层11可包括设置有多个像素PX的感测区域SA和设置在感测区域SA周围的第一垫区域PA1。第一垫区域PA1可包括多个上部垫PAD，并且多个上部垫PAD可通过过孔等连接到设置在第二层12的第二垫区域PA2中的垫和控制逻辑LC。
多个像素PX中的每个像素PX可包括用于通过接收光来生成电荷的光电二极管，以及用于处理由光电二极管生成的电荷的像素电路。像素电路可包括用于输出与由光电二极管生成的电荷对应的电压的多个晶体管。
第二层12可包括提供控制逻辑LC的多个器件。包括在控制逻辑LC中的多个器件可设置用于驱动设置在第一层11中的像素电路的电路(诸如，以行驱动器、列驱动器和时序控制器为例)。包括在控制逻辑LC中的多个器件可通过第一垫区域PA1和第二垫区域PA2连接到像素电路。控制逻辑LC可通过从多个像素PX获得复位电压和像素电压来生成像素信号。
在本公开的一个示例实施例中，多个像素PX中的至少一个像素PX可包括设置在相同水平高度上的多个光电二极管。由多个光电二极管中的每个光电二极管的电荷生成的像素信号可彼此具有相位差，并且控制逻辑LC可基于由包括在一个像素PX中的多个光电二极管生成的像素信号之间的相位差来提供自动聚焦功能。
设置在第二层12下方的第三层13可包括存储器芯片MC、虚设芯片DC以及用于密封存储器芯片MC和虚设芯片DC的保护层EN。存储器芯片MC可以是动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)，并且虚设芯片DC可不具有存储数据的功能。存储器芯片MC可通过凸块(bump)电连接到包括在第二层12的控制逻辑LC中的元件的至少一部分，并且可存储提供自动聚焦功能所需的信息。在本公开的一个示例实施例中，凸块可以是微凸块。
参照图21B，本公开的另一示例实施例中的成像装置20可包括第一层21和第二层22。第一层21可包括其中设置有多个像素PX的感测区域SA、其中设置有用于驱动多个像素PX的器件的控制逻辑LC、以及布置在感测区域SA和控制逻辑LC周围的第一垫区域PA1。第一垫区域PA1可包括多个上部垫PAD，并且多个上部垫PAD可通过过孔连接到设置在第二层22上的存储器芯片MC。第二层22可包括存储器芯片MC、虚设芯片DC以及密封存储器芯片MC和虚设芯片DC的保护层EN。
本公开的示例实施例中的图像传感器可通过包括由单个源极跟随器晶体管实现全局转储操作和读出操作的像素来获得像素小型化。
根据本公开的前述示例实施例，图像传感器、成像装置和操作图像传感器的方法可通过使用单个源极跟随器晶体管执行全局快门操作来极大地减小像素面积。
虽然上面已经示出和描述了本公开的示例实施例，但是对于本领域技术人员将清楚的是，在不脱离由所附权利要求阐述的本公开的范围的情况下，可对其进行修改和变化。

Claims (20)

1.一种图像传感器，包括：
第一电容器；
第二电容器；
第一晶体管，连接在光电二极管与浮置扩散节点之间，并且具有用于接收传输信号的栅极；
第二晶体管，连接在第一电源端子与浮置扩散节点之间，并且具有用于接收复位信号的栅极；
第三晶体管，连接在第二电源端子与第一节点之间，并且具有连接到浮置扩散节点的栅极；
第四晶体管，连接在第一节点与列线之间，并且具有用于接收预充电信号的栅极；
第五晶体管，连接在第一电容器与反馈节点之间，并且具有用于接收第一采样信号的栅极；
第六晶体管，连接在第二电容器与反馈节点之间，并且具有用于接收第二采样信号的栅极；
第七晶体管，连接在第一节点与反馈节点之间，并且具有用于接收第一开关信号的栅极；以及
第八晶体管，连接在浮置扩散节点与反馈节点之间，并且具有用于接收第二开关信号的栅极。
2.根据权利要求1所述的图像传感器，其中，通过响应于第一开关信号和第二开关信号截止第七晶体管和第八晶体管来执行卷帘快门操作。
3.根据权利要求1所述的图像传感器，其中，在全局快门模式的信号转储操作中，当第七晶体管通过第一开关信号导通并且第八晶体管通过第二开关信号截止时，复位电压被存储在第一电容器中和/或像素电压被存储在第二电容器中。
4.根据权利要求3所述的图像传感器，其中，在信号转储操作中，预充电电压是偏置电压。
5.根据权利要求4所述的图像传感器，其中，在复位信号从高电平改变为低电平之后，复位电压被存储在第一电容器中。
6.根据权利要求5所述的图像传感器，其中，在复位信号保持低电平并且传输信号从高电平改变为低电平之后，像素电压被存储在第二电容器中。
7.根据权利要求1所述的图像传感器，其中，在全局快门模式的读出操作中，当第七晶体管通过第一开关信号截止并且第八晶体管通过第二开关信号导通时，存储在第一电容器中的复位电压和/或存储在第二电容器中的像素电压被输出到列线。
8.根据权利要求7所述的图像传感器，其中，在读出操作中，预充电信号是电源电压。
9.根据权利要求8所述的图像传感器，其中，在反馈节点被预充电之后，复位电压被输出到列线。
10.根据权利要求9所述的图像传感器，其中，在第一采样信号从高电平改变为低电平并且反馈节点被预充电之后，复位电压被输出到列线。
11.一种图像传感器，包括：
第一电容器；
第二电容器；
第一传输晶体管，连接在第一光电二极管与浮置扩散节点之间，并且具有用于接收第一传输信号的栅极；
第二晶体管，连接在第一电源端子与浮置扩散节点之间，并且具有用于接收复位信号的栅极；
第三晶体管，连接在第二电源端子与第一节点之间，并且具有连接到浮置扩散节点的栅极；
第四晶体管，连接在第一节点与接地端子之间，并且具有用于接收预充电信号的栅极；
第一采样晶体管，连接在第一电容器与反馈节点之间，并且具有用于接收第一采样信号的栅极；
第二采样晶体管，连接在第二电容器与反馈节点之间，并且具有用于接收第二采样信号的栅极；
第七晶体管，连接在第一节点与反馈节点之间，并且具有用于接收第一开关信号的栅极；
第八晶体管，连接在浮置扩散节点与反馈节点之间，并且具有用于接收第二开关信号的栅极；以及
第九晶体管，连接在第一节点与列线之间，并且具有用于接收选择信号的栅极。
12.根据权利要求11所述的图像传感器，
其中，在全局快门模式的信号转储操作中，预充电信号是偏置电压，并且选择信号具有低电平，
其中，在全局快门模式的读出操作中，预充电信号是地电压，并且选择信号具有高电平。
13.根据权利要求11所述的图像传感器，还包括：
第二传输晶体管，连接在第二光电二极管与浮置扩散节点之间，并且具有用于接收第二传输信号的栅极。
14.根据权利要求11或权利要求13所述的图像传感器，还包括：
第三电容器；以及
第三采样晶体管，连接在第三电容器与反馈节点之间，并且具有用于接收第三采样信号的栅极。
15.根据权利要求11所述的图像传感器，还包括：
至少一个晶体管，设置在第二晶体管与浮置扩散节点之间。
16.一种操作图像传感器的方法，所述方法包括：
选择全局快门操作和卷帘快门操作中的一个；
当执行全局快门操作时，经由所述图像传感器的每个像素中的源极跟随器晶体管将复位电压和像素电压转储到相应的电容器；以及
经由源极跟随器晶体管读出存储在每个像素中的电容器中的复位电压和像素电压。
17.根据权利要求16所述的方法，还包括：
在卷帘快门操作中，将电容器与源极跟随器晶体管隔离。
18.根据权利要求16所述的方法，其中，转储复位电压和像素电压的步骤包括：对流经源极跟随器晶体管的电流进行偏置。
19.根据权利要求16至权利要求18中的任意一项所述的方法，其中，读出复位电压和像素电压的步骤还包括：将源极跟随器晶体管的栅极连接到反馈节点。
20.根据权利要求19所述的方法，其中，读出复位电压和像素电压的步骤还包括：对反馈节点进行预充电。
CN202210654834.9A 2021-07-01 2022-06-10 图像传感器和操作图像传感器的方法 Pending CN115633267A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0086455 2021-07-01
KR1020210086455A KR20230006674A (ko) 2021-07-01 2021-07-01 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN115633267A true CN115633267A (zh) 2023-01-20

Family

ID=84785754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210654834.9A Pending CN115633267A (zh) 2021-07-01 2022-06-10 图像传感器和操作图像传感器的方法

Country Status (5)

Country Link
US (1) US11750942B2 (zh)
JP (1) JP2023008830A (zh)
KR (1) KR20230006674A (zh)
CN (1) CN115633267A (zh)
TW (1) TW202304190A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750950B1 (en) * 2022-05-26 2023-09-05 Omnivision Technologies, Inc. Voltage domain global shutter readout circuit timing
US20240107195A1 (en) * 2022-09-23 2024-03-28 Samsung Electronics Co., Ltd. Image sensor and image processing device including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237944A (ja) 2005-02-24 2006-09-07 Fujitsu Ltd ノイズを低減したイメージセンサ
GB2487740A (en) 2011-02-01 2012-08-08 Cmosis Nv High Dynamic Range Pixel Structure
US9560296B2 (en) 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US10757350B2 (en) 2015-07-31 2020-08-25 Sony Semiconductor Solutions Corporation Solid-state image pickup device and electronic apparatus
US10154210B2 (en) * 2016-09-07 2018-12-11 Semiconductor Components Industries, Llc Global shutter imaging pixels
EP3605606B1 (en) * 2018-08-03 2022-06-15 ams Sensors Belgium BVBA Imaging system comprising an infrared light source and an image sensor
KR102618490B1 (ko) 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
US20210152771A1 (en) * 2019-11-19 2021-05-20 Semiconductor Components Industries, Llc Backside illuminated global shutter image sensor with an analog memory charge coupled device
US11317042B2 (en) * 2020-08-25 2022-04-26 Pixart Imaging Inc. Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs

Also Published As

Publication number Publication date
US20230007192A1 (en) 2023-01-05
JP2023008830A (ja) 2023-01-19
KR20230006674A (ko) 2023-01-11
TW202304190A (zh) 2023-01-16
US11750942B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US9099367B2 (en) Image sensor and image processing device including the same
US11445141B2 (en) CDS circuit, operating method thereof, and image sensor including CDS circuit
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
KR20210156458A (ko) 이미지 센싱 장치 및 이를 포함하는 전자 장치
CN112584069A (zh) 图像传感器及其操作方法
CN114979519A (zh) 图像传感器
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备
US20220334357A1 (en) Image sensor for zoom processing and electronic device including the same
US11616921B2 (en) Image sensor and operating method thereof
US11722795B2 (en) Image processing device for noise reduction using dual conversion gain and operation method thereof
US20220116557A1 (en) Pixel array and image sensor including the same
US11924572B2 (en) Image sensor, image device having the same, and operating method thereof
US20230154945A1 (en) Image sensor
US20230269501A1 (en) Image sensor, image sensing system, and image sensing method
US20220408038A1 (en) Image sensing device
US12003876B2 (en) Image sensor including two boosting drivers
US20230005980A1 (en) Image sensor
US11825226B2 (en) Image sensor and pixel array of image sensor
US20240147089A1 (en) Image sensor for reducing noise
EP4184934A1 (en) Image sensor
US20230353891A1 (en) Method of binning image sensor, and image sensor performing the same
CN116193252A (zh) 图像传感器
CN117479030A (zh) 图像传感器、其操作方法和包括多个光电二极管的像素
CN114390192A (zh) 用于提高图像分辨率的装置及其操作方法
KR20220047140A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination