CN115632072A - 一种硅光芯片高密度光电共封装的封装结构及封装方法 - Google Patents
一种硅光芯片高密度光电共封装的封装结构及封装方法 Download PDFInfo
- Publication number
- CN115632072A CN115632072A CN202211398685.0A CN202211398685A CN115632072A CN 115632072 A CN115632072 A CN 115632072A CN 202211398685 A CN202211398685 A CN 202211398685A CN 115632072 A CN115632072 A CN 115632072A
- Authority
- CN
- China
- Prior art keywords
- fan
- optical chip
- silicon optical
- electrical
- out structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 127
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010703 silicon Substances 0.000 title claims abstract description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 230000008878 coupling Effects 0.000 claims abstract description 32
- 238000010168 coupling process Methods 0.000 claims abstract description 32
- 238000005859 coupling reaction Methods 0.000 claims abstract description 32
- 239000013307 optical fiber Substances 0.000 claims abstract description 13
- 238000003466 welding Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 14
- 230000005693 optoelectronics Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 2
- 230000005611 electricity Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 2
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明公开了一种硅光芯片高密度光电共封装的封装结构及封装方法，包括硅光芯片、扇出结构基板以及转接电路模块，扇出结构基板既作为基板，又作为扇出结构，通过其底部的高密度第二电学引脚、内部电路图以及第三电学引脚，在固定硅光芯片的同时，将硅光芯片的高密度第一电学引脚扇出至第三电学引脚，并采用引线焊接方式与转接电路模块的第四电学引脚电学连接，实现电学封装，并避免封装和使用中的热失配问题。扇出结构基板的工字形状，扇出结构基板的两侧凹槽区域作为避让空间，便于硅光芯片两侧光学耦合端口与外部光纤阵列的耦合封装，满足了电学引脚、光学耦合端口高密度并存的硅光芯片及类似光芯片的封装需求。
Description
技术领域
本发明属于芯片封装技术领域，具体涉及一种硅光芯片高密度光电共封装的封装结构及封装方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长。在超高数据容量的驱动下，传统的电芯片制程逐渐接近10nm尺寸，CMOS工艺即将遇到物理极限。业界普遍认为硅光芯片有机结合了成熟微电子和光电子技术，既减小了芯片尺寸，降低成本、功耗，又提高了可靠性，有望成为“超越摩尔”的高速信息引擎。
目前具有大规模、高密度电学引脚的硅光芯片，如大阵列硅光交换芯片，其裸芯片表面除了具有数量上千的电学引脚外，还具有多达几百的光栅等光学耦合端口，对于这类电学引脚、光学耦合端口高密度并存的硅光芯片及类似光芯片的封装，其封装结构需兼顾电学和光学两方面的需求，仅针对高密电学引脚的封装结构如当前电芯片各种先进堆叠封装结构、各类BGA封装结构并不能完全适用，如专利文献CN201310189098、专利文献CN201310189144、专利文献CN202111349184等所示，其封装结构最重要的外部接口即金属球或铜核球等焊球，需要在对裸芯片进行塑封的基础上才能制作，而硅光芯片及类似光芯片势必不能对裸芯片进行塑封以免遮挡光学耦合端口。
此外这种外部接口为焊球的芯片高密度电学引脚封装结构对焊球两侧组件材料的热适配性要求较高，否则在高温焊接条件下两侧组件材料形变差异较大会大大降低焊接成功率和焊接质量；且在变温使用环境下封装体内存在较大应力，长期应变积累会降低封装体使用寿命。电芯片封装体其裸芯片外侧塑封材料与焊球另一侧电路板材料热适配程度较高，可以规避此问题，但是硅光芯片及类似光芯片不能进行塑封，与裸芯片直接封装的基板材料如陶瓷、硅、玻璃等热性能与电路板材料差异较大，若硅光芯片或其基板直接使用高密度焊球与电路板做封装则热失配问题会比较严重，因此硅光芯片或其基板与电路板的封装需选用一种对热失配不敏感的接口形式。
发明内容
鉴于上述，本发明的目的是提供一种硅光芯片高密度光电共封装的封装结构及封装方法，该封装结构兼顾高密度电学封装、高密度光学封装两方面的封装需求，且合理选择基板与电路板间的接口形式，避免封装和使用中的热失配问题，该封装方法操作简单，封装质量高。
为实现上述发明目的，实施例提供的一种硅光芯片高密度光电共封装的封装结构包括硅光芯片、扇出结构基板以及转接电路模块，
所述硅光芯片带有设于中部的高密度第一电学引脚，还带有设有两侧边缘的高密度光学耦合端口；
所述扇出结构基板为工字型，由两翼板和腹板组成，腹板表面设有与硅光芯片的第一电学引脚适配电连接的第二电学引脚，两翼板边缘设有大间距的第三电学引脚，两翼板与腹板形成两侧凹槽区域；
所述转接电路模块设有与两翼板的第三电学引脚适配电连接的第四电学引脚；
硅光芯片的第一电学引脚通过与扇出结构基板的第二电学引脚电学连接后，通过扇出结构基板内部电路图扇出至第三电学引脚，第三电学引脚再与转接电路模块的第四电学引脚电学连接，实现电封装，扇出结构基板的两侧凹槽区域作为避让空间，便于硅光芯片两侧光学耦合端口与外部光纤阵列的耦合封装。
优选地，所述扇出结构基板选用与硅光芯片热适配的陶瓷材料或硅材料。
优选地，所述扇出结构基板为陶瓷材料时，扇出结构基板为厚薄膜混合多层LTCC陶瓷基板。
优选地，所述扇出结构基板为硅材料时，扇出结构基板为单层或多层电路布线的硅基板。
优选地，所述转接电路模块中间设有孔洞空白区域，用于容纳封装到扇出结构基板上的硅光芯片或外部光纤阵列。
优选地，所述扇出结构基板的第三电学引脚通过采用对材料热失配不敏感的引线焊接方式与转接电路模块的第四电学引脚电学连接。
优选地，所述转接电路模块具有电路转接功能和/或驱动控制功能。
为实现上述发明目的，实施例提供了一种硅光芯片高密度光电共封装的封装方法，实现对上述封装结构的封装，所述封装方法包括以下步骤：
步骤1，在硅光芯片的第一电学引脚上制作微型焊料凸点，利用导电银胶将固化的微型焊料凸点与扇出结构基板的第二高密度电学引脚对准粘接，并高温固化导电银胶以实现硅光芯片与扇出结构基板的电学连接与固定；
步骤2，将经过步骤1固定有硅光芯片的扇出结构基板贴装至转接电路模块；
步骤3，利用引线焊接方式对扇出结构基板的第三电学引脚与转接板电路模块的第四电学引脚进行电学连接；
步骤4，通过避让空间进行硅光芯片的高密度光学耦合端口与外部光纤阵列的耦合封装。
优选地，采用激光植球技术在硅光芯片的第一电学引脚上制作微型焊料凸点，以适配更多种类、更宽球径范围的焊料及划片后裸芯片的工艺处理。
优选地，所述微型焊料凸点为锡银铜合金焊球。
与现有技术相比，本发明具有的有益效果至少包括：
扇出结构基板既作为基板，又作为扇出结构，通过其底部的高密度第二电学引脚、内部电路图以及第三电学引脚，在固定硅光芯片的同时，将硅光芯片的高密度第一电学引脚扇出至第三电学引脚，并采用引线焊接方式与转接电路模块的第四电学引脚电学连接，实现电学封装，并避免封装和使用中的热失配问题。扇出结构基板的工字形状，扇出结构基板的两侧凹槽区域作为避让空间，便于硅光芯片两侧光学耦合端口与外部光纤阵列的耦合封装，满足了电学引脚、光学耦合端口高密度并存的硅光芯片及类似光芯片的封装需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，还可以根据这些附图获得其他附图。
图1和图2是实施例提供的一种封装结构的顶部和底部示意图；
图3是图1所示封装结构的截面示意图；
图4和图5是实施例提供的另一封装结构的顶部和底部示意图；
图6是图4所示封装结构的截面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
针对电学引脚、光学耦合端口高密度并存的硅光芯片及类似光芯片的封装需求，本发明实施例提供了一种硅光芯片高密度光电共封装的封装结构和封装方法，下面结合两个具体实施例对封装结构和封装方法进行详细说明。
实施例1
图1-图3是实施例1提供的硅光芯片高密度光电共封装的封装结构的顶部示意图、底部示意图以及从截面示意图。如图1-3所示，实施例1提供的封装结构包括硅光芯片1，扇出结构基板2，转接电路模块6，其中，硅光芯片1具有高密度第一电学引脚103，高密度光学耦合端口101和102，其中，第一电学引脚103集中分布在硅光芯片1表面中部，高密度光学耦合端口101、102集中分布在硅光芯片1两侧边缘。
扇出结构基板2既作为硅光芯片1的连接基板，又作为硅光芯片1电信号的扇出结构，为工字型，由两翼板和腹板组成，具体采用厚薄膜混合多层LTCC陶瓷基板，腹板的底层表面设有与硅光芯片1的第一电学引脚103适配电连接的高密度第二电学引脚201，两翼板的顶部边缘表面设有与转接电路模块6对应的单层或多层大间距第三电学引脚202。扇出结构基板2的内层由利用厚膜工艺制作的各电路布线层叠层而成，各叠层电路间通过通孔进行电气连接，这样腹板底层表面的高密度第二电学引脚201通过扇出结构基板2内层的叠层电路和通孔实现至更宽松空间的电学引脚排布，即实现与两翼板顶层表面大间距第三电学引脚202的电气互连。其中，第二电学引脚201和第三电学引脚202均通过薄膜工艺制作。两翼板与腹板形成两侧凹槽区域203和204。
转接电路模块6具有与扇出结构基板2对应的单层或多层大间距第四电学引脚601，转接电路模块6中间还留有供硅光芯片1放置的孔洞空白区602。根据实际需求转接电路模块6主要功能可以是电路转接也可以带有复杂驱动控制功能。
在封装结构中，硅光芯片1的第一电学引脚103通过与扇出结构基板2的第二电学引脚电学201连接后，通过扇出结构基板2内部电路图扇出至第三电学引脚202，第三电学引脚202再与转接电路模块6的第四电学引脚电学601连接，实现电封装，扇出结构基板2的两侧凹槽区域203和204作为避让空间，便于硅光芯片1两侧光学耦合端口101和102与外部光纤阵列的耦合封装，进而完成硅光芯片1的第一电学引脚103、高密度光学耦合端口101和102的共封装。
实施例1还提供了一种如图1-3所示的硅光芯片高密度光电共封装的封装方法，包括如下步骤：
首先，利用激光植球技术在硅光芯片1的第一电学引脚103上制作锡银铜合金焊料凸点3，将固化的微型焊料凸点3蘸取适量导电银胶4后，将硅光芯片1的第一电学引脚103与扇出结构基板2的第二电学引脚201进行对准粘接，并利用高温来固化二者间的导电银胶以实现硅光芯片1与扇出结构基板2的电学连接与固定；
然后，将经过前述组装的扇出结构基板2利用普通电子胶水贴装至转接电路模块6，此时扇出结构基板2的两翼板底层表面与转接电路模块6贴合，封装有硅光芯片1的腹板嵌于转接电路模块6的孔洞空白区602，利用引线5对扇出结构基板2的大间距第三电学引脚202与转接板电路模块6的大间距第四电学引脚601进行电学连接，引线焊接的封装形式可以有效规避扇出结构基板2与转接电路模块6因为材料热失配造成的封装问题。外部驱动控制电路最终通过转接电路模块6、引线5、扇出结构基板2、微型焊料凸点3的电学通路实现对硅光芯片1的高密度电学引脚103的电学控制；
最后，进行硅光芯片1的高密度光学耦合端口101和102分别与外部大规模光纤阵列FA的耦合封装。
实施例2
图4-图6是实施例1提供的硅光芯片高密度光电共封装的封装结构的顶部示意图、底部示意图以及从截面示意图。如图4-6所示，实施例2提供的封装结构包括硅光芯片1，扇出结构基板2，转接电路模块6，其中，硅光芯片1具有高密度第一电学引脚103，高密度光学耦合端口101和102，其中，第一电学引脚103集中分布在硅光芯片1表面中部，高密度光学耦合端口101、102集中分布在硅光芯片1两侧边缘。
扇出结构基板2同样既作为硅光芯片1的连接基板，又作为硅光芯片1电信号的扇出结构，为工字型，由两翼板和腹板组成，具体采用单层或多层电路布线硅基板。腹板的顶层表面设有与硅光芯片1的第一电学引脚103适配电连接的高密度第二电学引脚201，两翼板的顶层边缘表面设有与转接电路模块6对应的单层或多层大间距第三电学引脚202，即高密度第二电学引脚201、单层或多层大间距第三电学引脚202都在扇出结构基板2的同一表面，利用CMOS工艺在扇出结构基板2上制作单层或多层电路图形，以实现扇出结构基板2的高密度第二电学引脚201至更宽松空间的电学引脚排布，即实现与同处扇出结构基板2底部的大间距第三电学引脚202的电气互连；第二电学引脚201和第三电学引脚202同样利用CMOS工艺制作。两翼板与腹板同样形成两侧凹槽区域203和204。
转接电路模块6具有与扇出结构基板2对应的单层或多层大间距第四电学引脚601，转接电路模块6中间也留有用于容纳外部光纤阵列的孔洞空白区602。根据实际需求转接电路模块6主要功能可以是电路转接也可以带有复杂驱动控制功能。
在封装结构中，硅光芯片1的第一电学引脚103通过与扇出结构基板2的第二电学引脚电学201连接后，通过扇出结构基板2内部电路图扇出至第三电学引脚202，第三电学引脚202再与转接电路模块6的第四电学引脚电学601连接，实现电封装，扇出结构基板2的两侧凹槽区域203和204作为避让空间，便于硅光芯片1两侧光学耦合端口101和102与外部光纤阵列的耦合封装，进而完成硅光芯片1的第一电学引脚103、高密度光学耦合端口101和102的共封装。
实施例2还提供了一种如图4-6所示的硅光芯片高密度光电共封装的封装方法，包括如下步骤：
首先，利用激光植球技术在硅光芯片1的第一电学引脚103上制作SAC305等高温微型焊料凸点3，将固化的微型焊料凸点3蘸取适量导电银胶4后，将硅光芯片1的第一电学引脚103与扇出结构基板2的第二电学引脚201进行对准粘接，并利用高温来固化二者间的导电银胶以实现硅光芯片1与扇出结构基板2的电学连接与固定；
然后，将经过前述组装的扇出结构基板2利用普通电子胶水贴装至转接电路模块6，此时扇出结构基板2的两翼板底层表面与转接电路模块6贴合，利用引线5对扇出结构基板2的大间距第三电学引脚202与转接板电路模块6的大间距第四电学引脚601进行电学连接，引线焊接的封装形式可以有效规避扇出结构基板2与转接电路模块6因为材料热失配造成的封装问题。外部驱动控制电路最终通过转接电路模块6、引线5、扇出结构基板2、微型焊料凸点3的电学通路实现对硅光芯片1的高密度电学引脚103的电学控制；
最后，外部光纤阵列FA嵌入转接电路模块6的孔洞空白区域602，进行硅光芯片1的高密度光学耦合端口101和102分别与大规模外部光纤阵列FA的耦合封装。
上述两个实施例中，高密度第一电学引脚103、高密度第二电学引脚201中的高密度理解为电学引脚的引脚密度很大，达到单颗硅光芯片面积内电学引脚数量大于1000个。大间距第三电学引脚202、大间距第四电学引脚601中的大间距理解为比第一电学引脚103和第二电学引脚201的排布间距要大，达到间距大于80μm。
以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种硅光芯片高密度光电共封装的封装结构，包括其特征在于，包括硅光芯片、扇出结构基板以及转接电路模块，
所述硅光芯片带有设于中部的高密度第一电学引脚，还带有设有两侧边缘的高密度光学耦合端口；
所述扇出结构基板为工字型，由两翼板和腹板组成，腹板表面设有与硅光芯片的第一电学引脚适配电连接的第二电学引脚，两翼板边缘设有大间距的第三电学引脚，两翼板与腹板形成两侧凹槽区域；
所述转接电路模块设有与两翼板的第三电学引脚适配电连接的第四电学引脚；
硅光芯片的第一电学引脚通过与扇出结构基板的第二电学引脚电学连接后，通过扇出结构基板内部单层或多层电路图扇出至第三电学引脚，第三电学引脚再与转接电路模块的第四电学引脚电学连接，实现电封装，扇出结构基板的两侧凹槽区域作为避让空间，便于硅光芯片两侧光学耦合端口与外部光纤阵列的耦合封装。
2.根据权利要求1所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述扇出结构基板选用与硅光芯片热适配的陶瓷材料或硅材料。
3.根据权利要求2所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述扇出结构基板为陶瓷材料时，扇出结构基板为厚薄膜混合多层LTCC陶瓷基板。
4.根据权利要求2所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述扇出结构基板为硅材料时，扇出结构基板为单层或多层电路布线的硅基板。
5.根据权利要求1所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述转接电路模块中间设有孔洞空白区域，用于容纳封装到扇出结构基板上的硅光芯片或外部光纤阵列。
6.根据权利要求1所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述扇出结构基板的第三电学引脚通过采用对材料热失配不敏感的引线焊接方式与转接电路模块的第四电学引脚电学连接。
7.根据权利要求1所述的硅光芯片高密度光电共封装的封装结构，其特征在于，所述转接电路模块具有电路转接功能和/或驱动控制功能。
8.一种硅光芯片高密度光电共封装的封装方法，其特征在于，实现对权利要求1-7任一项所述的封装结构的封装，所述封装方法包括以下步骤：
步骤1，在硅光芯片的第一电学引脚上制作微型焊料凸点，利用导电银胶将固化的微型焊料凸点与扇出结构基板的第二高密度电学引脚对准粘接，并高温固化导电银胶以实现硅光芯片与扇出结构基板的电学连接与固定；
步骤2，将经过步骤1固定有硅光芯片的扇出结构基板贴装至转接电路模块；
步骤3，利用引线焊接方式对扇出结构基板的第三电学引脚与转接板电路模块的第四电学引脚进行电学连接；
步骤4，通过避让空间进行硅光芯片的高密度光学耦合端口与外部光纤阵列的耦合封装。
9.根据权利要求8所述的硅光芯片高密度光电共封装的封装方法，其特征在于，采用激光植球技术在硅光芯片的第一电学引脚上制作微型焊料凸点。
10.根据权利要求8所述的硅光芯片高密度光电共封装的封装方法，其特征在于，所述微型焊料凸点为锡银铜合金焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211398685.0A CN115632072A (zh) | 2022-11-09 | 2022-11-09 | 一种硅光芯片高密度光电共封装的封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211398685.0A CN115632072A (zh) | 2022-11-09 | 2022-11-09 | 一种硅光芯片高密度光电共封装的封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115632072A true CN115632072A (zh) | 2023-01-20 |
Family
ID=84908030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211398685.0A Pending CN115632072A (zh) | 2022-11-09 | 2022-11-09 | 一种硅光芯片高密度光电共封装的封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115632072A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115938963A (zh) * | 2023-03-13 | 2023-04-07 | 深圳市光为光通信科技有限公司 | 一种基于硅基光电子集成芯片的光电共封装方法 |
| CN117170047A (zh) * | 2023-11-02 | 2023-12-05 | 中国科学院半导体研究所 | 基于三维封装形式下的高速光模块 |
-
2022
- 2022-11-09 CN CN202211398685.0A patent/CN115632072A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115938963A (zh) * | 2023-03-13 | 2023-04-07 | 深圳市光为光通信科技有限公司 | 一种基于硅基光电子集成芯片的光电共封装方法 |
| CN117170047A (zh) * | 2023-11-02 | 2023-12-05 | 中国科学院半导体研究所 | 基于三维封装形式下的高速光模块 |
| CN117170047B (zh) * | 2023-11-02 | 2024-01-23 | 中国科学院半导体研究所 | 基于三维封装形式下的高速光模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100246144A1 (en) | Electronic device package, module, and electronic device | |
| CN115632072A (zh) | 一种硅光芯片高密度光电共封装的封装结构及封装方法 | |
| KR100891516B1 (ko) | 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지 | |
| US7413929B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US6762488B2 (en) | Light thin stacked package semiconductor device and process for fabrication thereof | |
| US6365962B1 (en) | Flip-chip on flex for high performance packaging applications | |
| EP2798675B1 (en) | Method for a substrate core layer | |
| US7504717B2 (en) | Semiconductor device | |
| CN103035593A (zh) | 封装结构上的封装件及其制造方法 | |
| KR20040080912A (ko) | 반도체장치 | |
| US10490506B2 (en) | Packaged chip and signal transmission method based on packaged chip | |
| US11894354B2 (en) | Optoelectronic device package and method of manufacturing the same | |
| CN217387150U (zh) | 半导体封装结构 | |
| CN111769099B (zh) | 一种基于多转接板实现多芯片集成的封装结构及封装方法 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN2598137Y (zh) | 芯片封装结构 | |
| CN111403355A (zh) | 一种完全塑封天线的封装结构及其制备工艺 | |
| US8461696B2 (en) | Substrate for semiconductor package, semiconductor package including the same, and stack package using the semiconductor package | |
| CN2672856Y (zh) | 芯片封装结构 | |
| CN220106520U (zh) | 一种基板双面嵌埋局部互联桥的高密度封装结构 | |
| CN219286378U (zh) | 封装结构 | |
| CN113299626B (zh) | 一种多芯片封装用的导电组件及其制作方法 | |
| CN110488434B (zh) | 一种光学器件及其封装方法 | |
| CN111554676B (zh) | 一种局部带宽增强的转接板封装结构及制作方法 | |
| CN101527292B (zh) | 芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |