CN219286378U - 封装结构 - Google Patents

Abstract

本申请公开了一种封装结构，该封装结构包括：基板；光集成电路，堆叠设置在基板上，并且具有用于电连接基板的第一贯通孔；电集成电路，堆叠设置在光集成电路上，并且电连接第一贯通孔；芯片，堆叠设置在电集成电路上，并且电连接基板与电集成电路。本申请的上述技术方案，至少能够缩短电集成电路到基板的电性路径长度。

Description

封装结构

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种封装结构。

背景技术

因硅光子(Silicon-Photonics)有着高速传输、低功耗等优点，其应用前景相当具有潜力，可应用在光通讯相关领域，例如可应用于服务器、激光雷达(Lidar)等。

现行光通讯模块多使用芯片堆叠(Chip-on-Chip)的方式设置，如图1所示，EIC(Electrical IC，电集成电路)10、PIC(Photonic IC，光集成电路)20和基板30堆叠设置。EIC 10通过FCB(Flip Chip Bonding，倒装芯片接合)方式与PIC 20进行讯号连接。从外界传递进来的高速讯号依次通过C4焊球32、基板30、引线(Wire Bond)25、PIC 20的表面上的重分布层(未示出)、EIC 10的铜凸块12传达到EIC 10，再由EIC 10驱动PIC 20。然而通过引线25连接EIC 10与基板30，电性路径会很长。例如，引线25的直径一般为18～25μm、长度为2000μm，这使得容易有很大的电感效应导致高阻抗，造成讯号完整性(Integrity)问题。在低速(如100Gb/s)的驱动中尚可满足，但在高速(如大于400Gb/s)的应用就会造成很大问题。

实用新型内容

针对以上问题，本申请提出一种封装结构，至少能够缩短电集成电路到基板的电性路径长度。

本申请的技术方案是这样实现的：

根据本申请的一个方面，提供了一种封装结构，封装结构包括：基板；光集成电路，堆叠设置在基板上，并且具有用于电连接基板的第一贯通孔；电集成电路，堆叠设置在光集成电路上，并且电连接第一贯通孔；芯片，堆叠设置在电集成电路上，并且电连接基板与电集成电路。

在一些实施例中，用于电连接基板与电集成电路的电性路径从电集成电路、通过光集成电路、到达基板。

在一些实施例中，电集成电路具有用以电连接光集成电路与芯片的第二贯通孔。

在一些实施例中，芯片的侧面与电集成电路的侧面齐平。

在一些实施例中，封装结构还包括第一重分布层，第一重分布层设置在电集成电路与芯片之间，并且第一重分布层的边缘与电集成电路的侧面齐平。

在一些实施例中，封装结构还包括第二重分布层，第二重分布层设置在光集成电路上并且朝向电集成电路。

在一些实施例中，第二重分布层的边缘与电集成电路齐平。

在一些实施例中，光集成电路包括：本体，电连接电集成电路；和中介管芯，与本体相邻设置并且具有第一贯通孔。

在一些实施例中，封装结构还包括第二重分布层，第二重分布层跨接本体与中介管芯。

在一些实施例中，封装结构还包括第三重分布层，第三重分布层设置在光集成电路上并且朝向基板。

在上述封装结构中，通过在光集成电路中设置第一贯通孔，使得电集成电路的讯号可以直接经由第一贯通孔到达基板，从而可以有效缩短电集成电路到基板的电性路径长度，并降低电感效应，大幅减低阻抗，达到良好的信号完整性，以供高速高频应用。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的封装结构的截面示意图。

图2A是根据本申请的一个实施例的封装结构的截面示意图。

图2B是图2A中的封装结构的局部放大截面示意图。

图3A是图2A中的封装结构的俯视示意图。

图3B是图2A中的基板的俯视图。

图4是根据本申请的另一实施例的封装结构的截面示意图。

图5A至图5I是根据本申请的实施例的形成封装结构的各个步骤处的截面示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

图2A是根据本申请的实施例的封装结构100的截面示意图。参考图2A所示，封装结构100包括基板110，堆叠设置在基板110上的PIC(Photonic IC，光集成电路)120，堆叠设置在PIC 120上的EIC(Electrical IC，电集成电路)130，及堆叠设置在EIC 130上的芯片140。在一些实施例中，芯片140可以是专用集成电路(ASIC)芯片。芯片140可以电连接基板110，并且可以电连接EIC 130。基板110在下表面处具有电连接件112(例如焊球)，用以连接外界传递进来的讯号。

PIC 120具有用于电连接基板110的第一贯通孔(TSV，Through-Silicon Via)121。EIC 130电连接第一贯通孔121。在一些实施例中，第一贯通孔121的高度在80μm～150μm的范围内，例如为约150μm。在一些实施例中，第一贯通孔121的直径为约70μm。

通过PIC 120的第一贯通孔121形成了用于电连接基板110与EIC 130的电性路径，电性路径从EIC 130、通过PIC 120(具体是PIC 120的第一贯通孔121)、到达基板110。通过该电性路径，可以在EIC 130与基板110之间传递讯号。利用PIC 120的第一贯通孔121形成从EIC 130到基板110的电性路径，缩短了电性路径的长度。进一步的，现有技术中的电性路径的引线(如图1中的引线25)直径一般为18～25μm、长度一般为2000μm；本申请中的电性路径的第一贯通孔121的直径一般为70μm、长度可以为80μm～150μm。再根据电阻的计算公式：

电阻＝电阻率×长度/截面积。

在引线和第一贯通孔121使用相同材料的情况下(即电阻率相同)，本申请中的第一贯通孔121的电阻小于现有技术中使用的引线。

因此在上述封装结构100中，通过在PIC 120中设置第一贯通孔121，使得EIC 130的讯号可以直接经由第一贯通孔121到达基板110，从而可以有效缩短EIC 130到基板110的电性路径长度，并降低电感效应，大幅减低阻抗，达到良好的信号完整性，以供高速高频(例如>1.6Tb/s)应用。例如，在一些高速高频应用中，芯片140可以是以太网交换机(EthernetSwitch)ASIC芯片。

此外，封装结构100还可以包括FAU(光纤阵列单元)150。FAU 150设置在PIC 120的上表面上。FAU 150与芯片140横向偏移，即，FAU 150不在芯片140下方。

图3A是图2A中的封装结构100的俯视示意图。其中，图2A的截面示意图对应于图3A中的线A-A处的截面。为了清楚，在图3A的俯视图中未示出基板110。结合图2A和图3A所示，由一个EIC 130、一个PIC 120和一个FAU 150构成的堆叠结构被称为一个子结构155，芯片140下方可以设置有多个子结构155。在图3A中，芯片140的每个侧面下方设置有四个子结构155。每个子结构155中的EIC 130、PIC 120和FAU 150可以具有类似的配置。对于芯片140的相对侧的两个对应子结构155可以相对于芯片140彼此对称。为了避免重复，以下仅参考图2A-图3B具体描述一个子结构155，如图2B中所示的子结构155。

图2B是图2A中的封装结构100的局部放大截面示意图。结合图2A和图2B所示，EIC130具有第二贯通孔131，第二贯通孔131可用以电连接PIC 120与芯片140。EIC 130可以完全位于芯片140下方。并且芯片140的侧面142可以与EIC 130的侧面132齐平。EIC 130的另一侧面133可以与PIC 120的对应侧面123齐平。PIC 120的另一侧面122可以突出于EIC130的侧面132和芯片140的侧面142。PIC 120的突出于EIC 130的侧面132和芯片140的侧面142的部分上，可用于放置FAU 150。

在一些实施例中，EIC 130和PIC 120的上、下表面上分别设置有RDL(Redistribution Layer，重分布层)。具体的，EIC 130的朝向芯片140的上表面上设置有第一RDL 171。PIC 120的朝向EIC 130的上表面上设置有第二RDL 172。EIC 130的朝向PIC120的下表面上设置有第三RDL 173。PIC 120的朝向基板110的下表面上设置有第四RDL174。在一些实施例中，芯片140的下表面处设置有第五RDL 175。第一RDL 171、第二RDL172、第三RDL 173、第四RDL 174和第五RDL 175中的每个可以包括一个或多个介电层、以及位于每个介电层中的导电线路。

第一RDL 171的边缘可以与EIC 130的侧面132、133齐平，第一RDL171可以覆盖EIC130的上表面。第三RDL 173的边缘也可以与EIC 130的侧面132、133齐平，第三RDL 173可以覆盖EIC 130的下表面。第四RDL 174的边缘可以与PIC 120的侧面122、123齐平，第四RDL174可以覆盖PIC 120的下表面。第五RDL 175的边缘可以与芯片140的侧面142齐平，第五RDL 175可以覆盖芯片140的下表面。

第二RDL 172和第三RDL 173之间可以通过电连接件181互连。第四RDL 174和基板110之间也通过电连接件182互连。芯片140和第一RDL171之间通过电连接件183互连。电连接件181、182、183可以例如是焊球、凸块等。第一RDL 171、第二RDL 172、第三RDL 173、第四RDL 174和第五RDL 175的表面上、以及基板110的上表面上可以分别设置有UBM(凸块下金属化)188，以连接各个电连接件181、182、183。在一些实施例中，可以形成底部填充物以包覆各个电连接件181、182、183。

芯片140可以通过其下表面处的第五RDL 175、电连接件183和第一RDL 171电连接EIC 130的第二贯通孔131。第二贯通孔131可以电连接第一RDL 171和第三RDL 173。EIC130与PIC 120之间的电连接件181可以电连接第三RDL 173和第二RDL 172。第一贯通孔121可以电连接第二RDL172和第四RDL 174。PIC 120与基板110之间的电连接件182可以电连接第四RDL 174和基板110。

此外，FAU 150与第二RDL 172横向间隔地设置在PIC 120上。第二RDL 172的一侧边缘可以与PIC 120的侧面123齐平，而第二RDL 172的另一侧边缘可以与EIC 130的侧面132齐平。由于FAU 150与第二RDL 172间隔地设置，使得FAU 150不会受到第二RDL 172的干扰。

图3B是图2A中的基板110的俯视图。结合图2A和图3B所示，基板110可以具有朝向芯片140突出的突出部116。基板110通过突出部116向芯片140供电。突出部116中可以具有用于电源分配的导电线路117，以向芯片140供电。突出部116可以位于芯片140的正下方。芯片140可以通过其下方的电连接件183与突出部116中的导电线路117电连接。如上所述，由于EIC 130与基板110之间通过PIC 120的第一贯通孔121电连接，所以突出部116中的导电线路117可都用于向芯片140供电。

结合图2A和图2B所示，PIC 120和EIC 130与突出部116相邻且间隔开，并且EIC130的远离突出部116的侧面132与芯片140的侧面142齐平。这样，通过将EIC 130和PIC 120内埋在芯片140下方、基板110的突出部116的侧面处，可以降低封装结构100的整体厚度，并且减少封装结构100在横向二维平面中的面积。

结合图2A和图3A所示，两个子结构155设置在突出部116的相对两侧。相对的两个子结构155可以具有类似的配置。相对的两个子结构155可以相对于突出部116彼此对称。

芯片140可以在突出部116上方横跨突出部116而连接每个子结构155中的EIC130。芯片140的每个侧面可以与每个子结构155中的EIC 130的对应侧面分别对齐。通过这样的结构配置，在本申请的封装结构100中，不需要使用模制材料来模制(molding)芯片140，因此可以减少制程中由模制材料导致的翘曲风险。

图4是根据本申请的另一实施例的封装结构200的截面示意图。图4所示的封装结构200与图2A所示的封装结构100的不同之处在于，在封装结构200中，PIC 120包括本体120a和具有第一贯通孔121的中介管芯(interposer die)120b。中介管芯120b与本体120a相邻设置。在图4所示的实施例中，中介管芯120b与本体120a相接。在其他实施例中，中介管芯120b也可以与本体120a相邻并且间隔开一定距离。PIC 120的本体120a可以电连接EIC130。FAU 150设置在PIC 120的本体120a上。PIC 120的上表面上的第二RDL 172跨接本体120a与中介管芯120b。PIC的下表面上的第四RDL 174也可以跨接本体120a与中介管芯120b。在封装结构200中，通过使用具有第一贯通孔121的中介管芯120b，可以避免在设置第一贯通孔121时损坏PIC 120的本体120a，从而可降低成本。

图4所示的封装结构200的其他方面可以与以上参考图2A-图3B所描述的封装结构100类似，为了避免重复，此处不再重复描述。

根据本申请的实施例的另一方面，还提供了形成封装结构的方法。图5A至图5I是根据本申请的实施例的形成封装结构的各个步骤处的结构示意图。

参考图5A所示，提供EIC 530。

参考图5B所示，形成穿过EIC 530的多个贯通孔531(对应于上述的第二贯通孔131)。在EIC 530的相对的上表面和下表面上分别形成RDL571、573(对应于上述的第一RDL171和第三RDL 173)。另外，还可以在每个RDL571、573的表面上形成UBM 588，以用于后续电连接。

参考图5C所示，提供PIC 520。

参考图5D所示，形成穿过PIC 520的贯通孔521(对应于上述的第一贯通孔121)。利用扇出(fan out)技术，在PIC 520的上表面和下表面上分别形成RDL 572、574(对应于上述的第二RDL 172和第四RDL 174)。另外，还可以在每个RDL 572、574的表面上形成UBM 588，以用于后续电连接。

参考图5E所示，通过倒装芯片接合方式，使用电连接件581接合EIC530处的RDL573上的UBM 588和PIC 520处的RDL 572上的UBM 588。在一些实施例中，可以在EIC 530与PIC 520之间形成包覆各个电连接件581的底部填充物590。图5E中得到的结构可以称为子结构555。

参考图5F所示，提供芯片540，例如ASIC芯片。

参考图5G所示，在芯片540的一侧表面(如有源表面)上形成RDL 575，并在RDL 575的表面上形成多个UBM 588，以及在各个UBM 588上接合电连接件583。

参考图5H所示，提供图5E处形成的子结构555。通过电连接件583将芯片540接合在子结构555的EIC 530上的RDL 571上。在一些实施例中，可以形成底部填充物以包覆各个电连接件583。应理解，虽然图5H中仅示出了两个子结构555，但可以形成更多个子结构555并且可以将芯片540接合在更多个子结构555上。

参考图5I所示，将图5H处得到的结构附接到具有突出部561的基板510上，使得突出部561位于两个子结构555之间。通过电连接件582将PIC 520处的RDL 574与基板510接合。在一些实施例中，可以形成底部填充物以包覆各个电连接件582。通过芯片540下方的电连接件583将芯片540与突出部561接合。这样，形成了封装结构500。

综上所述，本申请提供的形成封装结构500的方法，利用现行扇出技术，在PIC 520中形成贯通孔521并在PIC 520上制作RDL 572、574以及UBM 588，并且制作具有贯通孔531的EIC 530，用FCB方式将EIC 530与PIC 520进行接合。借由贯通孔和扇出技术，而非利用现有的引线接合EIC 530和基板510，使得EIC 530的讯号可以直接经由贯通孔531到达基板510，从而可以有效缩短EIC 530到基板510的电性路径长度，并降低电感效应，大幅减低阻抗，达到良好的信号完整性，以供高速高频应用。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装结构，其特征在于，包括：

基板；

光集成电路，堆叠设置在所述基板上，并且具有用于电连接所述基板的第一贯通孔；

电集成电路，堆叠设置在所述光集成电路上，并且电连接所述第一贯通孔；

芯片，堆叠设置在所述电集成电路上，并且电连接所述基板与所述电集成电路。

2.根据权利要求1所述的封装结构，其特征在于，用于电连接所述基板与所述电集成电路的电性路径从所述电集成电路、通过所述光集成电路、到达所述基板。

3.根据权利要求1所述的封装结构，其特征在于，所述电集成电路具有用以电连接所述光集成电路与所述芯片的第二贯通孔。

4.根据权利要求1所述的封装结构，其特征在于，所述芯片的侧面与所述电集成电路的侧面齐平。

5.根据权利要求4所述的封装结构，其特征在于，还包括：

第一重分布层，设置在所述电集成电路与所述芯片之间，并且所述第一重分布层的边缘与所述电集成电路的侧面齐平。

6.根据权利要求1所述的封装结构，其特征在于，还包括：

第二重分布层，设置在所述光集成电路上并且朝向所述电集成电路。

7.根据权利要求6所述的封装结构，其特征在于，所述第二重分布层的边缘与所述电集成电路齐平。

8.根据权利要求1所述的封装结构，其特征在于，所述光集成电路包括：

本体，电连接所述电集成电路；和

中介管芯，与所述本体相邻设置并且具有所述第一贯通孔。

9.根据权利要求8所述的封装结构，其特征在于，还包括：第二重分布层，跨接所述本体与所述中介管芯。

10.根据权利要求9所述的封装结构，其特征在于，还包括：

第三重分布层，设置在所述光集成电路上并且朝向所述基板。

Images