CN115622516A - 用于射频接收器的放大器 - Google Patents
用于射频接收器的放大器 Download PDFInfo
- Publication number
- CN115622516A CN115622516A CN202210826258.1A CN202210826258A CN115622516A CN 115622516 A CN115622516 A CN 115622516A CN 202210826258 A CN202210826258 A CN 202210826258A CN 115622516 A CN115622516 A CN 115622516A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- node
- switch
- mos transistor
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 238000005513 bias potential Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 description 18
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 11
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 238000013139 quantization Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 125000003580 L-valyl group Chemical group [H]N([H])[C@]([H])(C(=O)[*])C(C([H])([H])[H])(C([H])([H])[H])[H] 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本公开的实施例涉及用于射频接收器的放大器。在一个实施例中,放大器包括:第一MOS晶体管,其漏极连接到放大器的输出,源极耦合到被配置为接收第一电源电势的第一节点;第一电容元件,其连接在放大器的输入和第一MOS晶体管的栅极之间;第一电流源,其将第一MOS晶体管的漏极连接到被配置为接收第二电源电势的第二节点;以及电阻元件和第二电容元件,其并联连接在第一MOS晶体管的栅极和漏极之间,该电阻元件包括开关电容器。
Description
相关申请的交叉引用
本申请要求2021年7月13日提交的法国专利申请No.2107598的优先权,该申请通过引用并入于此。
技术领域
本公开一般涉及电子电路,并且更具体地涉及放大器电路,还更简单地称为放大器,例如在射频接收链中使用的放大器。
背景技术
放大器在许多更复杂的系统或电路中实现,例如,在射频接收电路或射频接收器的射频信号的接收链中。
已知的射频接收器被配置为接收调幅射频信号,例如,完全或完全不接收调幅射频信号(OOK-“开关键控”)。为了获得经由射频信号的幅度调制发送的数据,这些已知的接收器包括实现多个功能的已知的接收链,特别是实现接收的射频信号的包络信号的放大功能和低通滤波功能。
已知的放大器,例如当它们用在接收链中以实现包络信号的放大功能时,具有各种缺点。
发明内容
一个实施例克服了已知放大器的全部或部分缺点,例如,在射频接收链中实现以放大包络信号的已知放大器,例如,在唤醒无线电(WUR)接收器或激活射频接收器中。
例如,实施例提供了带通放大器,即,进一步实现带通滤波功能的放大器。
例如,一个实施例提供了一种具有低截止频率的带通放大器,即,低于该截止频率的放大器阻断小于500Hz,优选小于或等于100Hz的频率的低频。
例如,一个实施例提供了一种具有低可控截止频率的带通放大器。
例如,一个实施例提供了一种带通放大器,为其设置放大器的共模输出电压。
例如,实施例提供了一种带通放大器,相对于已知放大器和已知带通滤波器的关联,该带通放大器具有降低的功耗。
例如,一个实施例提供了一种带通放大器,相对于已知放大器和已知带通滤波器的减小体积的带通放大器。
例如,一个实施例提供了一种与已知放大器和已知带通滤波器的组合相比具有低噪声的带通放大器。
一个实施例提供了一种放大器,包括:第一MOS晶体管,其漏极连接到所述放大器的输出并且其源极耦合到第一节点,所述第一节点被配置为接收第一电源电位;连接在所述放大器的输入和所述第一MOS晶体管的栅极之间的第一电容元件;第一电流源,其将所述第一MOS晶体管的漏极耦合到第二节点,所述第二节点被配置为接收第二电源电位;以及并联连接在所述第一MOS晶体管的栅极和漏极之间的电阻元件和第二电容元件,所述电阻元件由开关电容器实现。
根据一个实施例,电阻元件包括:第一开关,连接在所述第一MOS晶体管的栅极和第三电容元件的第一电极之间;以及第二开关,连接在所述第三电容元件的第二电极和所述第一MOS晶体管的漏极之间。
根据一个实施例,第一和第二开关被配置为彼此同相地控制,第一和第二开关的开关频率确定放大器的低截止频率。
根据一实施例,所述电阻元件进一步包括:第三开关,其连接在所述第三电容元件的所述第一电极与被配置为接收第一偏置电位的第三节点之间;以及第四开关,其连接在所述第三电容元件的所述第二电极与被配置为接收第二偏置电位的第四节点之间。
根据一实施例,所述第三节点是第二MOS晶体管的栅极,所述第二MOS晶体管具有被配置为接收所述第一电源电位的源极,所述第二MOS晶体管的漏极连接到所述第三节点且通过第二电流源耦合到所述第二节点。
根据一个实施例,第一和第二MOS晶体管以及第一和第二电流源被配置为使得第一偏置电位在第一晶体管的栅极上施加DC电位。
根据实施例,第一电流源包括与第四MOS晶体管镜像组装的第三MOS晶体管,并且第二电流源包括与第四MOS晶体管镜像组装的第五MOS晶体管。
根据一个实施例,放大器包括被配置为相对于第三和第四开关相位相反地控制第一和第二开关的电路。
根据实施例,第二偏置电位确定放大器的共模输出电压。
根据一个实施例,第二偏置电位等于第一和第二电源电位之差的一半。
根据实施例,第四节点是连接在第一和第二节点之间的分压桥的中间节点。
一个实施例提供了一种放大器,包括:
如上所述的第一放大器;
输入,连接到所述第一放大器的输入;
第二放大器,具有连接到所述第一放大器的输出的输入;
输出耦合(例如连接)到第二放大器的输出,
其中第二放大器包括:
第一电容元件;
第一MOS晶体管,具有通过所述第一电容元件耦合到所述第二放大器的输入的栅极,耦合(例如连接)到所述第一放大器的第一节点和第二节点中的一者的源极,以及耦合到所述第一和第二节点中的另一者的漏极;
第一电阻元件和第二电容元件,并联连接在所述第一晶体管的漏极和栅极之间,所述第一电阻元件由第一开关电容器实现;
第二MOS晶体管,源极耦合(例如连接)到所述第一和第二节点中的另一个节点,漏极连接到所述第一MOS晶体管的漏极;
第二电阻元件和第二电容元件,并联连接在所述第二晶体管的漏极和栅极之间,所述第二电阻元件由第二开关电容器实现;以及
开关和第三电容元件,所述第三电容元件将所述第二晶体管的栅极耦合到所述开关,并且所述开关被配置为将所述第三电容元件选择性地耦合到所述第一和第二节点中的另一者或耦合到所述第二放大器的输入。
根据一个实施例,第一开关电容器包括:
第一开关,连接在第二放大器的第一MOS晶体管的栅极和第二放大器的第四电容元件的第一电极之间;
第二开关,连接在第二放大器的第三电容元件的第二电极和第二放大器的第一MOS晶体管的漏极之间;
第三开关,连接在所述第二放大器的所述第三电容元件的所述第一电极与所述第二放大器的第三节点之间,第二放大器的第三节点被配置为接收所述第二放大器的第一偏置电位;以及
第四开关,连接在所述第二放大器的所述第三电容元件的所述第二电极与所述第二放大器的第四节点之间,所述第二放大器的第四节点被配置为接收所述第二放大器的第二偏置电位,并且
其中所述第二开关电容器包括:
第一开关,连接在第二放大器的第二MOS晶体管的栅极和第二放大器的第六电容元件的第一电极之间;
第二开关,连接在第二放大器的第六电容元件的第二电极和第二放大器的第二MOS晶体管的漏极之间;
第三开关,连接在所述第二放大器的所述第六电容元件的所述第一电极与所述第二放大器的第五节点之间,所述第三开关被配置为接收所述第二放大器的此偏置电位;以及
第四开关,连接在第二放大器的第三电容元件的第二电极和第二放大器的第四节点之间。
根据实施例,第一放大器的开关电容器的开关的控制频率不同于第二放大器的第一和第二开关电容器的开关的控制频率。
一个实施例提供了一种包括包络检测电路的射频接收器,该包络检测电路具有耦合到接收器的天线的输入和耦合到诸如上述放大器的输入的输出。
根据实施例,射频接收器形成唤醒射频接收器或激活射频接收器。
根据一个实施例,射频接收器被配置为例如根据曼彻斯特编码接收调幅射频信号,优选地全或无(all or nothing)接收调幅射频信号。
附图说明
前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出,在附图中:
图1以方框的形式示意性地示出了所描述的实施例适用的类型的射频传输系统的示例;
图2示出了带通放大器的实施例;以及
图3示出了根据实施例的放大器。
具体实施方式
在各个附图中,相同的特征由相同的附图标记表示。特别地,在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构,尺寸和材料特性。
为了清楚起见,仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。特别地,没有详细描述可以实现包络信号放大器的通常的射频接收器,例如唤醒或激活射频接收器,所描述的实施例与这些通常的射频接收器兼容。
除非另有说明,当提及连接在一起的两个元件时,这表示除了导体之外没有任何中间元件的直接连接,并且当提及耦合在一起的两个元件时,这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。
在以下公开中,除非另有说明,当提及绝对位置限定词时,例如术语“前”,“后”,“顶”,“底”,“左”,“右”等,或提及相对位置限定词时,例如术语“上”,“下”,“上”,“下”等,或提及取向限定词时,例如“水平”,“垂直”等,是指图中所示的取向。
除非另有说明,表述“约”,“大约”,“基本上”和“以…量级”表示在10%以内,优选在5%以内。
图1以方框的形式示意性地示出了所述实施例适用的类型的无线射频传输系统1的示例。
系统1包括射频信号2的发射器Tx和信号2的接收器Rx。射频信号2是无线信号。信号2例如具有100kHz到10GHz范围内的频率。信号2是振幅调制的,例如全或无。
发射器Tx通过信号2的幅度调制来传输数据,例如,通过根据要传输的数据位根据曼彻斯特编码来调制信号2的幅度。信号2由连接到发射器Tx的天线3发射。
接收器Rx连接到被配置为接收信号2的天线4。例如,天线4形成接收器Rx的一部分。
接收器Rx包括电路DET,电路DET被配置为接收调幅射频信号并传送它接收的射频信号的包络信号,即,例如电压的信号,其幅度随电路DET接收的射频信号的包络幅度而变化。换句话说,电路DET是包络检测电路。电路DET例如通过如图1所示的阻抗匹配网络IMP在耦合到天线4的输入100上接收射频信号。电路DET在电路DET的输出102上传递包络信号。
阻抗匹配网络IMP将天线4耦合到电路DET的输入100。作为示例,匹配网络IMP被布置在包括电路DET的集成电路芯片的外部。此外,尽管在图1的示例中,仅电路IMP布置在天线4和电路DET之间,但是在其他示例中,其他电路可以连接在天线4和电路DET之间,例如放大电路和/或带通滤波电路。
电路DET的输出102耦合到相继连接的两个电路BPF和BBA的关联件,在图1的示例中,电路BBA连接在电路BPF之后。
电路BPF,例如被称为基带滤波器,被配置为实现带通滤波功能。例如,滤波器BPF被配置为仅保留包络信号的对应于信号2的幅度调制频率的频率。
电路BBA,例如,被称为基带放大器,被配置为放大它接收的信号并传送对应于电路Q的放大信号。
电路Q在它接收的信号的一个比特上实现量化的功能,并因此传递二进制信号。该二进制信号例如对应于经由信号2发送的数据的曼彻斯特编码。
在图1中未示出的数字处理电路接收电路Q的二进制输出信号,并被配置为解码该信号,以恢复由发射器Tx向接收器Rx传输的数据。
在图1的示例中,电路IMP、DET、BPF、BBA和Q形成接收器Rx的射频接收链104,即,例如被配置为从天线4接收射频信号并传送对应于接收器Rx的数字处理电路的数字信号的电路链,使得处理电路能够解码数字信号以恢复所发送的数据。
存在许多其它射频接收链的示例,包括电路DET类型的包络检测电路,电路BPF类型的带通滤波器和电路BBA类型的放大电路。
这里提供了不仅实现电路BAA的放大功能而且实现电路BPF的带通滤波功能的放大器的实施例。换句话说,这里提供了带通放大器电路,或者更简单地说,提供了带通放大器。
因此,所提供的放大器能够通过同时实现射频信号的滤波功能和包络信号的放大功能的单级来替换一个接一个地实现带通滤波功能和包络信号的放大功能的两个连续级。例如,根据一个实施例,这里提供的放大器代替图1的接收器Rx的两级或电路BBA和BPF。
射频接收链中的级数量的这种减少导致功耗降低。这种功耗降低例如对于唤醒射频接收器是特别有利的。实际上,唤醒无线电接收器被配置为在感兴趣的射频频带上检测是否发送唤醒信号,并且为此目的,连续地收听或观察感兴趣的频带。
图2示出了带通放大器电路200的实施例。
放大器200包括MOS(“金属氧化物半导体”)晶体管201。在图2的示例中,晶体管201是PMOS晶体管,即P沟道MOS晶体管。
晶体管201的源极被配置为接收电源电势VDD。例如,晶体管201的源极耦合到(优选地连接到)被配置为接收电位VDD的节点202。电位VDD例如参考参考电位,例如地GND。例如,电势VDD是正的。电位VDD和GND分别对应于第一和第二电源电位。
晶体管201的漏极连接到电路200的输出OUT。例如,输出OUT耦合到(例如连接到)一个比特上的量化电路(circuit of quantization over one bit)。例如,当实现放大器200而不是图1的电路BBA和BPF时,放大器200的输出OUT例如连接到接收器Rx的电路Q的输入。
放大器200包括连接在放大器200的输入IN和放大器200的节点204之间的电容元件C1。节点204连接到晶体管201的栅极。换句话说,电容元件C1连接在输入IN和晶体管201的栅极之间。
作为示例,电容元件C1具有耦合(优选地连接)到输入IN的第一电极或端子,以及耦合(优选地连接)到节点204的第二电极或端子。例如,输入IN被配置为接收调幅射频信号的包络信号。例如,输入IN耦合到射频接收器的天线,例如耦合到具有耦合到该天线的输入的包络检测电路的输出。例如,当实现放大器200而不是图1的电路BBA和BPF时,放大器200的输入IN耦合到(例如连接到)接收器Rx的检测器DET的输出102。
放大器200包括电流源206。电流源206被配置为提供恒定电流,该恒定电流的值例如是可控的。电流源206将晶体管201的漏极(即,输出OUT)耦合到被配置为接收参考电位(在此实例中为地GND)的节点208。例如,电流源206具有耦合(优选地连接)到晶体管201的漏极的第一端子,以及耦合(优选地连接)到节点208的第二端子。
放大器200还包括电阻元件R和电容元件C2。元件R和C2在节点204(晶体管201的栅极)和输出OUT(晶体管201的漏极)之间彼此并联。电阻元件R由开关电容器实现。换句话说,电阻元件R包括开关电容器,例如,由开关电容器形成。
使用开关电容器来实现电阻元件R能够获得例如大于1Gohm的高电阻值,例如10Gohm的量级,同时保持减小的体积。
使用开关电容器来实现电阻元件R还使得能够控制电阻元件R的电阻值,这使得能够控制放大器200的带通滤波功能的低截止频率。结果,输入IN上的DC(“直流”)分量被放大器200滤波,并且不能在其输出OUT上找到。
此外,使用开关电容器来实现电阻元件R使得能够将放大器200的输出OUT上的共模电压设置为目标值。优选地,输出共模,即输出OUT上的共模电压被设置为电源电势VDD的值的一半,这使得能够使用放大器200的输出信号可用的整个动态范围。
根据一个实施例,电阻元件R包括开关210,电容元件C3和开关212。开关210,电容元件C3和开关212以此顺序串联连接在晶体管201的栅极204和晶体管201的漏极OUT之间。例如,开关210连接在节点204和电容元件C3的第一电极或端子之间,而开关212连接在节点OUT和电容元件C3的第二电极或端子之间。例如,开关210具有连接到节点204的导电端子和连接到电容元件C3的另一导电端子,开关212具有连接到元件C3的导电端子和连接到节点OUT的另一导电端子。
两个开关210和212被同相控制。换句话说,当开关210分别为开、关时,开关212分别为开、关。开关210和212由例如控制电路ctrl提供的控制信号clk控制。
信号clk是周期信号,其频率确定电阻元件的电阻值Rval。实际上,节点204和OUT之间的电阻元件R的电阻值Rval等于1/(Fclk*C3val),Fclk是信号clk的频率,C3val是电容元件C3的电容值。例如,电容元件C3由金属-氧化物-金属(MOM)电容元件实现。实际上,MOM电容元件具有比电容值,其能够获得比电阻值Rval。
由于频率Fclk确定值Rval的事实,频率Fclk还确定放大器200的低截止频率Flow。实际上,频率Flow等于1/(2*Π*C2val*Rval),并且因此等于(Fclk*C3val)/(2*Π*C2val),C2val是电容元件C2的电容值,值C3val/C2val的比率例如通过例如用金属-氧化物-金属电容器实现元件C2和C3中的每个元件而被很好地控制。
因此,频率Flow可以由频率Fclk控制,频率Fclk的变化引起频率Flow的相应变化。
此外,放大器200的增益G等于C1val/C2val,C1val是电容元件C1的电容值。因此,增益G可以相对较高,例如在30dB的量级。优选地,电容元件C1和C2每个都由金属-氧化物-金属电容元件实现,其能够获得特定的增益值G。
根据一个实施例,电阻元件R还包括开关214和开关216。开关214连接在节点218和电容元件C3的第一电极或端子之间。换句话说,开关214连接在节点218和开关210到电容元件C3的连接节点之间。开关216连接在节点220和电容元件C3的第二电极或端子之间。换句话说,开关216连接在节点220和开关212到电容元件C3的连接节点之间。例如,开关214具有连接到电容元件C3的第一端子的导电端子和连接到节点218的另一导电端子,开关216具有连接到元件C3的第二端子的导电端子和连接到节点220的另一导电端子。
两个开关214和216相对于彼此同相受控,并且相对于开关210和212相位相反。换句话说,当开关210和212分别接通、断开时,开关214和216分别断开、接通。开关214和216由控制信号nclk控制,例如由电路ctrl传送。作为示例,信号nclk是信号clk的互补,即,当信号clk分别处于低、高,二进制状态时,信号nclk分别处于高、低,二进制状态。作为可选示例,信号nclk可以不同于互补信号clk,以确定开关214和216以及开关210和212从不同时接通。
节点218被配置为接收偏置电位Vpol。电位Vpol在节点204上施加偏置电位,即DC电位,从而在晶体管201的栅极上施加偏置电位。
根据一个实施例,节点218形成电路221的一部分,电路221被配置为将电势Vpol传递到节点218,以将DC电势施加到晶体管201的栅极204。
根据实施例,电路221包括MOS晶体管220,在该示例中具有P沟道,并且节点218对应于MOS晶体管222的栅极,或者换言之,节点218连接到晶体管222的栅极。晶体管222的源极被配置为接收电位VDD。晶体管222的源极因此耦合到,优选地连接到节点202。晶体管222的漏极连接到节点218,即连接到晶体管222的栅极218。晶体管222的漏极进一步通过电流源224耦合到节点208。例如,电流源224的一个端子耦合(优选地连接)到节点208,另一端子耦合(优选地连接)到晶体管222的漏极(节点218)。本领域技术人员能够确定电流源224和晶体管222的大小以确定电势Vpol的值,从而确定节点204的DC电势的值。例如,电流源224被配置为提供与电流源206相同的电流值,并且晶体管222和201具有相同的尺寸。
作为示例,电流源224由MOS晶体管实现,而电流源206由另一MOS晶体管实现,这两个MOS晶体管被组装为同一其它MOS晶体管的镜像。例如,这些MOS晶体管是N沟道MOS或NMOS晶体管。
节点220被配置为接收偏置电位Vcm。放大器200的输出共模值由电势Vcm的值确定,例如等同于电势Vcm的值。
根据实施例,节点220形成电路226的一部分,电路226被配置为使得节点220的电势Vcm等于放大器200的目标共模输出值。
根据一个实施例,电路226是连接在节点202和208之间的分压桥,节点220是分压桥226的中间节点。例如,分压桥226包括两个电阻元件R1和R2,这两个电阻元件R1和R2串联连接在节点202和208之间,并且在节点220的水平彼此连接,元件R1和R2具有相同的电阻值。
当开关214和216接通(开关210和212断开)时,电容元件C3两端的电势差等于电势Vpol和Vcm之间的差。当开关214和216切换到断开状态时,开关210和212切换到接通状态,由此电容元件C3两端的电势差在节点204和OUT之间。由于电势Vpol等于节点204的DC电势,因此节点OUT的DC电势等于电势Vcm。因此,图2的放大器200能够控制放大器200的输出共模电压OUT,而不使用实施起来复杂且庞大的反馈回路。
放大器200还包括例如电容元件C4,例如称为输出电容元件C4。电容元件C4连接在输出OUT(晶体管201的漏极)和接地电位GND的节点208之间。电容元件C4有助于过滤输出OUT上的高频,即高于放大器200的高截止频率的频率。实际上,带通放大器200的高截止频率F高等于:
(gm*(C2val/C1val))/(2*Π*(C2val+C4val+(C2val*C4val)/C1val)),C4val是电容元件C4的电容值,gm是晶体管201的跨导值。换句话说,频率Fhight等于:
gm/(2*Π*G*(C2val+C4val+C4val/G))。
例如,电容元件C4由电容元件MOM实现。
放大器200能够放大在输入IN上接收的包络信号,同时通过抑制提供给输入IN的包络信号的DC分量并通过设置输出OUT上的共模电压来抑制在具有大于频率Fhight的频率的包络信号中存在的干扰。
作为应用的示例,在电容值C1val等于8pF,电容值C2val等于240fF加上25-fF杂散电容的情况下,电容值C4val等于1pF,电阻值Rval等于10Gohms,晶体管201的跨导等于5.3μS,增益G具有理论的29.6-dB值,频率Flow具有理论的60-Hz值,频率Fhigh具有理论的3-kHz值。已经通过由商品名Cadence指定的模拟工具进行了模拟,具有如上所述的相同值C1val,C2val,C4val和Rval。于是,增益G的模拟值,频率Flow的模拟值和频率Fhight的模拟值分别等于29.5dB,60Hz和2.8kHz,这与上述理论值相一致。此外,对于上述值C1val,C2val,C4val和Rval,模拟已经示出放大器200的功耗等于200nA,并且放大器200占据的表面积在100μm*100μm的量级。
根据实施例,放大器200在射频接收器中实现,优选地在包括包络检测电路的唤醒无线电接收器中实现,该包络检测电路具有耦合到射频接收器的天线的输入和耦合到例如连接到放大器200的输入IN的输出。放大器200的输出OUT例如耦合到,优选地连接到一个比特上的量化电路。优选地,射频接收器被配置为接收被调幅射频信号,优选地全或无调幅,例如根据曼彻斯特编码。例如,放大器200代替图1的接收器Rx中的两个电路或级BBA和BPF。
然而,本领域的技术人员能够在不同于结合图1所描述的射频接收器中实现放大器200。
例如,射频接收器中可以提供放大器200,以放大射频信号幅度调制的包络信号,而不是使用曼彻斯特编码,或者甚至完全或完全不使用,并且同时实现带通滤波功能,例如,使用低于已知带通放大器的高和低截止频率。
更一般地,放大器200可以在所有应用中或在所有系统中提供,其中期望同时实现信号放大功能和带通滤波功能,例如具有低于500Hz,优选地小于或等于100Hz的低截止频率,和/或例如相对于能够实现这些放大和低通滤波功能的已知电路具有降低的功耗。
此外,本领域技术人员能够将以上对放大器200的描述适用于电势VDD相对于电势GND为负的情况,例如,通过分别用N沟道和P沟道MOS晶体管代替P沟道和N沟道MOS晶体管。本领域技术人员还能够通过用N沟道晶体管替换P沟道晶体管201,以及当电位Vpol由晶体管222和电流源224提供时,通过用N沟道晶体管222替换P沟道晶体管222,以及通过反转电流源224和晶体管222的位置,来反转电流源206和晶体管201的位置。
上面已经描述了晶体管201的漏极对应于放大器200的输出OUT的情况。在其它实施例中,晶体管201的漏极对应于放大器300的第一级的输出,并耦合到放大器300的第二级的输入。
图3示出了这种放大器300的实施例的示例。
放大器300包括由前述放大器200实现的第一级,第一级200在图3中以方框的形式示出。
放大器300包括对应于级200的输入IN的输入,或者换句话说,放大器300的输入耦合到例如连接到级200的输入IN。
放大器300还包括第二级或第二放大器302,其由图3中的虚线限定。
级302包括输入IN1。输入IN1耦合到例如连接到级200的输出OUT。
级302包括输出OUT1。输出OUT1耦合到例如连接到放大器300的输出。在这个示例中,级302的输出OUT1对应于放大器300的输出OUT1。
虽然这在图3中没有示出,但是电容元件可以连接在级302的输出OUT和节点208之间。该电容元件例如是结合图2描述的电容元件C4。该电容元件能够例如至少部分地确定在放大器300的输入IN和输出OUT1之间实现的低通滤波功能的截止频率。
放大器302包括MOS晶体管304和MOS晶体管306。晶体管304和306串联连接在节点202和208之间。在图3的示例中,晶体管304是PMOS晶体管,晶体管306是NMOS晶体管。
晶体管304的源极被配置为接收电源电势VDD。例如,晶体管304的源极耦合到,优选地连接到节点202。
晶体管304的漏极例如连接到电路302的输出OUT1。例如,输出OUT1被耦合到(例如连接到)一个比特上的量化电路。例如,当实现放大器300而不是图1的电路BBA和BPF时,放大器300的输出耦合到例如连接到接收器Rx的电路Q的输入。
晶体管304的漏极进一步耦合到节点208。更具体地,晶体管304的漏极通过晶体管306耦合到节点208。
放大器302包括耦合放大器302的输入IN1和级302的节点308的电容元件C5。节点308连接到晶体管304的栅极。换句话说,晶体管304的栅极308通过电容元件C5耦合到输入IN1。
作为示例,电容元件C5具有耦合(优选地连接)到输入IN1的第一电极或端子,以及耦合(例如连接)到节点308的第二电极或端子。
放大器302还包括电阻元件R3和电容元件C6。元件R3和C6在节点308(晶体管304的栅极)和晶体管304的漏极(输出OUT1)之间彼此并联。类似于级200的元件R(图2),电阻元件R3由开关电容器实现。换句话说,电阻元件R3包括开关电容器或由开关电容器形成。元件R3在图3中由虚线界定。
使用开关电容器来实现电阻元件R3能够获得例如大于1Gohm的高电阻值,例如10Gohm的量级,同时保持减小的体积。
使用开关电容器来实现电阻元件R3还使得能够控制电阻元件R3的电阻值,这使得能够控制放大器302的带通滤波功能的低截止频率,从而控制放大器300的低截止频率。
此外,使用开关电容器来实现电阻元件R3使得能够将级302的输出OUT1上的共模电压设置为目标值,从而将放大器300的输出OUT1上的共模电压设置为例如等于节点202和208之间的电压的一半的值。
根据一个实施例,电阻元件R3包括开关310,电容元件C7和开关312。开关310,电容元件C7和开关312以此顺序串联连接在晶体管304的栅极308和晶体管304的漏极OUT1之间。例如,开关310连接在节点308和电容元件C7的第一电极或端子之间,开关312连接在晶体管304的漏极和电容元件C7的第二电极或端子之间。例如,开关310具有连接到节点308的导电端子和连接到电容元件C7的另一导电端子,开关312具有连接到元件C7的导电端子和连接到晶体管304的漏极的另一导电端子。
两个开关310和312被同相控制。换句话说,当开关310分别接通,断开时,开关312分别接通,断开。开关310和312由例如由控制电路ctrl提供的控制信号clk1控制。
信号clk1是周期信号,其频率确定电阻元件R3的电阻值Rval3,后者等于1/(Fclk1*C7val),Fclk1是信号clk1的频率,C7val是电容元件C7的电容值。例如,电容元件C7由金属-氧化物-金属(MOM)电容元件实现。实际上,电容元件MOM具有精确的电容值,这使得能够获得精确的电阻值Rval3。
由于频率Fclk1确定值Rval3的事实,频率Fclk1还至少部分地确定放大器300的低截止频率。
因此,放大器300的低截止频率可以由频率Fclk和Fclk1控制,这些频率中的一个和/或另一个的变化引起该截止频率的相应变化。
电阻元件R3还包括开关314和开关316。开关314连接在节点318和电容元件C7的第一电极或端子之间。换句话说,开关314在节点318和开关310的连接节点之间连接到电容元件C7。开关316连接在节点320和电容元件C7的第二电极或端子之间。换句话说,开关316连接在节点320和开关312到电容元件C7的连接节点之间。例如,开关314具有连接到电容元件C7的第一端子的导电端子和连接到节点318的另一导电端子,开关316具有连接到元件C7的第二端子的导电端子和连接到节点320的另一导电端子。
两个开关314和316相对于彼此同相受控,并且相对于开关310和312相位相反。换句话说,当开关310和312分别接通、关断时,开关314和316分别关断、接通。开关314和316由例如由电路ctrl提供的控制信号nclk1控制。作为示例,信号nclk1是信号clk1的互补,即,当信号clk1处于低、高,二进制状态时,信号nclk1处于高、低,二进制状态。作为另一个示例,信号nclk1可以不同于信号clk1的互补信号,以确定开关314和316从不与开关310和312同时接通。
节点318被配置为接收偏置电位Vpoll。电位Vpoll在节点308上施加偏置电位,即DC电位,从而在晶体管304的栅极上施加偏置电位。
根据实施例,节点318形成图3中以虚线界定的电路321的一部分。电路321被配置为将电位Vpol1传递到节点318,以将DC电位施加到晶体管304的栅极308。
根据实施例,电路321包括MOS晶体管322,例如具有与晶体管304相同类型的沟道,并且节点318对应于MOS晶体管322的栅极,或者换句话说,节点318连接到晶体管322的栅极。与晶体管304的源极类似,晶体管322的源极被配置为接收电位VDD。晶体管322的源极因此耦合到,优选地连接到节点202。晶体管322的漏极连接到节点318。晶体管322的漏极还通过电流源324耦合到节点208。例如,电流源324的一个端子耦合(优选连接)到节点208,另一端子耦合(优选连接)到晶体管322的漏极(节点318)。本领域技术人员能够调整电流源324和晶体管322的大小以确定电势Vpol1的值。例如,电流源324由电流镜的MOS晶体管实现。
节点320被配置为接收偏置电位Vcmo。级302以及放大器300的输出共模的值由电势Vcmo的值确定,并且例如等于电势Vcmo的值。作为示例,电势Vcmo的值等于电势Vcm的值(图2),但是在其他示例中,这些值可以不同。
根据一实施例,节点320形成被配置为在节点320处递送电位Vcmo的电路326的一部分。例如,当电位Vcm和Vcm0相等时,电路320和226可以由相同的电路实现,电路320和226则被称为同一个。
根据一个实施例,电路326是连接在节点202和208之间的分压桥,节点320是分压桥326的中间节点。例如,分压桥326包括两个电阻元件R4和R5,这两个电阻元件R4和R5串联连接在节点202和208之间,并且在节点320的层面彼此连接。元件R4和R5例如具有相同的电阻值。
晶体管306的源极被配置为接收电势GND。例如,晶体管306的源极耦合到,优选地连接到节点208。
晶体管306的漏极连接到晶体管304的漏极。晶体管306的漏极例如连接到电路302的输出OUT1。晶体管306的漏极进一步耦合到节点202。更具体地,晶体管306的漏极通过晶体管304耦合到节点202。
放大器302包括电容元件C8和耦合放大器302的输入IN1和级302的节点328的开关SW。节点328连接到晶体管306的栅极。换句话说,晶体管306的栅极通过电容元件C8耦合到开关SW。
作为示例,电容元件C8具有耦合(优选地连接)到开关SW的第一电极或端子,以及耦合(例如连接)到节点328的第二电极或端子。
放大器302还包括电阻元件R6和电容元件C9。元件R6和C9在节点328(晶体管306的栅极)和晶体管306的漏极(输出OUT1)之间彼此并联连接。类似于级200的元件R(图2),电阻元件R6由开关电容器实现。换句话说,电阻元件R6包括开关电容器或由开关电容器形成。元件R6在图3中由虚线界定。
使用开关电容器来实现电阻元件R6能够获得例如大于1Gohm的高电阻值,例如10Gohm的量级,同时保持减小的体积。
使用开关电容器来实现电阻元件R6还使得能够控制电阻元件R6的电阻值,这使得能够控制放大器302的带通滤波功能的低截止频率,从而控制放大器300的低截止频率。
此外,使用开关电容器来实现电阻元件R6使得能够将级302的输出OUT1以及放大器300的输出OUT1上的共模电压设置为目标值。
根据一个实施例,电阻元件R6包括开关330,电容元件C10和开关332。开关330,电容元件C10和开关332以此顺序串联连接在晶体管306的栅极328和晶体管306的漏极OUT1之间。例如,开关330连接在节点328和电容元件C10的第一电极或端子之间,开关332连接在晶体管306的漏极和电容元件C10的第二电极或端子之间。例如,开关330具有连接到节点328的导电端子和连接到电容元件C10的另一导电端子,开关332具有连接到元件C10的导电端子和连接到晶体管306的漏极的另一导电端子。
两个开关330和332被同相控制。换句话说,当开关330分别接通、断开时,开关332分别接通、断开。开关330和332由信号clk1控制。
信号CLK1确定电阻元件R6的电阻值Rval6,后者等于1/(Fclk1*C10val),Fclk1是信号clk1的频率,C10val是电容元件C10的电容值。例如,电容元件C10由金属-氧化物-金属(MOM)电容元件实现。实际上,电容元件MOM具有精确的电容值,这使得能够获得精确的电阻值Rval6。
由于频率Fclk1确定值Rval6的事实,频率Fclk1还至少部分地确定放大器300的低截止频率。
因此,放大器300的截止频率可以由频率Fclk和Fclk1控制,这些频率中的一个和/或另一个的变化引起该截止频率的相应变化。
电阻元件R6还包括开关334和开关336。开关334连接在节点338和电容元件C10的第一电极或端子之间。换句话说,开关334连接在节点338和开关330到电容元件C10的连接节点之间。开关336连接在节点320和电容元件C10的第二电极或端子之间。换句话说,开关336连接在节点320和开关332到电容元件C10的连接节点之间。例如,开关334具有连接到电容元件C10的第一端子的导电端子和连接到节点338的另一导电端子,开关336具有连接到元件C10的第二端子的导电端子和连接到节点320的另一导电端子。
两个开关334和336相对于彼此同相受控,并且相对于开关330和332相位相反。换句话说,当开关330和332分别接通、关断时,开关334和336分别关断、接通。开关334和336由信号nclk1控制。例如,信号nclk1是信号clk1的互补信号,尽管信号nclk1可以不同于信号clk1的互补信号,以确定开关334和336以及开关330和332从不同时接通。
节点338被配置为接收偏置电位Vpol2。电位Vpol2在节点328上并因此在晶体管306的栅极上施加偏置电位,即DC电位。
根据实施例,节点338形成电路340的一部分,在图3中以虚线界定。电路340被配置为将电位Vpol2传递到节点338,以在晶体管306的栅极328上施加DC电位。
根据实施例,电路340包括MOS晶体管342,例如具有与晶体管306相同类型的沟道,并且节点338对应于MOS晶体管342的栅极,或者换句话说,节点338连接到晶体管342的栅极。与晶体管306的源极类似,晶体管342的源极被配置为接收电位GND。晶体管342的源极因此耦合到,优选地连接到节点208。晶体管342的漏极连接到节点338,即连接到晶体管342的栅极。晶体管342的漏极进一步通过电流源344耦合到节点202。例如,电流源344的一个端子耦合(优选连接)到节点202,另一端子耦合(优选连接)到晶体管342的漏极(节点338)。本领域技术人员能够调整电流源344和晶体管342的大小以确定电势Vpol2的值。例如,电流源344由电流镜的MOS晶体管实现。
开关SW被配置为将晶体管306的栅极328,更确切地说是电容元件C8选择性地耦合到输入IN1或节点208。开关SW由控制信号A/AB控制。作为示例,信号A/AB是二进制信号,其具有控制晶体管306的栅极328到输入IN1的耦合的第一二进制状态,并且具有控制晶体管306的栅极328到节点208的耦合的第二二进制状态。作为示例,开关SW具有耦合到节点328的输入,耦合到(优选地连接到)节点208的第一输出,耦合到(优选地连接到)输入IN1的第二输出,以及被配置为接收信号A/AB的控制输入。例如,信号A/AB由电路ctrl提供。
当开关SW将晶体管306的栅极328耦合到节点208时,级302是A类放大器,而当开关SW将晶体管306的栅极328耦合到输入IN1时,级302是AB类放大器。当级302分别在A类、AB中被控制时,放大器300分别是A类、AB类放大器。
作为一个示例,级302在A类中被控制,用于特权化输入IN和输出OUT1之间的低通函数的截止频率的应用,该截止频率相对于输出OUT1上可用的信号的最大斜率(“转换速率”)是尽可能最低的。相反地,级302在AB类中被控制,用于相对于获得尽可能低的低通截止频率而特权化输出OUT1上的信号的最大斜率的应用。
在图3的实例中,开关SW耦合到晶体管306的栅极328,晶体管306的源极被配置为接收电位GND,并且开关SW被配置为将栅极328且更明确地说电容元件C8选择性地耦合到节点208或输入IN1。在未示出的另一示例中,开关SW耦合到晶体管304的栅极308,晶体管304的源极被配置为接收电势VDD,并且开关SW然后被配置为将栅极308(更具体地,电容元件C5)耦合到节点202或输入IN1。在这种情况下,开关SW具有例如耦合到节点308的输入,耦合到(优选地连接到)节点202的第一输出,耦合到(优选地连接到)输入IN1的第二输出,以及被配置为接收信号A/AB的控制输入。
在图3的示例中,开关SW被配置为选择性地将栅极328耦合到节点208或输入IN1,并且电容元件C5连接到输入IN1。在未示出的另一示例中,其中开关SW还被配置为选择性地将栅极328耦合到节点208或输入IN1,可以在电容元件C5和输入IN1之间提供与开关SW相同的开关,并且对其进行控制以维持栅极308,更具体地,维持电容元件C5耦合到输入IN1。与开关SW相同的该附加开关当前被称为虚拟开关,并且例如使得能够平衡输入IN1和节点308之间的导电路径与输入IN1和节点328之间的导电路径。本领域的技术人员将能够使这样的示例适合于开关SW被配置为将节点308选择性地耦合到输入IN1或耦合到节点202,并且伪开关随后将节点328耦合到输入IN1的情况。
根据未示出的另一实施例,第二级302由第二级200代替。在这种情况下,第二级200是A类放大器,由此放大器300是A类放大器。
根据又一实施例,第二级302不包括开关SW,元件C8则连接到输入IN1。在这种情况下,级302以及放大器300被固定在AB类中。
虽然级302已经被公开和描述为连接到级200的其余部分,但是可以通过将级302的输入IN1直接连接到放大器的输入IN来省略级。换句话说,级302是能够这样使用的放大器,当开关SW被省略时,在固定的AB类中,或者在可通过信号A/AB选择的A类或AB类中。
以与结合图2描述的电容元件C3相同的方式,电容元件C7和C10中的每一个可以用具有可控电容值的电容元件来实现,以能够控制输入IN1和输出OUT1之间,或者更一般地,输入IN和输出OUT1之间的低通滤波功能的截止频率。
优选地,晶体管304和306具有相似或相同的尺寸,使得输出OUT1上的信号从高状态转换到低状态期间的斜率与从低状态转换到高状态期间的斜率相似或相同。然而,晶体管304和306中的一个可以被选择为大于另一个以支持输出OUT1上的信号的上升时间或下降时间。
在上面结合图3描述的示例中,信号clk和nclk的频率不同于信号clk1和nclk1的频率。在另一示例中,信号clk和nclk的频率与信号clk1和nclk1的频率相同,例如,当信号clk和clk1对应于同一信号并且信号nclk和nclk1对应于同一其它信号时。
根据实施例,放大器300在射频接收器中实现,优选地在包括包络检测电路的唤醒射频接收器中实现,该包络检测电路具有耦合到射频接收器的天线的输入和耦合到例如连接到放大器300的输入IN的输出。放大器300的输出OUT1例如耦合到,优选地连接到一个比特上的量化电路。优选地,射频接收器被配置为接收被调幅的射频信号,优选地全或无调幅,例如根据曼彻斯特编码。例如,放大器300取代了图1的接收器Rx中的两个电路或级BBA和BPF。
然而,本领域的技术人员能够在不同于结合图1所描述的射频接收器中实现放大器300。
例如,可以在射频接收器中提供放大器302,以放大射频信号幅度调制的包络信号,而不是用曼彻斯特编码,或者甚至完全或完全不进行幅度调制,并同时实现带通滤波功能,例如,用低于已知带通放大器的高和低截止频率。
更一般地,放大器300可以在所有应用中或在所有系统中提供,其中期望同时实现信号放大功能和带通滤波功能,例如具有低于500Hz,优选地小于或等于100Hz的低截止频率,和/或例如相对于能够实现这些放大和低通滤波功能的已知电路具有降低的功耗。
已经描述了各种实施例和变型。本领域技术人员将理解,这些各种实施例和变型的某些特征可以组合,并且本领域技术人员将想到其它变型。特别地,本领域的技术人员能够使以上对放大器302的描述适应于电势VDD相对于电势GND为负的情况,例如通过分别用N沟道,P沟道,MOS晶体管代替P沟道,N沟道,MOS晶体管。
此外,实施例不限于电路221,226,326,321和340的所述实例,并且所属领域的技术人员将能够为这些电路提供其它实施方案,例如通过用恒定电压源替换这些电路中的至少一者,所述恒定电压源递送与其替换的电路相同的恒定电位。
最后,基于以上给出的功能指示,所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。特别地,所述开关电容器的开关的实现在本领域技术人员的能力范围内,例如,通过用MOS晶体管实现这些开关中的每一个。
虽然已经参考说明性实施例描述了本发明,但是该描述不旨在以限制的意义来解释。对于本领域技术人员来说,在参考说明书的基础上,说明性实施例的各种修改和组合以及本发明的其它实施例将是显而易见的。因此,所附权利要求书旨在涵盖任何此类修改或实施例。
Claims (23)
1.一种放大器,包括:
第一MOS晶体管,具有连接到所述放大器的输出的漏极和耦合到第一节点的源极,所述第一节点被配置为接收第一电源电位;
第一电容元件,连接在所述放大器的输入和所述第一MOS晶体管的栅极之间;
第一电流源,将所述第一MOS晶体管的漏极连接到第二节点,所述第二节点被配置为接收第二电源电位;以及
电阻元件和第二电容元件,并联连接在所述第一MOS晶体管的栅极和漏极之间,所述电阻元件包括开关电容器。
2.根据权利要求1所述的放大器,其中所述电阻元件包括:
第一开关,连接在所述第一MOS晶体管的栅极和第三电容元件的第一电极之间,以及
第二开关,连接在所述第三电容元件的第二电极和所述第一MOS晶体管的漏极之间。
3.根据权利要求2所述的放大器,其中所述第一开关和所述第二开关能够相对于彼此同相地控制,并且其中所述第一开关和所述第二开关的开关频率确定所述放大器的低截止频率。
4.根据权利要求2所述的放大器,其中所述电阻元件进一步包括:
第三开关,连接在所述第三电容元件的第一电极与被配置为接收第一偏置电位的第三节点之间;以及
第四开关,连接在所述第三电容元件的第二电极与被配置为接收第二偏置电位的第四节点之间。
5.根据权利要求4所述的放大器,其中所述第三节点是具有被配置为接收所述第一电源电位的源极的第二MOS晶体管的栅极,并且其中所述第二MOS晶体管的漏极被连接到所述第三节点并且通过第二电流源耦合到所述第二节点。
6.根据权利要求5所述的放大器,其中所述第一MOS晶体管和所述第二MOS晶体管以及所述第一电流源和所述第二电流源被配置为使得所述第一偏置电位在所述第一MOS晶体管的栅极上施加DC电位。
7.根据权利要求6所述的放大器,
其中所述第一电流源包括与第四MOS晶体管镜像组装的第三MOS晶体管,并且
其中所述第二电流源包括与所述第四MOS晶体管镜像组装的第五MOS晶体管。
8.根据权利要求5所述的放大器,其中所述第一MOS晶体管和所述第二MOS晶体管是NMOS晶体管。
9.根据权利要求4所述的放大器,进一步包括被配置为相对于所述第三开关和所述第四开关以相反相位控制所述第一开关和所述第二开关的电路。
10.根据权利要求9所述的放大器,其中所述电路被配置为提供确定所述电阻元件的电阻值的频率。
11.根据权利要求9所述的放大器,其中所述电路被配置为提供确定所述放大器的低截止频率的频率。
12.根据权利要求4所述的放大器,其中所述第二偏置电位确定所述放大器的共模输出电压。
13.根据权利要求4所述的放大器,其中所述第二偏置电位等于所述第一电源电位与第二电源电位之差的一半。
14.根据权利要求4所述的放大器,其中所述第四节点是连接在所述第一节点和所述第二节点之间的分压桥的中间节点。
15.根据权利要求1所述的放大器,还包括连接在所述放大器的输出和所述第一节点之间的电容输出元件。
16.根据权利要求1所述的放大器,其中所述放大器是带通放大器。
17.根据权利要求1所述的放大器,其中所述放大器的增益等于所述第一电容元件的电容值与所述第二电容元件的电容值的比率。
18.一种射频接收器,包括:
包络检测电路,具有耦合到接收器的天线的输入和耦合到根据权利要求1所述的放大器的输入的输出。
19.根据权利要求17所述的接收器,其中所述接收器是唤醒射频接收器。
20.根据权利要求17所述的接收器,其中所述接收器被配置为接收振幅调制射频信号。
21.根据权利要求1所述的放大器,还包括连接在所述放大器的输出和所述第一节点之间的电容输出元件,所述电容输出元件包括:
第一放大器,包括:
第一MOS晶体管,具有连接到所述第一放大器的输出的漏极和耦合到第一节点的源极,所述第一节点被配置为接收第一电源电位;
第一电容元件,连接在所述第一放大器的输入与所述第一放大器的所述第一MOS晶体管的栅极之间;
第一电流源,将所述第一放大器的所述第一MOS晶体管的所述漏极连接到第二节点,所述第二节点被配置为接收第二电源电位;以及
电阻元件和第二电容元件,并联连接在所述第一放大器的所述第一MOS晶体管的栅极和漏极之间,所述电阻元件包括开关电容器;
输入,连接到所述第一放大器的输入;
第二放大器,具有连接到所述第一放大器的输出的输入,所述第二放大器包括:
第一电容元件;
第一MOS晶体管,具有通过所述第二放大器的所述第一电容元件耦合到所述第二放大器的输入的栅极,耦合到所述第一放大器的第一节点和第二节点中的一个节点的源极,以及耦合到所述第一放大器的第一节点和第二节点中的另一个节点的漏极;
第一电阻元件和第二电容元件,并联连接在所述第一晶体管的漏极和栅极之间,所述第一电阻元件是第一开关电容器;
第二MOS晶体管,具有耦合到所述第一放大器的第一节点和第二节点中的另一个节点的源极和连接到第一MOS晶体管的漏极的漏极;
第二电阻元件和第二电容元件,并联连接在所述第二晶体管的漏极和栅极之间,所述第二电阻元件是第二开关电容器;以及
开关和第三电容元件,所述第三电容元件将所述第二晶体管的栅极耦合到所述开关,并且所述开关被配置为将所述第三电容元件选择性地耦合到所述第一节点和所述第二节点中的另一节点或耦合到所述第二放大器的输入;以及
输出,连接到第二放大器的输出。
22.根据权利要求21所述的放大器,
其中所述第一开关电容器包括:
第一开关,连接在所述第二放大器的第一MOS晶体管的栅极与所述第二放大器的第四电容元件的第一电极之间,
第二开关,连接在所述第二放大器的所述第三电容元件的第二电极与所述第二放大器的第一MOS晶体管的漏极之间,
第三开关,连接在所述第二放大器的所述第三电容元件的第一电极与所述第二放大器的第三节点之间,所述第二放大器的第三节点被配置为接收所述第二放大器的第一偏置电位,以及
第四开关,连接在所述第二放大器的所述第三电容元件的第二电极与所述第二放大器的第四节点之间,所述第二放大器的第四节点被配置为接收所述第二放大器的第二偏置电位,并且
其中所述第二开关电容器包括:
第一开关,连接在所述第二放大器的第二MOS晶体管的栅极和所述第二放大器的第六电容元件的第一电极之间,
第二开关,连接在所述第二放大器的所述第六电容元件的第二电极和所述第二放大器的第二MOS晶体管的漏极之间,
第三开关,连接在所述第二放大器的所述第六电容元件的第一电极和所述第二放大器的第五节点之间,所述第二放大器的第五节点被配置为接收所述第二放大器的第三偏置电位;以及
第四开关,连接在所述第二放大器的所述第三电容元件的第二电极和所述第二放大器的第四节点之间。
23.根据权利要求21所述的放大器,其中用于控制所述第一放大器的开关电容器的开关的频率不同于用于控制所述第二放大器的所述第一开关电容器和所述第二开关电容器的开关的频率。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2107598 | 2021-07-13 | ||
FR2107598A FR3125372B1 (fr) | 2021-07-13 | 2021-07-13 | Amplificateur pour un récepteur radiofréquence |
US17/812,062 | 2022-07-12 | ||
US17/812,062 US20230018356A1 (en) | 2021-07-13 | 2022-07-12 | Amplifier for a radio frequency receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115622516A true CN115622516A (zh) | 2023-01-17 |
Family
ID=84856288
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221810729.1U Active CN219068166U (zh) | 2021-07-13 | 2022-07-13 | 放大器和射频接收器 |
CN202210826258.1A Pending CN115622516A (zh) | 2021-07-13 | 2022-07-13 | 用于射频接收器的放大器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221810729.1U Active CN219068166U (zh) | 2021-07-13 | 2022-07-13 | 放大器和射频接收器 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN219068166U (zh) |
-
2022
- 2022-07-13 CN CN202221810729.1U patent/CN219068166U/zh active Active
- 2022-07-13 CN CN202210826258.1A patent/CN115622516A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN219068166U (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432763B2 (en) | Gain boosting for tuned differential LC circuits | |
US10205438B2 (en) | Adjustable low-pass filter in a compact low-power receiver | |
CN100481713C (zh) | 可变增益放大器 | |
US7109801B2 (en) | Low gate oxide stress power amplifier | |
US7352241B2 (en) | Variable gain amplifier | |
EP1442518B1 (en) | Operational amplifier with chopped input transistor pair | |
US7719349B2 (en) | Filter circuit for wireless applications and noise reduction method | |
US20060055461A1 (en) | Gain control scheme independent of process, voltage and temperature | |
KR20160056907A (ko) | 광대역 바이어스 회로들 및 방법들 | |
EP1418668A1 (en) | High isolation/high speed buffer amplifier | |
US7129782B2 (en) | Fully differential amplifier with start up circuit | |
US8217719B2 (en) | Variable gain RF amplifier | |
CN219068166U (zh) | 放大器和射频接收器 | |
US9929760B2 (en) | Ultra-low-power RF receiver frontend with tunable matching networks | |
US20230018356A1 (en) | Amplifier for a radio frequency receiver | |
KR20000061474A (ko) | 선형 이득제어 증폭기 | |
WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
CN109525211B (zh) | 放大器和包括所述放大器的无线信号接收器 | |
KR20060129242A (ko) | 저전력 진폭 변조 검출기 | |
US11128273B2 (en) | Variable gain amplifier embedded in a reception chain | |
US10270411B2 (en) | Amplifier | |
CN114614782A (zh) | 一种前端放大器和混频器融合的电路 | |
WO2003010886A1 (fr) | Circuit d'amplification | |
JP2006254157A (ja) | 利得可変増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |