CN115589231A - 一种可编程时钟控制的预加重方法 - Google Patents

一种可编程时钟控制的预加重方法 Download PDF

Info

Publication number
CN115589231A
CN115589231A CN202110754819.7A CN202110754819A CN115589231A CN 115589231 A CN115589231 A CN 115589231A CN 202110754819 A CN202110754819 A CN 202110754819A CN 115589231 A CN115589231 A CN 115589231A
Authority
CN
China
Prior art keywords
differential pairs
nmos transistors
emphasis
signal
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110754819.7A
Other languages
English (en)
Inventor
吴晓江
吴迪
吴蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Xinge Microelectronics Co ltd
Original Assignee
Suzhou Xinge Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Xinge Microelectronics Co ltd filed Critical Suzhou Xinge Microelectronics Co ltd
Priority to CN202110754819.7A priority Critical patent/CN115589231A/zh
Publication of CN115589231A publication Critical patent/CN115589231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，在所述数字显示接口的发送器中设置有预加重电路，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到输出VOUTP和VOUTN上，所述三组差分对中的第一差分对中的两个NMOS管的栅极分别连接到VIP和VIN上，第二差分对中的两个NMOS管的栅极分别连接到VEMRP和VEMRN上，第三差分对中的两个NMOS管的栅极分别连接到VEMRP和VEMRN上。所述三组差分对中的NMOS管的源极连接到对应的一恒定电流源上。本申请能够对输入信号进行处理，实现输出的高频部分幅度增强，用于打开或增大接收器输入端的信号眼图，有效补偿信号在传输过程中的损失，进而降低干扰抖动和误码率，同时本申请所采用的预加重电路结构简单，便于实现，稳定性好，保证了信号传输的完整性。

Description

一种可编程时钟控制的预加重方法
技术领域
本发明涉及信号处理技术领域，具体涉及一种可编程时钟控制的预加重方法。
背景技术
如图1所示为数字显示接口中典型发送器/接收器信道链的结构，信道：其包括电缆线104、芯片封装102、106和信道节点101、103、105、107处的负载电阻电容等，具有低通滤波的特性，这一特性限制了信号传输的频率。由于频率相关的损耗会产生符号间干扰（ISI）抖动，因而增加了误码率（BER），导致信号眼图关闭；信号频率越高，信号衰减越严重。
尤其是对于高速和长电缆线的数字显示接口，在发送器端使用预加重技术已成为必不可少的模块，以补偿信号在传输过程中高频部分的损失，打开信号眼图，降低ISI抖动和误码率，可目前的预加重电路结构相对复杂，整体所能够实现信号高速传输的效果仍不够理想。
发明内容
本发明的目的是要提供一种可编程时钟控制的预加重方法，其能够对输入信号的高频部分进行预先增强，打开眼图，保证信号传输到接收器输入端时是完整的。
为达到上述目的，本发明采用的技术方案是：
本发明提供了一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，在所述数字显示接口的发送器中设置有预加重电路，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到输出VOUTP和 VOUTN上，所述三组差分对中的第一差分对中的两个NMOS管的栅极分别连接到VIP 和 VIN上，第二差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上，第三差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上。所述三组差分对中的NMOS管的源极连接到对应的一恒定电流源上。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
本发明的可编程时钟控制的预加重方法，能够对输入信号的高频部分进行预先增强，在每次输入信号发生转变时在紧邻的一个比特时间内，对于输出信号幅度进行增强，用于打开或增大接收器输入端（107）的信号眼图，如此能够有效补偿信号在传输过程中的损失，进而降低干扰抖动和误码率，同时本申请所采用的预加重电路结构简单，便于实现，稳定性好，保证了信号传输的完整性。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1是数字显示接口中传统典型Tx/Rx信道链的示意框图；
图2是根据本申请一个实施例中的预加重电路的结构图；
图3是经本申请预加重电路处理后的输入/输出波形图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实施例提供了一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，在所述数字显示接口的发送器中设置有预加重电路，如图2所示，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到输出VOUTP 和 VOUTN上，所述三组差分对中的第一差分对中的两个NMOS管的栅极分别连接到VIP 和 VIN上，第二差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上，第三差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上。所述三组差分对中的NMOS管的源极连接到对应的一恒定电流源上。
以输入差分对中单端的传输前后波形为例，输入VIP ,VEMRP,VEMFP和输出VOUTP的波形图如图3所示，每次当输入信号VIP在由低到高或由高到低发生转变时，在其紧邻的一个比特时间内，输出信号VOUTP的振幅都得到了额外的增强；当输入信号VIP不变时，输出信号VOUTP保持不变，振幅相对要低一些。额外增强的振幅用于打开或增大接收器输入端（107）的信号眼图。
可知，本实施例的可编程时钟控制的预加重方法，能够对输入信号的高频部分进行预先增强，在每次输入信号发生转变时在紧邻的一个比特时间内，对于输出信号幅度进行增强，用于打开或增大接收器输入端（107）的信号眼图，如此能够有效补偿信号在传输过程中的损失，进而降低干扰抖动和误码率，同时本申请所采用的预加重电路结构简单，便于实现，稳定性好，保证了信号传输的完整性。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (2)

1.一种可编程时钟控制的预加重方法，用于数字显示接口处发送信号的预加重，其特征在于，在所述数字显示接口的发送器中设置有预加重电路，所述预加重电路包括三组差分对，每组差分对由两个NMOS管组成，三组差分对中的NMOS管的漏极均连接到输出VOUTP 和VOUTN上，所述三组差分对中的第一差分对中的两个NMOS管的栅极分别连接到VIP 和 VIN上，第二差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上，第三差分对中的两个NMOS管的栅极分别连接到VEMRP 和 VEMRN上。
2.根据权利要求1所述的可编程时钟控制的预加重方法，其特征在于，所述三组差分对中的NMOS管的源极连接到对应的一恒定电流源上。
CN202110754819.7A 2021-07-05 2021-07-05 一种可编程时钟控制的预加重方法 Pending CN115589231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110754819.7A CN115589231A (zh) 2021-07-05 2021-07-05 一种可编程时钟控制的预加重方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110754819.7A CN115589231A (zh) 2021-07-05 2021-07-05 一种可编程时钟控制的预加重方法

Publications (1)

Publication Number Publication Date
CN115589231A true CN115589231A (zh) 2023-01-10

Family

ID=84771230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110754819.7A Pending CN115589231A (zh) 2021-07-05 2021-07-05 一种可编程时钟控制的预加重方法

Country Status (1)

Country Link
CN (1) CN115589231A (zh)

Similar Documents

Publication Publication Date Title
CN106209709B (zh) 一种适用于高速串行接口的线性均衡器
US5739707A (en) Wave shaping transmit circuit
US8724678B2 (en) Electromagnetic interference reduction in wireline applications using differential signal compensation
US20090121761A1 (en) Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US20070103186A1 (en) Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection
US20160254932A1 (en) Transmitter Apparatus and Method
US6304106B1 (en) CMOS bi-directional current mode differential link with precompensation
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
US11894959B2 (en) Ultra-high-speed PAM-N CMOS inverter serial link
US20080030242A1 (en) Differential signaling system and method of controlling skew between signal lines thereof
EP2171850A1 (en) Pseudo-differential interfacing device having a termination circuit
WO2005057805A1 (en) Simultaneous bidirectional differential signalling interface
US7411422B2 (en) Driver/equalizer with compensation for equalization non-idealities
WO1999033174A1 (en) Transmission circuit having an inductor-assisted termination
CN115589231A (zh) 一种可编程时钟控制的预加重方法
WO2021050777A1 (en) Passive linear equalizer for serial wireline receivers
CN110162854A (zh) 一种高速自适应判决反馈均衡器
EP1445902B1 (en) Low voltage differential signaling (LVDS) receiver
US10528324B2 (en) Virtual hybrid for full duplex transmission
CN110781114A (zh) 一种高速串行接口接收端的宽带无源线性均衡器电路
Tomita et al. A 20Gb/s bidirectional transceiver using a resistor-transconductor hybrid
CN102801666B (zh) 均衡器及通信系统
WO2004053927A2 (en) Simultaneous bidirectional differential signalling interface
US10804924B2 (en) Systems for reducing pattern-dependent inter-symbol interference and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination